计算机组成原理简答

第一章

1.基于存储程序的冯诺依曼计算机工作方式的基本特点是：按地址访问并顺序执行指令

2.体系结构和组成原理的区别：

体系结构：概念性的结构和功能，通常指汇编程序员看到的属性，属于抽象属性

组成原理：如何实现计算机体系结构所体现的属性，对程序员透明。

3.计算机的硬件指标：机器字长，存储容量，运算速度。

正数的补码等于它的原来的那个数值,负数的补码等于它的绝对值的每一位取反后,末尾+1 负数的补码有个很简单的求法,规律就是先忽略符号位,从右往左看,第一个1不变,其他的各位按位取反,接着把符号位1写在前边,用逗号隔开

例如[-10101100]补=1,01010100

[X/2]补表示将X的补码小数点右移一位,例如题目的

[X]补=0.1011,则[X/2]补=1.0110,X之前是正数,移位之后符号位是1,变成负数,产生溢出同理的[Y]补=1.1011,[-Y]补=0.0101,则[2Y]补=0.11011,[-2Y]补=1.11011,产生了溢出[X-Y]补=[X]补+[-Y]补=1.0000,正数减负数变成了负数,同样产生溢出

[X]移=1.1011,[Y]移=0.1011

第三章

1.总线管理内容: 判优控制与通信控制

总线判优控制解决多个部件同时申请总线时的使用权分配问题；

判优控制分集中式和分布式，集中式有链式查询，计数器定时查询以及独立请求

特点：链式查询方式连线简单，易于扩充，对电路故障最敏感；计数器定时查询方式优先级设置较灵活，对故障不敏感，连线及控制过程较复杂；独立请求方式速度最快，但硬件器件用量大，连线多，成本较高。

通信控制：指总线传送过程中双方的时间配合方式

同步：受控于同一时钟信号

异步：采用应答信号，又分为全互锁，半互锁，不互锁

半同步：既有时钟信号线，又有—WAIT响应信号线，用于协调双方的配合

分离式：每个模块既是主模块又是从模块，只有在传输时占用中线，准备时不用，提高总线利用率

2.总线结构优点：

便于故障诊断和维护，便于模块化设计，简化系统设计，便于扩展与升级，兼容性好

3 总线带宽，波特率，比特率（只看数据位）课本P64

异步串行通信的数据传送速率用波特率来衡量。波特率是指单位时间内传送二进制数据位数，单位用bps(位每秒)表示，记作波特。

用比特率衡量异步串行通信速率：只考虑有效数据位，单位时间内传送二进制有效数据的位数，单位用bps表示。

4.总线上信息传递的管理是通过总线控制器，主要包括总线判优控制和总线通信控制，前者解决总线使用权问题，后者主要解决信息传递控制问题，即通信双方如何获知开始/结束以及双方如何协调配合

第四章

1.主存-cache 层次，主存-辅存层次各自的目的

Cache-主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。

主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。

综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。

2.SRAM，触发器，DRAM 电容（集中刷新，分散刷新，异步刷新）

3.辅存的速度指标（磁盘）：寻道时间，等待时间，数据传输时间。

4.提高访存速度三种措施：高速部件，缓存，单体多字，多体交叉

5.除了采用高速芯片外，提高机器速度的方法：

存储器：采用多体交叉存储器

运算器：快速进位链

控制器：采用指令流水

I/O系统：采用DMA方式

第五章

1.外围设备通过接口与 CPU 相连的原因主要有：

设备选择；速度匹配；格式转换；电平转换；控制指令；获得状态；

总结：选址；传送命令；状态；传送数据。

2.主机与 IO 交换信息的控制方式：

程序查询方式；程序中断方式；DMA；通道；IO 处理机

3.

通道是一个具有特殊功能的处理器，专门负责输入输出的传输控制。通道受 CPU的IO 指令启动停止或者改变工作状态，其基本功能是按 IO 指令要求启动 IO 设备，执行通道指令，组织 IO 设备和内存进行传输数据以及向 cpu 报告中断。通道指令又称为通道控制字，它用来执行 IO 操作比如读写磁盘。

在通道结构的机器中，IO 指令不是先 IO 传送，主要完成启，停 IO 设备查状态等。

4.CPU 与 IO 之间的联络方式：

立即响应方式：适合速度极慢和简单的外部设备

异步方式：用于一些慢速或中速的外设，应答方式，ready 与 strobe

同步方式：对于高速外设。

5.程序型接口与 DMA 接口：

程序型接口适合于较慢的外设，如显示终端，行式打印机等，适合程序中断方式实现IO 与主机交换（设有设备选择电路，数据缓冲寄存器，反应设备状态和中断请求的寄存器，接受 CPU 各种命令）

DMA 型接口用于高速 IO 设备，适合于 DMA 方式实现主机与 IO 交换信息（数据缓冲器，字计数器，主存地址计数器，设备地址寄存器，DMA 控制逻辑及中断机构）

6.程序中断方式实现主机与 IO 交换信息的接口电路一般有：

设备选择电路；命令寄存器和命令译码器；数据缓冲寄存器；

设备状态触发器；中断向量逻辑

7.中断过程：中断请求，中断判优，中断响应，中断服务，中断返回。

中断服务程序包括保护现场，与 IO 传送信息，恢复现场。

8.DMA 中的中断请求：

一组数据传送完毕时要向 CPU 申请中断，报告传送完毕，CPU 去做一些检查工作

9.单重中断与多重中断的区别：

单重开中断时间在恢复现场中断返回之前，多重开中断时间在保护现场之后。

10．向量地址是存放中断服务程序入口地址的存储单元地址，硬件形成，输入来自排队器输出，输出在中断周期送PC。

12，CPU 响应中断的条件：允许中断触发器 1，IO 有请求未被屏蔽，排队后被选中

第六章

1.比较单重分组跳跃进位链与多重分组跳跃进位链：

单重分组跳跃进位链是将 n 位全加器分成若干小组，小组内的进位同时产生，小组和小组之间采用串行进位，“组内并行，组间串行”。

多重分组跳跃进位链是将 n 位全加器分成几个大组，大组包含若干小组，每个大组内所包含的各个小组的最高进位同时产生，大组与大组之间串行进位，小组最高进位同时产生，小组内其他进位是同时产生的，小组内并行，小组间并行

第七章

1. 寄存器间接寻址便于编制循环程序