引脚对照表

以"实验二一般计数器的设计"为例

[实验目的]

1、熟悉Quartus II的文本输入方式, 掌握其编辑、编译综合、仿真的操作方法；

2、学习计数器的设计、仿真和硬件测试，进一步熟悉VHDL设计技术。

[实验仪器]

PC机、EDA实验箱一台

Quartus II 6.0软件

[实验内容]

二、实验内容：

按QuartusⅡ的文本输入设计方法与流程完成0-9一般计数器的输入、逻辑综合编译、仿真测试等步骤，得出正确的仿真波形图。最后进行对目标芯片（EP1K30TC144－3）进行编程下载，并进行硬件测试，验证本项设计的功能。

三、实验步骤：

1、代码编写。根据计数器的工作原理，在QuartusⅡ6.0开发环境中编写一般计数器的VHDL源程序（建议文件名为cnt10.vhd），具体参考教材中相关章节。

2、波形仿真。对cnt10.vhd综合编译成功后，建立波形文件进行波形仿真，启动仿真器Simulator，观察输出波形的情况，在软环境下验证设计的正确性。

3、引脚锁定和程序下载。参选实验电路模式5和附表一中的EP1K30/50144-PIN TQFP 目标芯片，确定输入引脚并在开发环境中进行引脚锁定操作后重新综合编译，成功后进行下载操作。（建议：键1、键5、键8分别为输入信号clk、en、rst，数码管1作为q[3..0]的输出显示。）

4、根据代码中的定义，按动实验箱上的相应按键，得到不同的输入信号组合；观察数码管1，检查计数器的设计结果是否正确。

四、实验报告：

1、设计流程图。

2、VHDL代码。

3、仿真波形图。

4、硬件测试数据表。

5、分析实验结果。

6、心得体会。

[实验原理]

1、试验箱电路结构图

[实验步骤]

1、查看目标设备是否选择正确（这个应该在新建工程的时候就已经确定了，如果没有注意，

那么这一步是必须的）：Assignments——>Dvice

EP1K30TC144-3

2、编译一次

3、引脚绑定

使用结构图7 ：

键5和键8可用作EN和RST输入。

CLK可用键1作手动产生，也可以使用实验内容5里的时钟信号。

四位输出【Q3..Q0】可以使用数码管1、2、4、5、7、8中任一个。引脚锁定参考后面附表蓝色那列。

如：看电路结构图键5连到目标芯片PIO4，

查表PIO4 为PIN_13

故CLK 锁定PIN_13,其他引脚依此类推。

4、绑定后再编译一次

5、点击Tools——>programmer。这里两个地方需要修改：

标号1的地方：点击Hardware Setup

再点击Add Hardware 如下图点击OK 再点击Close

标号2的地方mode 里改成Passive Sserial

6、打开试验箱电源开关，选择模式7，然后点击Start下载。[实验要求]

1、读懂程序

2、硬件演示

附表一是GW48CK/GK/PK系统（万能接插口与结构图信号/与芯片引脚对照表）