第5章 触发器
合集下载
第5章 触发器
触发器的初始状态都是0状态，试确定输出端Q1、Q0的波形， 并写出由这些波形所表示的二进制序列。
46
47
集成电路JK触发器
边沿型集成JK触发器的常用型号有74LS73、74LS76等。
48
5.4 不同类型触发器的相互转换
主要内容
一种触发器转换为另一种触发器的方法 T和T＇触发器 D触发器转换为其它触发器 JK触发器转换为其它触发器
5
表5-1 或非门组成的基本RS触发器的真值表
R 0 0 1 1
S 0 1 0 1
Q 不变 1 0 0*
Q
不变 0 1 0*
触发器状态 保持 置1 置0 不定
6
对于左图，可作同样分 析。这种触发器是以低 电平作为输入有效信号 的，在逻辑符号的输入 端用小圆圈表示低电平 输入信号有效。
7
表5-2 与非门组成的RS触发器的真值表
14
1 1 1 1 1 1
0 0 1 1 1 1
1 1 0 0 1 1
0 1 0 1 0 1
0 0 1 1 1* 1*
根据上述真值表，故有钟控RS触发器的特性方程为：
Q
n 1
S RQ
n
RS 0
钟控RS触发器虽然没有实际的IC产品，但它是D触 发器、JK触发器的基础。
15
5.1.3 RS触发器的应用
30
（2）CP由1变为0，即下降沿到来 时，主触发器保持CP=1期间的最后 输出状态不变并作为从触发器的输 入；同时，从触发器开始工作：由 于主触发器的两个输出始终相反， 故从触发器的输出状态跟随主触发 器的最后输出状态（根据钟控RS触 发器的真值表得到）。故有：
Q Q RS 0
41
46
47
集成电路JK触发器
边沿型集成JK触发器的常用型号有74LS73、74LS76等。
48
5.4 不同类型触发器的相互转换
主要内容
一种触发器转换为另一种触发器的方法 T和T＇触发器 D触发器转换为其它触发器 JK触发器转换为其它触发器
5
表5-1 或非门组成的基本RS触发器的真值表
R 0 0 1 1
S 0 1 0 1
Q 不变 1 0 0*
Q
不变 0 1 0*
触发器状态 保持 置1 置0 不定
6
对于左图，可作同样分 析。这种触发器是以低 电平作为输入有效信号 的，在逻辑符号的输入 端用小圆圈表示低电平 输入信号有效。
7
表5-2 与非门组成的RS触发器的真值表
14
1 1 1 1 1 1
0 0 1 1 1 1
1 1 0 0 1 1
0 1 0 1 0 1
0 0 1 1 1* 1*
根据上述真值表，故有钟控RS触发器的特性方程为：
Q
n 1
S RQ
n
RS 0
钟控RS触发器虽然没有实际的IC产品，但它是D触 发器、JK触发器的基础。
15
5.1.3 RS触发器的应用
30
（2）CP由1变为0，即下降沿到来 时，主触发器保持CP=1期间的最后 输出状态不变并作为从触发器的输 入；同时，从触发器开始工作：由 于主触发器的两个输出始终相反， 故从触发器的输出状态跟随主触发 器的最后输出状态（根据钟控RS触 发器的真值表得到）。故有：
Q Q RS 0
41
第五章触发器
数字电子技术第五章 触发器1. 触发器是 。
2. 触发器有两个稳定的状态，可用来存储数码 和 （只要电源不断电）。
触发器按其逻辑功能可分为 触发器、 触发器、 触发器、 触发器等四种类型。
按触发方式可以分为： 、 、 。
3. 触发器有 个稳定状态，通常用 端的输出状态来表示触发器的状态。
4. 或非门构成的SR 锁存器的输入为 S =1、R =0，当输入S 变为0时，触发器的输出将会（ ）。
（A ）置位 （B ）复位 （C ）不变5. 与非门构成的SR 锁存器的输入为0 0==R S 、，当两输入的0状态同时消失时，触发器的输出状态为（ ）（A ）1 0==Q Q 、 （B ）0 1==Q Q 、 （C ）1 1==Q Q 、（D ）状态不确定 6. 触发器引入时钟脉冲的目的是（ ）（A ）改变输出状态（B ）改变输出状态的时刻受时钟脉冲的控制（C ）保持输出状态的稳定性7. 与非门构成的SR 锁存器的约束条件是（ ）（A ）0=+R S （B ）1=+R S （C ）0=⋅R S （D ）1=⋅R S8. “空翻”是指（ ）（A ）在时钟信号作用时，触发器的输出状态随输入信号的变化发生多次翻转（B ）触发器的输出状态取决于输入信号（C ）触发器的输出状态取决于时钟信号和输入信号（D ）总是使输出改变状态9. JK 触发器处于翻转时，输入信号的条件是（ ）(A)J =0 , K =0 (B)J =0 , K =1 (C) J =1 , K =0 (D)J =1 , K =110. J =K =1时，JK 触发器的时钟输入频率为120Hz ，Q 输出为（ ）（A）保持为高电平（B）保持为低电平（C）频率为60Hz的方波（D）频率为240Hz的方波*，则输入信号为（）11. JK触发器在CP的作用下，要使QQ（A）J=K=0 （B）J=1 , K=0 （C）J=K=Q （D）J=0 , K=112. 下列触发器中，没有约束条件的是（）（A）SR锁存器（B）主从JK触发器（C）钟控RS触发器13. 某JK触发器工作时，输出状态始终保持为1，则可能的原因有（）（A）无时钟脉冲输入（B）J=K=1 （C）J=K=0 （D）J=1 , K=0 14. 归纳基本RS触发器、同步触发器、主从触发器和边沿触发器触发翻转的特点。
数电第5章
第五章 触 发 器
图 5 – 7 由与非门构成的基本RS触发器
第五章 触 发 器
1. 功能描述 (1) 当Rd=1, Sd=0时，不管触发器原来处于什么状态， 其次态一定为“1”，即Qn+1=1，故触发器处于置位状态。 (2) 当Rd=0, Sd=1时，Qn+1=0，触发器处于复位状态。 (3) 当Rd=Sd=1 时，触发器状态不变，处于维持状态， 即Qn+1=Qn。 (4) 当Rd=Sd=0 时，Qn+1=Q n+1=1，破坏了触发器的正常 工作，使触发器失效。而且当输入条件同时消失时，触发 器是“0”态还是“1”态是不定的，这种情况在触发器工作 时是不允许出现的。因此使用这种触发器时， 禁止 Rd=Sd=0出现。
发生的。这种电路中没有统一的时钟脉冲。任何输入信
号的变化都可能立刻引起异步时序电路状态的变依从关系来分，又可分为米里 (Mealy)型和莫尔(Moore)型两类。米里型电路的输出是输 入变量及现态的函数，即
F (t ) f [ x(t ),Qn (t )]
器和JK触发器。在基本RS触发器的基础上， 加两个与非
门即可构成钟控RS触发器， 如图 5－10 所示。
第五章 触 发 器
图 5 – 10 钟控RS触发器
第五章 触 发 器
1. 功能描述 当CP=0时，触发器不工作，此时C、D门输出均为 1， 基本RS触发器处于保持态。此时无论R、S如何变化，均 不会改变C、D门的输出，故对状态无影响。 当CP=1 时，触发器工作，其逻辑功能如下： R=0, S=１, Qn+1=1，触发器置“1”； R=1, S=0, Q n+1=0，触发器置“0”； R=S=0, Qn+1=Qn，触发器状态不变； R=S=1, 触发器失效，工作时不允许。
第5章触发器题(含答案)
第五章触发器5.1 画出如题图5.1所示的基本RS触发器输出端、Q Q的电压波形图。
S和R的电压波形如图5.1(b)所示。
题图5.1解：波形如图：5.2 或门组成的基本RS触发器电路如题图5.2(a)所示，已知S和R的波形如题图5.2(b)所示。
试画出、Q Q的波形图。
设触发器的初态Q=0。
题图5.2解：波形如图：5.3 题图5.3所示为一个防抖动输出开关电路。
当拨动开关K时，由于开关接通瞬间发生振颤，R和S的波形如图中所示，请画出和Q Q端的对应波形。
题图5.3解：波形如图：5.4有一时钟RS触发器如题图5.4所示，试画出它的输出端的波形。
初态Q Q=0。
题图5.4解：波形如图：5.5 设具有异步端的主从JK 触发器的初始状态Q = 0，输入波形如题图5.5所示，试画出输出端Q 的波形。
题图5.5解：波形如图：5.6 设题图5.6的初始状态为2Q 1Q 0Q = 000，在脉冲CLK 作用下，画出、、的波形（所用器件都是CD4013）。
S 0Q 1Q 2Q D 、R D 分别是CD4013高电平有效的异步置1端，置0端。
题图5.6解：波形如图：5.7 设题图5.7电路两触发器初态均为0，试画出、波形图。
1Q 2Q题图5.7解：波形如图：5.8 已知CMOS 边沿触发结构JK 触发器CD4207各输入端的波形如题图5.8所示，试画出、Q Q 端的对应波形，设初态Q = 0。
S D 为高电平置1端，R D 为高电平置0端，电路为CLK 上升沿触发。
题图5.8解：波形如图：5.9 如题图5.9所示，利用CMOS 边沿触发器和同或门组成的脉冲分频器。
试分析它在一系列CLK脉冲作用下的、和Y 的波形（初始状态1Q 2Q 120Q Q ==）。
题图5.9解：波形如图：5.10 设题图5.10中各个触发器的初始状态皆为Q = 0，试画出每个触发器Q 端波形。
题图5.10解：波形如图：5.11 题图5.11示出了一个单稳态电路和它的工作波形，试分析其工作原理（初态Q=0）。
第五章 触发器
图5.5.2 带异步置位、复位端的CMOS边沿触发器
CMOS边沿触发器的特性表
CP
D
Q
n
Q n 1
0 0
0
0 0
1
0
1 1
1 1
1
(4-33)
二、维持阻塞触发器 1、阻塞RS触发器
S
①置1 维持 线
1
0
S’
& G5 0 1
③置0 阻塞线
&
G3 L1 L2
1 0 1
& G1
Q 0 1
§5.3 电平触发的触发器
一、电路结构及工作原理
（1）CP=0，状态不变。
（2）CP=1，工作，同SR锁存器一样约束条件为：SR=0。
电平触发RS触发器的特性表
*CP回到低电平后状态不定 在使用电平触发RS触发器的过程中，有时还需要CP信号到 来之前将触发器预先置成指定的状态，为此在实用的电平触发 RS触发器电路上往往还设置有专门异步置位输入端和异步复位 输入端，如下页图：1717
1
1 0
1 0
01 10
0 1 0 1
设触发器的初始状态Q=0。
CP=0：基本RS触发器的状态通过A，A’得以保持。
CP变为高电平以后：门 B，B’ 首先解除封锁，若此时输入 为J=1，K=0，则P=0，P’=1 ，…状 态无影响。 CP下降沿到达时：门 B，B’ 首先封锁，P，P’ 的电平不会立
第五章 触发器
§5.1 概述 §5.2 SR锁存器 §5.3 电平触发的触发器
§5.4 脉冲触发的触发器
§5.5 边沿触发的触发器 §5.6 触发器的逻辑功能及其描述方法
第5章 触发器(5)
第五章 触发器
(二)维持－阻塞型 D触发器。 5.3.2
Q Q
e
f
c
d CP
a
D
b
图5.3.5
第五章 触发器
Q
Q e f
不变
*工作原理(略）：
CP=0时： Q保持不变
1 c
1
d D
D
a b
0 CP
1
D
1
第五章 触发器
D Q e D c f
D Q
*工作原理：
CP由0变成1时： Q=D （CP由0变成 1瞬间的）
第五章 触发器
总结：
1.按结构 基本锁存器 电路简单；无控制端
触发器
随时钟动作，抗干扰能力强；
第五章 触发器
2.按逻辑功能分
RS触发器
JK触发器 D触发器
Q
n 1
S RQ
n
n
RS 0
n
Q
n 1
J Q KQ
Q
Q
n 1
D
T Q TQ
n n
T触发器
n 1
第五章 触发器
D
d D
CP
D
a b
D
第五章 触发器
Q
Q e f 0 1 c
*工作原理：
CP=1时： 由上页分析，c,d 为互补输出
D无法输出到Q。 Q保持不变
维持－阻塞型 D触发器。 置0维持 置1阻塞线
aa
D=0 D=1
置 0 阻 塞 线
d
1 CP
b
D
置1维持线
第五章 触发器
D触发器
(1)特性方程 Qn+1=D (2)触发方式：边沿触发（在CP脉冲的上升沿到来前一 瞬间接收信号，在CP上升沿到来时产生状态转换。 ）
第5章-触发器
JK 00 01 10 11
Qn+1 Qn 0 1 Qn
CP
在CP上升沿时,接受J、K 信息,Q不变化
在CP下降沿时,根据接受 到旳J、K信息，Q变化
主从型J－K触发器工作波形图举例
J K Qn+1
CP
0 0 Qn
01 0
J
10 1
1 1 Qn
K
CP
接受JK 信号
Q Q状态 转变
0
置1 清0 翻转 翻转
2、触发器功能表
CP R S Q n+1 1 0 0 Qn 1 01 1
阐明 保持 置1
1 1 0 0 清0
&
&
1 1 1 不定 防止
R
R、S
控制端
CP
S
CP: 时钟脉冲
(Clock Pulse)
0 Qn 保持
3、逻辑符号
Q
Q
R
S
R CP S
4、特征方程
Qn+1=S+RQn SR=0（约束条件）
• 主从触发器旳特点 由两个触发器构成（主触发器和从触发器） 触发方式：主从触发方式（上升沿接受，下降沿触发）
5.4.1 主从RS触发器
1、构造：两个同步RS触发器构成，主从两触发器时钟脉冲反相 2、原理：CP：主触发器输入暂存，CP：从触发器封锁，保持原 状态；时钟后沿出现后从触发器接受主触发器信号而主触发器被 封锁。 3、优点：防止空翻现象 4、缺陷：CP高电平期间受R、S变化旳影响会造成误动作
指R、S从01或10变成11时,输出端状态不变
R-S触发器真值表
Q 1
&
01 RD
Q 1
第5章 触发器
Q=1时，CP=1期间，主触置0，CP=0后，从触置0。
山东大学(威海)机电与信息工程学院 邹晓玉 25
主从JK触发器特性表 CP J K Q Q* Q 0 1 0 0 1 1 1 0
功能 保持 保持 置0
× × × × 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1
根据特性表可写出Q*关于 J、K、Q的函数表达式， 并化简为最简形式，即特 性方程
山东大学(威海)机电与信息工程学院 邹晓玉 17
为适应单输入信号的需要，电平触发的SR触发器 可做成如下的电平触发的D触发器(D锁存器)：
电平触发D触发器的特性表
CP
0
D Q
× ×
Q*
Q
功 能
保持
1
1 1 1
0 0
0 1 1 0 1 1
0
0 1 1
置0
置1
CP高电平触发；CP=0时不动作； D=0时，触发器置0； D=1时，触发器置1。
山东大学(威海)机电与信息工程学院 邹晓玉 18
例：已知电平触发的SR触发器的输入信号波形，画出的输出 波形 。设触发器初始状态为0。 保持原态 使输出全为1 Reset Set
CP R
S Q
Q
山东大学(威海)机电与信息工程学院 邹晓玉 19
CP撤去后 状态不定
电平触发的触发器的空翻现象 电平触发的触发器在一个CP脉冲作用期间，出现两次或 两次以上翻转的现象称为空翻。 电平触发的SR触发器， CP=1期间，输入信号仍 直接控制触发器输出端 状态。 CP=1时，S、R状态多次 变化，触发器输出状态随 着变化，触发器的抗干扰 能力较差。
0
1
1
0
1
0
山东大学(威海)机电与信息工程学院 邹晓玉 25
主从JK触发器特性表 CP J K Q Q* Q 0 1 0 0 1 1 1 0
功能 保持 保持 置0
× × × × 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1
根据特性表可写出Q*关于 J、K、Q的函数表达式， 并化简为最简形式，即特 性方程
山东大学(威海)机电与信息工程学院 邹晓玉 17
为适应单输入信号的需要，电平触发的SR触发器 可做成如下的电平触发的D触发器(D锁存器)：
电平触发D触发器的特性表
CP
0
D Q
× ×
Q*
Q
功 能
保持
1
1 1 1
0 0
0 1 1 0 1 1
0
0 1 1
置0
置1
CP高电平触发；CP=0时不动作； D=0时，触发器置0； D=1时，触发器置1。
山东大学(威海)机电与信息工程学院 邹晓玉 18
例：已知电平触发的SR触发器的输入信号波形，画出的输出 波形 。设触发器初始状态为0。 保持原态 使输出全为1 Reset Set
CP R
S Q
Q
山东大学(威海)机电与信息工程学院 邹晓玉 19
CP撤去后 状态不定
电平触发的触发器的空翻现象 电平触发的触发器在一个CP脉冲作用期间，出现两次或 两次以上翻转的现象称为空翻。 电平触发的SR触发器， CP=1期间，输入信号仍 直接控制触发器输出端 状态。 CP=1时，S、R状态多次 变化，触发器输出状态随 着变化，触发器的抗干扰 能力较差。
0
1
1
0
1
0
第5章触发器5.1基本RS触发器5.2同步触发器5.3主从触发
Q=0， Q=0
R=1 S=0
Q=0， Q=1
≥1
≥1
Q=0， Q=1
Q=0， Q=0
R=1 S=1
≥1
≥1
Q=1， Q=0
Q=0， Q=0
R=1 S=1
输入都有效，电路处于不定态0*
总结： 不论Qn=0(Qn=1)，还是Qn=1(Qn=0)，只要R 和S 均为有效输入时，电路将处于不定状态。与非门电路的不定态为“1*”，或非门电路的不定态为“0*”。
&
&
Q=0， Q=1
1 0
Q=0， Q=1
1 0
S=1 R=0
&
&
Q=1， Q=0
0 1
Q=1， Q=1
Q=0， Q=1
1 1
1 0
S=1 R=0
R有效，置“0”。但从“1”到“0”时历经不定态 。
1 0
Q=1， Q=1
1 1
输入都有效，电路处于不定态1*
&
&
Q=1， Q=0
0 1
Q=1， Q=1
1 1
&
&
Q=0， Q=1
1 0
Q=1， Q=1
1 1
Q=1， Q=0
0 1
&
&
Q=1， Q=0
0 1
Q=1， Q=0
0 1
S有效，置“1”。但从“0”到“1”时历经不定态
S=0 R=0
S=0 R=0
S=0 R=1
S=0 R=1
图5.1.4(b) 与非门基本RS触发器工作原理
不论Qn=0(Qn=1)，还是Qn=1(Qn=0) ，只要R无效S有效 ，最终电路被置为“1” 状态，即：Qn+1=Qn=1，Qn+1=Qn=0。(由“0”状态置为“1”状态时历经不定态)。
R=1 S=0
Q=0， Q=1
≥1
≥1
Q=0， Q=1
Q=0， Q=0
R=1 S=1
≥1
≥1
Q=1， Q=0
Q=0， Q=0
R=1 S=1
输入都有效，电路处于不定态0*
总结： 不论Qn=0(Qn=1)，还是Qn=1(Qn=0)，只要R 和S 均为有效输入时，电路将处于不定状态。与非门电路的不定态为“1*”，或非门电路的不定态为“0*”。
&
&
Q=0， Q=1
1 0
Q=0， Q=1
1 0
S=1 R=0
&
&
Q=1， Q=0
0 1
Q=1， Q=1
Q=0， Q=1
1 1
1 0
S=1 R=0
R有效，置“0”。但从“1”到“0”时历经不定态 。
1 0
Q=1， Q=1
1 1
输入都有效，电路处于不定态1*
&
&
Q=1， Q=0
0 1
Q=1， Q=1
1 1
&
&
Q=0， Q=1
1 0
Q=1， Q=1
1 1
Q=1， Q=0
0 1
&
&
Q=1， Q=0
0 1
Q=1， Q=0
0 1
S有效，置“1”。但从“0”到“1”时历经不定态
S=0 R=0
S=0 R=0
S=0 R=1
S=0 R=1
图5.1.4(b) 与非门基本RS触发器工作原理
不论Qn=0(Qn=1)，还是Qn=1(Qn=0) ，只要R无效S有效 ，最终电路被置为“1” 状态，即：Qn+1=Qn=1，Qn+1=Qn=0。(由“0”状态置为“1”状态时历经不定态)。
第5章 触发器
RD
SD
D
CP
4、特性方程 、
Qn+1=D
17
5.3.3 同步JK触发器 同步JK JK触发器
2、逻辑符号 1、电路结构
Q Q
Q & RD & CP J
Q & SD &
J 0 0 1 1 J CP K
3、功能表
K 0 1 0 1 Qn+1 Qn 0 1 Qn 说明 保持 置0 置1 翻转
K
4、特性方程 Qn+1=JQn+KQn Qn
CP J K
Q
Q
5.5 边沿触发器
• 特点：次态仅取决于CP上升沿或者下降沿 特点：次态仅取决于 上升沿或者下降沿 到达前瞬间的输入状态。 到达前瞬间的输入状态。 • 优点：可靠性高，抗干扰能力强，无空翻 优点：可靠性高，抗干扰能力强， 维持阻塞触发器（上升沿触发） 维持阻塞触发器（上升沿触发） • 分类 负边沿触发器（下降沿触发） 负边沿触发器（下降沿触发）
主从JK JK触发器 5.4.2 主从JK触发器
1、结构：将主从RS触发器的 、S端分别与 、Q端相 、结构：将主从 触发器的 触发器的R、 端分别与 端分别与Q、 端相 再分别从G7、 引出 引出J、 输入端 输入端。 连，再分别从 、G8引出 、K输入端。 2、特性方程：Qn+1=JQn+KQn（与JK触发器相同） 、特性方程： 触发器相同） 触发器相同
R-S触发器真值表（特性表） 触发器真值表（特性表） 触发器真值表 RD Q 0 & 1 RD 1 0 Q 1 & 0 SD 0 1 1 0 SD 1 0 1 0 Q 0 1 Q 1(复位 复位) 复位 0(置位 置位)
数字电子技术基础第五章触发器
S
(a)
(a)防抖动开关电路图
uA Q uB Q
Q
反跳
反跳
Q (b)
(b)开关反跳现象及改善后的波形图
20
5.3 同步触发器
实际工作中，触发器的工作状态不仅要由触发输入 信号决定，而且要求按照一定的节拍工作。为此，需要 增加一个时钟控制端 CP。
CP 即 Clock Pulse，它是一串 周期和脉宽一定的矩形脉冲。
具有时钟脉冲控制的触发器称为时钟触发器，
又称钟控触发器。
同步触发器是其中最简单的一种，而 基本 RS 触发器称异步触发器。
21
(一)同步 RS 触发器
1. 电路结构与工作原理 Q 基本 RS 触发器 Q
G1
S1 Q3 G3
G2
Q4 R1 G4
S
10 CP
R
增加了由时钟 CP 控制的门 G3、G4
工作原理 ★ CP = 0 ，G3、G4 被封锁。基本 RS 触发 器的输入均为 1，触发器 状态保持不变。
的作用下，状态转换的 方向。
尾端：表示现态，箭头
指向表示次态。
16
(3) 特征方程（也称为状态方程或次态方程）
RD SD Qn Qn+1
说明
0 0 0 × 触发器状态不定
0 0 1×
0 1 0 0 触发器置 0 0110
1 0 0 1 触发器置 1 1011
1 1 0 0 触发器保持原状态不变 1111
9
2. 工作原理及逻辑功能 Q 1 触发器被置 1 0 Q
G1
G2
11
0 SD
输入 RD SD 00 01 10 11
输出 QQ
01 10
第五章 触发器Flip Flop 优质课件
第五章触发器Flip－Flop1、触发器的定义和分类2、常用的触发器3、触发器的分析触发器（Flip-Flop）：能够存储一位二进制数字信号的基本单元电路叫做触发器。
（P179引言部分）特点：具有“记忆”功能。
分析下面的电路：当A＝0时，F=0某一时刻，由于外界的干扰使得A信号突然消失，此时，相当于A输入端悬空由电路结构得：F=1。
干扰发生前后， F的输出值发生的变化，故该电路没有“记忆”功能再看下面的电路：当A＝0时，F＝0。
某一时刻，由于外界的干扰使得A信号突然消失，此时，相当于A输入端悬空，但F端反馈回来的值仍然为0，由电路结构得：F=0。
说明该电路具有“记忆”功能。
其根本原因在于，该电路带有反馈。
触发器的分类：P179①按稳定工作状态分：双稳态、单稳态和无稳态（多谐振荡器）触发器。
本章仅讨论双稳态触发器。
②按结构分：主从结构和维持阻塞型（边沿结构）触发器。
本章仅讨论边沿触发器。
③按逻辑功能分：RS、JK、D、T和T’触发器。
本章重点讨论后四种。
常用触发器1、基本RS触发器①电路组成和逻辑符号基本RS触发器有两种：由与非门构成的和由或非门构成的。
我们以前者为例：输出端在正常情形下应是完全相反的两种逻辑状态，即两个稳态。
当Q=0时，称为“0态”；当Q=1时，称为“1态”。
②逻辑功能分析：A）当R=S=0时）（即1==SR11 QQQQ==⋅1可以保证门1的输出值不变。
QQQ=⋅1可以保证门2的输出值不变。
此时，门1和2的输出值均保持不变，称为：触发器的保持功能。
B）当S=0，R=1时）（即0,1==RS1111==⋅可以保证门1的输出值为0。
Q10==⋅Q可以保证门2的输出值为11此时，触发器的Q端始终输出低电平0，称为：触发器复位或触发器清0。
C）当S=1，R=0时）（即1,0==RS1111==⋅可以保证门1的输出值为1。
10==⋅Q可以保证门2的输出值为01此时，触发器的Q端始终输出高电平1，称为：触发器置位或触发器置1。
数字电子技术第五章 触发器
0
1
10 0 0
10 1 0
11 0 0
11 1 1
与非门SR锁存器的约束条件： R’D+S’D =1即 RDSD =0 。
SD ' RD ' Q Q *
0 0 0 1① 0 0 1 1① 10 00 10 10 01 01 01 11 11 00 11 11
不允许
置0 置1 保持
激励信号输入端低电平有效。
反相器
0
门电路不具备记忆功能
用G2门将VO1反相，并接G1的 另一个输入端；则VI1信号消 失，VO1的低电平和VO2的高
电平也能保持。
SR锁存器
SR锁存器 原理图
符号
SR锁存器：是各种触发器的基本组成部分，有两个
能自行保持的稳定状态。
SD、RD为激励输入端，定义输出端的Q=1、Q’=0 为锁存器的1状态，Q=0、Q’=1为锁存器的0状态。
1 0 01 1 1 1 00 1
Q*=1 置1 1 1 01 1
1 0 10 0 Q*=0 置0
1 0 11 0
1 1 1 0 1①
1
1 1 1 1①
不允许
约束条件SR=0。否则当S、R同时由1变为0，或者S=R=1 时CLK回到0，触发器的次态将无法确定。
图形符号：C1表示编号为1的一个CLK控制信号。1S和 1R表示受C1控制的两个输入信号，只有在C1为有效电平
时,1S和1R信号才起作用。输入端处没有小圆圈表示CLK高
电平有效，有小圆圈则低电平有效。
SD’ 异步置1输入端和RD’ 异步置0输入端，可立即将触
发器置1或置0，不受时钟信号的控制。异步置位复位输入 端低电平有效，正常工作时应使其无效(处于高电平)。
5-第五章触发器Flip-Flop解析
称为：不定状态。
此情形应尽量避免。
因此我们得到了基本RS触发器的功能表如下：
S
R
Q
0
0 不定
0
1 置1
1
0 清0
1
1 保持
S 和 R 均为低电平有效，故： S 称为：置1输入端或置位输入端 R 称为：清0输入端或复位输入端
如果我们规定触发器原来的状态称为“现态”（用Qn表示，简记为
Q），将触发器由于输入值的影响后的输出状态称为“次态”（用 Qn+1
将输入值代入特征方程得：
Qn1 TQ T Q 0 Q 0 Q Q
Qn1 TQ T Q 1 Q 1 Q Q
真值表 TQ 00 01 10 11
Qn+1
0 保持 1
1 翻转 0
状态图
6、T’触发器 将T触发器的T端接高电平即为T’触发器。 T’触发器的特征方程为：
Qn1 TQ T Q 1 Q 1 Q Q
1
1Q Q
B）当S=0，R=1时（即S 1, R 0）
1 1
11 1 0 可以保证门1的输出值为0。
Q
0
可以保证门2的输出值为1
0Q 0 1
此时，触发器的Q端始终输出低电平0，称为：触发器复位或触发器
清0。
C）当S=1，R=0时（即S 0, R 1）
0Q 0 1
0
可以保证门1的输出值为1。
1 翻转 反过来使用，即： 当触发器状态保持时，T＝0 当触发器状态翻转时，T＝1
1101 1
填卡诺图，化简得：
1110 1
0 01 0 1 01 1
作图得：
Qn1 J Q KQ
⑧用T触发器实现D触发器功能。 分析：T触发器是现有触发器，而D触发器为待求。 所以应求出用D来表示T的表达式。 解：比较两种触发器的特征方程得：
5 第五章触发器Flip-Flop解析
若SR=11，则G3和G4均输出0，触发器不定。
因此，可得出同步RS触发器的功能表：P276
S
S R Qn+1
R 0
0 1
Q 0
1 0
Qn+1 0
1 0 0 1 1 X X 置1 不定 清0 保持
0
0 0
0
0 1 1
0
1 0 1
保持
清0 置1 不定
0
1
1
0
1
0
R、S均为高电平有效，分 别称为：复位端和置位端 进一步得出真值表 再由真值表填卡诺图
R 称为：清0输入端或复位输入端
如果我们规定触发器原来的状态称为“现态”（用Qn表示，简记为
Q），将触发器由于输入值的影响后的输出状态称为“次态”（用 Qn+1
n 1 或Qn+1表示），可推导出基本RS触发器的真值表如下：
S
R
Q
0
Q
0
0
X X 1 1 0 0 0 1
不定
0
0 0 1 1 1 1
0
n 1
由真值表还可以推导出触发器的状态变化情况，以图形表示时，称
为状态转换图，简称状态图。
图例
用圆圈表示触发器的状态，用箭头表示状态的变化方向，发生变化 的条件则按顺序标明在箭头旁边。
另外，若已知输入信号的波形，则可以作出触发器的波形图。如：
求在输入作用下的输出波形。
首先，将输入波形分段（作辅助线），再根据触发器的功能表作出
再看下面的电路：
当A＝0时，F＝0。 某一时刻，由于外界的干扰使得A信号突然消失，此时，相当于A输
入端悬空，但F端反馈回来的值仍然为0，由电路结构得：F=0。
第五章触发器L
及现态 xn (t )
的共同作用下，组合 Qln (t )
电路将产生输出函数
及控制函数 Fr (t )
。而控制函数 Wm (t )
用来建立记忆元件的新的状态输出函数，用
n Q1n1(t ),Q2 1(t ), , Qln1(t ) 表示，称为次态。这样时序电
路可由下面两组表达式描述：
n Fi (t ) f i [ x1 (t ), x2 (t ), , xr (t );Q1n (t ),Q2 (t ), Qln (t )]
i 1,2, , r
n Q n 1 (t ) q j [ x1 (t ), x2 (t ), , xl (t );Q1n (t ),Q2 (t ), Qln (t )] j
j 1,2, , l
5.1
触发器的电路结构与工作原理
触发器按电路结构分为基本RS触发器 、同步RS触发器、 主从触发器、边沿触发器。 5.1.1 基本RS触发器（又称 R-S 锁存器） 1 电路结构及工作原理:
n
S'
G3 &
R'
& G4
Qn 输出状态不变 0 1
输出状态与S状态相同 输出状态与S状态相同
S CP R
S
CP R (a) 逻辑电路
S CP R (b) 逻辑符号
1 1 1
（1）当CP＝0时，R'=S'=1， 触发器保持原来状态不变。
（2）当CP＝1时，工作情况 与基本RS触发器相同。
R、S高电平有效。
3．用或非门组成的基本RS触发器
1）电路结构 是由两个或非门输入输出互相交叉耦合构成。由于这种触 发器的触发信号是高电平有效，因此在逻辑符号的输入端 处没有小圆圈。用或非门组成的基本RS触发器的 逻辑电 路和 逻辑符号如下图所示。
第5章 边沿触发器
CP G1 D TG1
1
Q' G2
1
CP Q' TG3
Q G3
1
Q G4
1
CP CP TG2 主触发器 CP 从触发器 CP
CP TG4
CP
3 ．具有直接置 端RD和直接置1端SD的CMOS边沿 触发器 具有直接置0端 和直接置 端 边沿D触发器 边沿
二、CMOS主从结构的边沿触发器 主从结构的边沿触发器
逻辑门和CMOS传输门组成主从 触发器。 传输门组成主从D触发器 1．电路结构:由CMOS逻辑门和 电路结构: 逻辑门和 传输门组成主从 触发器。
CP G1 D TG 1
1
Q' G2
1
CP Q' TG 3
Q G3
1
Q G4
1
CP CP TG 2 主触发器 CP 从触发器 CP
工作原理 Q 0 1 Q 1 置1维持线 0 初态Q=0 A & & B 当CP=0, D=C=1 状态不变 RD 1 1 SD 置0阻塞线 1 1 0 假定CP↑到来： [D]=1 E=0,F=1 C & & D 使D=0 Q由0→1 ↑0 D=0,保证F=1,维持D=0,维 ☆ D=0, 0 1 持Q=1, /Q=0。所以把D门输出 E & & F 连到F门反馈线叫置1维持线。 F 1 [D] ☆D门输出到C门输入反馈线叫置0阻塞线。保证C D=0 门不输出0脉冲。 ☆由于置0维持线和置1阻塞线的作用，使触发器被置1 后，在CP=1期间状态维持不变。假如输入[D]此时有变 化，（由1→0）对触发器状态无影响。 用同样分析方法，可以分析[D]=0时，触发器工作过程。
CP TG 4
1
Q' G2
1
CP Q' TG3
Q G3
1
Q G4
1
CP CP TG2 主触发器 CP 从触发器 CP
CP TG4
CP
3 ．具有直接置 端RD和直接置1端SD的CMOS边沿 触发器 具有直接置0端 和直接置 端 边沿D触发器 边沿
二、CMOS主从结构的边沿触发器 主从结构的边沿触发器
逻辑门和CMOS传输门组成主从 触发器。 传输门组成主从D触发器 1．电路结构:由CMOS逻辑门和 电路结构: 逻辑门和 传输门组成主从 触发器。
CP G1 D TG 1
1
Q' G2
1
CP Q' TG 3
Q G3
1
Q G4
1
CP CP TG 2 主触发器 CP 从触发器 CP
工作原理 Q 0 1 Q 1 置1维持线 0 初态Q=0 A & & B 当CP=0, D=C=1 状态不变 RD 1 1 SD 置0阻塞线 1 1 0 假定CP↑到来： [D]=1 E=0,F=1 C & & D 使D=0 Q由0→1 ↑0 D=0,保证F=1,维持D=0,维 ☆ D=0, 0 1 持Q=1, /Q=0。所以把D门输出 E & & F 连到F门反馈线叫置1维持线。 F 1 [D] ☆D门输出到C门输入反馈线叫置0阻塞线。保证C D=0 门不输出0脉冲。 ☆由于置0维持线和置1阻塞线的作用，使触发器被置1 后，在CP=1期间状态维持不变。假如输入[D]此时有变 化，（由1→0）对触发器状态无影响。 用同样分析方法，可以分析[D]=0时，触发器工作过程。
CP TG 4
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
功能表
1Q
RD SD CP J K Qn+1 功能
1Q
2Q
2Q
0 1 1 1 1 1
1 0 1 1 1 1
X X
XX XX 00 01 10 11
0 1 Qn 0 1 Qn
异步置0 异步置1 保持 置0 置1 翻转
27 2015-5-7
5.4.2 维持-阻塞型触发器
维持-阻塞型触发器是一种边沿触发的触发
2015-5-7
4
5.1.2 触发器（FF:Flip-Flop)的特点
触发器的基本要求是：
（1）应具有两个稳定的状态：0状态和1状态；（2）能够接收、保存和输出这些信号
能够存储一位二进制信息的单元电路称为双稳态触发器,简称触发器 电路特点： 1.有两个互非的输出 Q和Q,
当Q 0(Q 1)时称为0态，当Q 1(Q 0)时称为 1态；
1 2015-5-7
教学基本要求：
1、了解触发器（锁存器）的电路结构和工作原理 2、熟练掌握SR触发器、JK触发器、D触发器、T触
发器及T’触发器的逻辑功能
3、掌握逻辑功能的描述方式：特性表、特性方程、 状态图、波形图。 4、熟练触发器之间的相互转换 5、熟练基于VHDL的触发器设计方法
2 2015-5-7
（3）特性方程
把特性表所表示的逻辑功能用逻辑表达式的形式表 示出来，就得到相应的特性方程，即：触发器的次态 Qn+1与现态Qn及输入信号之间的逻辑关系的表达式。
真值表(特性表)
SD RD Qn
Qn+1
0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
X X 1 1 0 0 0 1
（5）时序图（初态＝0） 已知输入信号波形，根 据逻辑功能画出的输出波 形。 不定状态出现在：两个输 入有效后同时变为无效
2015-5-7
SD
RD
Q Q 不定
初态
t0
t1
t2 t3
t4
t5
11
5.2.2 由或非门构成的基本RS触发器
1. 电路结构和逻辑符号
Q Q
Q SD Q RD 1 1
2. 工作原理和功能的表示方法
Q FF
输出
Q
2.无外加信号作用时触发器保持原来状态（原态）不变 — —具有记忆功能, n级触发器可以记忆n位二进制信息的2n 种状态；
3.在外加信号的作用（触 发）下，触发器可以改 变原态 （具有置0和置1功能）。 Q（原态） Q
2015-5-7 n
输入
n 1
5
(次态）
触发器的分类及表示方法：
第5章
触发器
数字集成电路根据原理可分为两大类，既组合逻辑电路 和时序逻辑电路。 组合逻辑电路的组成是逻辑门电路。电路的输出状态仅 由同一时刻的输入状态决定，与电路的原有状态无关，没有 记忆功能。 时序逻辑电路的组成除有组合门电路外，还有存储记忆电 路。电路的输出状态不仅与同一时刻的输入状态有关，而且 与电路的原有状态有关，具有记忆功能。双稳态触发器是常 见的时序电路中的存储电路，是最简单的时序电路。
2.特性方程
Qn1 ( JQn KQn )CP
Q
3. 时序图 （在 CP=CP时刻按
照JK特性画出FF的次态）
CP J
&
&
J
CP
K Q Q
K
Q
J
CP K
2015-5-7
1J
C1 1K
26
集成边沿JK触发器(CT7479）
逻辑符号
RD J CP K SD RD J CP K SD 1R 1J 1C 1K 1S 2R 2J 2C 2K 2S
RD S D 1
CP=0时 保持 Qn+1=Qn
CP=1时 Qn+1由D决定—D锁存器(电平触发)
（2） 特性方程 (3)时序图（初态=0）
CP D
（1） 功能表(CP=1)
D Qn Qn+1 功能
Q n1 D
0 0 1 1
0 1 0 1
0 0 1 1
置0 置1
Q
简化功能表(CP=1)
&
SD
&
RD
&
T
CP
22
2015-5-7
2. 钟控T型触发器电路功能
RD SD 1
CP=0时 保持 Qn+1=Qn CP=1时 Qn+1由T决定 (电平触发)
（1） 功能表(CP=1)
T
0 1
Qn+1
Qn Qn
（2） 特性方程
Qn1 TQn T Qn =T Qn
23 2015-5-7
J K Qn
0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 Qn+1 0 1 0 0 1 1 1 0
CP=0时 保持 Qn+1=Qn
CP=1时 Qn+1由JK决定 (电平触发)
功能 保持 置0 置1 翻转 (计数)
（1） 功能表(CP=1)
（2） 特性方程
（1）特性表
SD RD Qn 0 0 0 0 1 1 1 1
2015-5-7
RD
SD
（2）特性方程
功能
Qn+1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
0 1 0 0 1 1 X X
保持 置0 置1 不确定
Q n 1 S D RD Q n
输入信号高电平有效 S D RD （约束条件） 0
17 2015-5-7
5.3.2 钟控D型触发器（D锁存器）
1. 电路结构逻辑符号
结构： D触发器只有一个D端， 一般还带有直接置0端RD和直接置1端SD。RD 、SD一般 为低电平有效。 功能： Q Q 1）置0-清零 2）置1 & &
SD & RD &
D
2015-5-7
CP
18
2. 电路功能
触发器的分类：(触发器的种类很多，分类的方法也不止一种)
1. 按触发器所能完成的逻辑功能分类： RS触发器、JK触发器、D触发器、T触发器、T’触发器等； 2. 按触发器电路的输出状态分类： 双稳态、单稳态、无稳态(多谐振荡器) 3. 按触发器电路的内部结构分类： 基本触发器(又称锁存器Latch) 、同步触发器、主从触发器、维持阻塞型触发器和边沿型触发器。 4．按电路使用开关元件的不同分类： TTL触发器、CMOS触发器 5．按是否有集成电路分类： 分立元件触发器、集成触发器等。
第5章 触发器
5.1 5.2 5.3 5.4 5.5 5.6 概述 基本RS触发器 钟控触发器 集成触发器 触发器之间的转换 触发器的设计
在数字系统中，不但要对二进制信号进行算术和逻辑运算， 还需要将输入信号的状态和运算结果保存起来，以备下次运 算使用。因此，需要具有记忆功能的逻辑部件。能够存储一 位二进制信号的基本逻辑部件就是触发器(FF,Flip-Flop)
8
2. 工作原理和功能的表示方法
（1）功能表
SD RDQn 1 1 0 1 1 1 1 0 1 1 1 0 1 1 0 1
Qn+1 功能
（2）真值表(特性表)
SD RD Qn
0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1
Qn+1
0 1 0 0 1 1 X X
(a)高电平触发；(b)低电平触发；(c)上升沿触发；(d)下降沿触发
2015-5-7
14
5.3.1 钟控RS触发器
1. 电路结构逻辑符号
Q Q
& SD &
&P ：时钟信号 RS: 输入信号 高电平有效 SD:直接置位(置1)输入 RD:直接复位(置0)输入 不受CP控制 低电平有效
5.3.5 钟控T’型触发器
在脉冲作用下,具有翻转(计数)功能的触发器称T’触发器
1. 电路结构逻辑符号
Q Q
&
SD
& CP
& RD &
2. 电路功能
RD SD 1
CP=0时 保持 Qn+1=Qn CP=1时 Qn+1=Qn (电平触发) Qn 0 1
Qn+1
（1） 功能表(CP=1)
(2) 特性方程
Qn1 JQn K Qn
(3)JK触发器状态转换图
简化功能表(CP=1)
JK 00 01 10 11
2015-5-7
Qn+1 Qn 0 1 Qn
功能 保持 置0 置1 翻转
21
5.3.4 钟控T型触发器
T触发器有一个输入端T,它具有保持、翻转两种 功能。
1. 电路结构逻辑符号
Q Q
&
简化功能表(CP=1)
（2） 特性方程
Q n 1 S R Q n
2015-5-7
S R （约束条件） 0 输入信号RS-高电平有效
16
（3） 时序图（初态＝0）
CP
S
R Q
不定
Q
不定
不定状态出现在：
（1）时钟有效（CP=1）时，两个输入有效后同时转换为无效； （2）两个输入有效，时钟由有效转换为无效。
2015-5-7
15
2. 电路功能
RD SD 1
（1） 功能表(CP=1)
S R Qn
0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 Qn+1 0 1 0 0 1 1 X X 功能 保持 置0 置1 不确定