精选北航通信电路原理ch074资料PPT课件

2
7.5.2 工艺特点与频率范围
▪模拟型--双极性电路（0~50MHz）： •NE565（<500KHz）； •NE560NE562（<30MHz）； •NE564（<50MHz）。
▪数字型： •双极性电路（0~250MHz）； •CMOS电路（0~25MHz）。
13.11.2020
《通信电路原理》--北航06年
（1）空间信号的基本特性
•卫星或其它宇宙飞行器向地面发回的信号通常都较微弱。
•频率漂移严重（因存在多普勒效应与振荡器中心频率不 稳）。例如：频率为100MHZ，多普勒频移为±3KHz。
•信标信号本身频带宽度较窄。例如：为6Hz左右。
•若使用普通接收机，带宽为6KHz左右。接收机带宽比信 号带宽大1000倍，接收的噪声大1000倍，很微弱的信号被 淹没。
•锁相接收机的中频频率可以跟踪接收信号频率的漂移，而 且带宽又很窄，故又称为“窄带跟踪滤波器”。
13.11.2020
《通信电路原理》--北航06年
10
7.6.2 窄带跟踪滤波器--载波跟踪环（续1）
（2）方框原理图 ▪本地标准中频参考信号 f4 ，是高度稳定的。 ▪混频器输出中频信号的频率与本地中频参考信号的频率相等。 ▪f1有漂移，f2 跟踪 f1 的漂移。 ▪PLL电路设计为窄带（6Hz），故又称为“窄带跟踪滤波器” 。
▪数字锁相环路有如下特点：
1、全部或部分采用数字电路。受干扰的影响比模拟电路小， 使工作的可靠性提高。
2、易于采用大规模集成电路。
3、在全数字锁相环路中，时钟源通常不直接受控，这将有 利于提高环路的性能。
4、应用全数字锁相环路，在一定范围内可以消除类似于模 拟锁相环路中压控振荡器控制特性的非线性、环路滤波器 传输函数的不稳定等的影响，从而改善锁相环路的性能。
（3）调制跟踪特性：压控振荡器的输出频率跟踪输入的调制 信号变化。这种状态就是调制跟踪状态，这种环称为“调制 跟踪环路 ”，或称“宽带跟踪环”。这种环路可实现高质量 的调角信号的解调。
（4）易于集成化。
（5）主要应用领域：窄带跟踪接收；锁相鉴频；载波恢复； 频率合成。
7.6.2 窄带跟踪滤波器（锁相接收机）--载波跟踪环
13.11.2020
《通信电路原理》--北航06年
11
7.6.2 窄带跟踪滤波器--载波跟踪环（续2）
（3）跟踪滤波器的频率特性
ห้องสมุดไป่ตู้
13.11.2020
《通信电路原理》--北航06年
12
7.6.3 用作相干解调器中的载波恢复电路
▪对于数字调相信号，相干解调是最佳解调方式。
▪实现相干解调，需要一个与输入信号频率相等和有很小相差 的本地参考载波。
7.5.4 数字锁相环（续1）
▪线性环 linear PLL（LPLL）：
•线性环LPLL是由线性元件构成的；
•鉴相器PD是四象限模拟相乘器；
•环路滤波器可采用passive lead-lag filter（Passive LL）， active lead-lag filter（Active LL）或 active PI filter （Active PI）；
13.11.2020
《通信电路原理》--北航06年
8
7.6.1 PLL的基本特性与应用领域
（1）锁定特性：环路锁定状态时，VCO跟踪输入信号频率， 只有很小的稳态相差。叫“取样锁相环”。这种环路可用于 载波恢复和频率合成。
（2）载波跟踪特性：压控振荡器的输出频率只跟踪输入信号 的载频，那么就称之为载波跟踪状态，这种环路叫“载波跟 踪环”，或称“窄带跟踪环”。这种环路可用于锁相接收机。
•通用型（多功能）：VCO，PD，VCO + PD + AMP； •专用型：AM/PM 的解调，CTV中的色度信号同步环。 ▪部分数字环 digital PLL（DPLL）： ▪完全数字环 all-digital PLL（ADPLL）： •通用型（多功能）：数字VCO，数字PD +数字VCO； •专用型：频率合成器。
3
7.5.3 实验用集成锁相环NE565电路分析
集成锁相环NE565介绍（电路：P458）
13.11.2020
《通信电路原理》--北航06年
4
7.5.4 数字锁相环
▪参考：《锁相环设计、仿真与应用（英）》（LPLL和DPLL 可仿真到五阶）。
▪锁相环路可分为LPLL、 DPLL 和 ADPLL三类。
•振荡器可采用VCO 或 VCO followed by a divide-by-N counter（VCO+scaler）。
13.11.2020
《通信电路原理》--北航06年
6
7.5.4 数字锁相环（续2）
▪部分数字环 digital PLL（DPLL）： •部分数字环DPLL是线性元件和数字方块的混合系统； •仅鉴相器是利用数字方块，其余相同； •鉴相器PD是采用 the EXOR gate，the edge-triggered JK flipflop 或 phase-frequency detector（PFD）； •PFD 的性能最好。 •环路滤波器用Passive LL，Active LL或 Active PI； •振荡器用VCO 或VCO+scaler。
笫7章 锁相环路
7.1 概 述 7.2 PLL基本原理 7.3 PLL的线性分析 7.4 PLL的非线性分析 7.5 集成锁相环介绍 7.6 PLL电路实例与应用举例 举例
PLL小结
13.11.2020
《通信电路原理》--北航06年
1
7.5.1 集成锁相环分类
▪参考：《锁相环设计、仿真与应用（英）》（LPLL和 DPLL可仿真到五阶）。 ▪线性模拟环 linear PLL（LPLL） ：
13.11.2020
《通信电路原理》--北航06年
7
7.5.4 数字锁相环（续3）
▪完全数字环 all-digital PLL（ADPLL）： •完全数字环ADPLL是全部由数字方块构成的； •完全数字环ADPLL的类型很多，下面仅介绍仿真中用的 各类数字方块；
•鉴相器PD是采用 the EXOR gate 或 the edge-triggered JK flipflop； •环路滤波器在仿真中总是采用K-Counter； •振荡器可采用Increment/Decrement Counter。