基于Proteus的数字电路分析与设计第7章 时 序 逻 辑 电 路分析与设计

J0 K0 1 J1 K1 1 J2 K2 1
触发器为下降沿触发， Q0接CLK1,Q1接CLK2。
若上升沿触发，则应 Q0′接CLK1,Q1′接CLK2。
3位异步二进制减法计数器
J0 K0 1 J1 K1 1 J2 K2 1
触发器为下降沿触发，Q0 接CLK1, Q1接CLK2。
N进制计数器
加法计数器
同步计数器
二进制计数器 十进制计数器
减法计数器 可逆计数器 加法计数器
减法计数器
计
可逆计数器
数
N进制计数器
·
器
二进制计数器
·
·
异步计数器 十进制计数器
·
N进制计数器
·
·
7.2.1 异步计数器（Asynchronous counters）
1、异步二进制计数器 3位异步二进制加法计数器
Q2
Q3
③计算、列状态转换表
QQ1*2*
(Q2 Q3 Q1 Q2
) Q1 Q1
Q3
Q2
Q3*
Q1
Q2
Q3
Q2
Q3
画状态转换图
Q3Q2Q1
/Y /1
111
/0 000
/0 001
/1 110 /0 101
/0
010
011
/0 100 /0
④作时序图
1
1
1
0
0
0
00
11
同步时序电路，时钟方程省去。
输出方程 Y Q2 Q3
②求状态方程 将驱动方程代入JK触发器的特性方程
Q* JQ KQ 中得电路的状态方程:
QQ12**
J1Q1 J 2Q2
K1Q1 (Q2 Q3 ) Q1 K2Q2 Q1 Q2 Q1
Q3
Q2
Q3*
J 3Q3
K3Q3
Q1 Q2 Q3
二.一般掌握的内容：
（1）同步、异步的概念，电路现态、次态、有效 状态、无效状态、有效循环、无效循环、自启动的 概念，寄存的概念；
7.0 概述
一、组合电路与时序电路的区别
1. 组合电路： 电路的输出只与电路的输入有关， 与电路的前一时刻的状态无关。
2. 时序电路：
电路在某一给定时刻的输出
取决于该时刻电由路触的发输器入保存 还取决于前一时刻电路的状态
/1 111
/0 000
/0 001
/1 110 /0 101
/0
010
011
/0 100 /0
例7.1.2
解: ①写方程式
驱 动 方 程
D1
Q1
D2 A Q1 Q2
②求状态方程 代入D触发器的特性方程，得到电路的状态方程
QQ2*1*DD21
Q1 A
Q1
Q2
输出方程
Y (( AQ1Q2 ) ( AQ1Q2 )) AQ1Q2 AQ1Q2
若上升沿触发，则应 Q0 接CLK1, Q1 接CLK2。
2、异步十进制计数器
异步二－五－十进制计数器74LS290 置9端
置0端
若计数脉冲由CLK0端输入，输出由Q0端引出， 即得到二进制计数器；若计数脉冲由CLK1端输入， 输出由Q1～Q3引出，即是五进制计数器；若将CLK1 与Q0相连，同时以CLK0为输入端，输出由Q0 ~ Q3引 出，则得到8421码十进制计数器。
Y AQ1Q2 AQ1Q2
转换条件
画状态转换图
输入 现 态
电路状态 A/Y
A
Q2 Q1
Q2Q1
0
转换方向 0
0
00 1/0 01
0 1
0/1 1/1
1/0
1
11 1/0 10
1 1
00 01 10 11 00
11 10 01
次态
Q2* Q1*
01 10 11 00 11
10 01 00
输出
Y
0 0 0 1 1 0 0 0
时序电路： 组合电路 + 触发器
电路的状态与时间顺序有关
x1 xi
...源自文库
组合逻辑电路
...
y1 yj
q1
z1
...
存储电路
...
ql
zk
时序电路在任何时刻的稳定输出，不仅与
该时刻的输入信号有关，而且还与电路原来的
状态有关。
构成时序逻辑电路的基本单元是触发器。
二、时序逻辑电路的分类：
按
同步时序逻辑电路
时序电路的分析步骤：
1
电路图
时钟方程、 驱动方程和
输出方程
2
将驱动方 程代入特 性方程
状态方程
3 计算
判断电路逻 辑功能,检查
自启动
5
时序图
4 状态图、 状态表
例7.1.1
解: ①写方程组
驱 动 方 程
J1
(Q2
Q3
)
J 2 Q1
J3
Q1
Q2
K1 1 K2 (Q1 Q3 ) K3 Q2
第7章
时 序 逻 辑 电 路分 析与设计
教学内容
7.0 概述 7.1 时序逻辑电路的分析方法 7.2 计数器 7.3 寄存器和移位寄存器 7.4 环形计数器和扭环形计数器 7.5 时序逻辑电路的设计方法
教学要求
一.重点掌握的内容：
（1）时序逻辑电路的概念及电路结构特点； （2）同步时序电路的一般分析方法； （3）同步计数器的一般分析方法； （4）会用置零法和置数法构成任意进制计数器。 （5）同步时序逻辑电路设计方法。
④作时序图
1
1
0
1
0
0
1
0
0
11
1
⑤说明电路功能 A=0时是二位二进制加法计数器； A=1时是二位二进制减法计数器。
7.2计数器
在数字电路中，能够记忆输入脉冲个数的电 路称为计数器。
分类： 加法计数器
二进制计数器 同步计数器
按计按数计按器数计中器数触中器发的容器数量是字否增同减十时进翻制转计减数法器计数器 可逆计异数步器计数器
③计算、 Y
列状态转 换表
输A入Q1Q2现 AQ态1Q2
A Q2 Q1
00 0
00 1
01 0
QQ102*1*
Q11 A0
Q1
1 0 Q2
10 1
11 0
11 1
次态
Q2* Q1*
01 10 11 00 11
00 01 10
输出
Y
0 0 0 1 1 0 0 0
QQ2*1*DD21
Q1 A
Q1
Q2
动
作
所有触发器状态的变化都是在同一
特
时钟信号操作下同时发生。
点
可 分
异步时序逻辑电路
为
触发器状态的变化不是同时发生。
米利型时序逻辑电路
按
输
输出不仅取决于存储电路的状态，而且还
出
决定于电路当前的输入。
特
点
可 穆尔型时序逻辑电路
分
为
输出仅决定于存储电路的状态，与电路
当前的输入无关。
7.1 时序逻辑电路的分析方法
1
00
00 0
11 1
00 0 0
0
⑤说明电路功能 这是一个同步七进制加法计数器，能自启动。
几个概念
有效状态：在时序电路中，凡是被利用了的状态。
有效循环：有效状态构成的循环。 无效状态：在时序电路中，凡是没有被利用的状态。
无效循环：无效状态若形成循环，则称为无效循环。 自启动：在CLK作用下，无效状态能自动地进入到有 效循环中，则称电路能自启动，否则称不能自启动。