数字电路抢答器设计报告
数字电子课程设计路抢答器课程设计报告
数字电子课程设计路抢答器课程设计报告数字电子课程设计路抢答器课程设计报告一、课程设计背景数字化教育逐渐成为现代教育的重要组成部分。
数字化教育的发展离不开高新技术的支持，而教具也成为数字化教育的重要组成部分。
路抢答器是一种多媒体教具设备，能够打破传统课堂形式，使课堂变得更加互动和生动。
在数字化教育的现今背景下，构建一套科学、合理的路抢答器课程设计显得尤为重要。
二、课程设计目标1.使学生能够深入了解路抢答器的基本原理和使用方法；2.提高学生的实际操作能力和思维能力；3.增强学生的团队协作精神；4.提高学生的教学评价能力；5.在课程设计过程中通过激发学生的创新意识，开发学生的潜能。
三、课程内容1.路抢答器的基本原理1.1 路抢答器的定义、基本架构和操作原理；1.2 路抢答器的功能特点和应用领域。
2.路抢答器的使用方法2.1 路抢答器的组成和连接；2.2路抢答器的使用细节和注意事项；2.3 路抢答器的实时控制和监测。
3.路抢答器的应用案例分析3.1 路抢答器在教育中的应用案例分析；3.2 路抢答器在企业培训中的应用案例分析；3.3路抢答器在其他领域中的应用案例分析。
四、课程设计实施方案1.课程实施教材的选择与制作1.1 选用权威教材，确保教学质量；1.2 结合自身教学经验，制作符合学生实际需求的课件。
2.课程实施场所的准备2.1 安排适合路抢答器使用的教学场所；2.2 相关设备配置，确保课堂设备顺畅运行。
3.教学内容的设计和实施3.1 分讲与实验相结合，实践出真知；3.2 重视互动性，引导学生积极参与；3.3 和谐的课堂氛围，营造良好的学习环境。
4.教学方法的改进与创新4.1 使用多媒体教学手段，增强教学感知力；4.2 使用线上线下相结合的教学方式，增强教学互动性；4.3 引入教学巨匠，实现教学质量的提高。
五、课程设计效果通过对以上课程的实施，学生能够对路抢答器这一教具设备有更深入的了解，并在课程实验中进行了实际操作。
数字抢答器设计报告
数字电路课程设计——抢答器的设计一、实验目的：四路数字抢答器的设计二、实验要求：1. 抢答器同时供4名选手抢答，分别用4个按钮D１~ D４表示。
2. 设置一个系统清除和抢答控制开关S，该开关由主持人控制。
3. 抢答器具有锁存与显示功能。
即选手按动按钮，锁存相应的编号，并在LED数码管上显示，选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。
4. 抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如10秒）。
当主持人启动"开始"键后，定时器进行计时（0~9）。
5. 参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间,绿灯亮，并保持到主持人将系统清除为止。
6. 如果定时时间已到，无人抢答，本次抢答无效，禁止抢答，定时显示器上显示9,显示抢答人组号的数码管此时显示无用字符，且红灯亮。
7．在主持人未启动“开始”键前，如有抢答者则其对应的红灯亮，同时数码管显示其号码。
8、选做功能:要求不仅要显示组号,还要显示抢答的次序。
三、实验框图及总体设计：如图所示为总体方框图。
其工作原理为：接通电源后，主持人开关开始时接地处于禁止状态，编号显示器灭灯，开关灯灭，定时器显示设定时间；主持人将开关置“开始"端，宣布"开始"，开关灯亮，抢答器工作，同时定时器倒计时。
选手犯规提前抢答时，抢答器完成：编号锁存、编号显示以及对应红灯亮。
选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示。
当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。
如果再次抢答必须由主持人再次将开关接地并重新复位。
数字抢答器框图：四、主要单元电路设计：所用器材:1、输入控制电路：此电路要求能够区分抢答者是否违规：若输入的抢答信号是在“抢答开始”命令下达之前发出，则该抢答者犯规，输入控制电路应发出“抢答无效”信号，并配合抢先信号锁定电路使抢答者所在组对应的指示灯亮；若抢答信号是在“抢答开始”命令下达之后发出，则抢答有效。
数电十路抢答器课程设计报告
数电课程设计：10路抢答器鄢志伟************电子B班一、课程设计任务与要求1. 抢答器同时供10名选手或10个代表队比赛，分别用10个按钮J1 ~ J10表示。
2. 设置一个系统清除和抢答控制开关J11，该开关由主持人控制。
3. 抢答器具有锁存与显示功能。
即选手按动按钮，锁存相应的编号，并在LED数码管上显示，同时扬声器发出报警声响提示。
选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。
二、课程设计目的本次课程设计主要是配合《模拟电子技术》和《数字电子技术》理论课程而设置的一门实践性课程，起到巩固所学知识，加强综合能力，培养电路设计能力，提高实验技术，启发创新思想的效果。
三、课程设计初始条件1．复习编码器、十进制加/减计数器的工作原理。
2．分析与设计时序控制电路。
3. 画出定时抢答器的整机逻辑电路图4.要求用集成电路：74LS00与非门、CD4511译码器和其它器件等，实现了10路定时抢答功能。
四、方案说明：对于多路抢答器的设计方案有很多，方案1：由优先编码器编码器加上控制、锁存、译码电路等构成。
尽管从理论上优先编码器对各路信号的优先级别有所不同，但实际上抢答时间的同时性不可能精确到ns的数量级。
方案2：考虑抢答器的公平性，要求每一录得抢答几率应该相等，而不应该有优先的现象（理论上优先编码器确实有优先的现象，尽管这种现象的发生几率非常小）。
那么可以采用8D锁存器，8D锁存器对输出的控制是用电平信号锁存方式。
如果将输出状态的组合连接到输出控制线，使锁存器一旦响应了第一个变化的端口，则输出控制线关闭了对其他输入信号的反映，这样就可以使8D锁存器仅对第一个输入做出响应。
要是抢答器复位，可以在输出控制端口的组合电路中加入按键复位信号。
综合上述两种方案，最后决定用CD4511中的译码和复位功能，控制输入端有一个输入就发出报警和数码显示。
这种方案更加简单和容易实现。
五、课程设计原理（1）设计原理图见图1所示。
数电multisim 智力抢答器课程设计报告
一．设计题目：四人智力竞赛抢答器二．主要内容：设计一个具有抢答，定时，显示功能的四人抢答电路三．具体要求：（1）在给定5V直流电源电压的条件下设计一个可以容纳四组参赛者的抢答器，每组设定一个抢答按钮供参赛者使用。
（2）设置一个系统清零和抢答控制开关K（该开关由主持人控制），当开关K被按下时，抢答开始，打开后抢答电路清零。
（3）抢答器具有一个抢答信号的鉴别、锁存及显示功能。
即有抢答信号输入时，锁存相应的编号，并在LED数码管上显示出来。
此时再按其他任何一个抢答器开关均无效，优先抢答选手的编号一直保持不变，直到主持人将系统清除为止。
四．进度安排：第一天上午：介绍设计所用仿真软件；布置任务。
下午：查阅资料。
第二天全天：消化课题,了解设计要求，明确被设计系统的全部功能。
第三天全天：确定总体设计方案，画出系统的原理框图。
第四，五天全天：绘制单元电路并对单元电路进行仿真，改进。
第六天上午：完成整体设计并仿真验证。
下午：准备课程设计报告。
第七天上午：对课程设计进行现场运行检查，给出实践操作成绩。
五．成绩评定成绩分为三部分：考勤占30%，实践操作占40%，课程设计报告占30%。
四人智力竞赛抢答器设计内容：设计一个具有抢答，定时，显示功能的四人抢答电路设计目的与要求：（1）掌握抢答器的工作原理及其设计方法。
（2）学会用Multisim10软件操作实验内容。
（3）掌握设计性试验的实验方法基本功能：（1）在给定5V直流电源电压的条件下设计一个可以容纳四组参赛者的抢答器，每组设定一个抢答按钮供参赛者使用。
（2）设置一个系统清零和抢答控制开关K（该开关由主持人控制），当开关K被按下时，抢答开始（允许抢答），打开后抢答电路清零。
（3）抢答器具有一个抢答信号的鉴别、锁存及显示功能。
即有抢答信号输入（参赛者的开关中任意一个开关被按下）时，锁存相应的编号，并在LED数码管上显示出来，同时扬声器发生声响。
此时再按其他任何一个抢答器开关均无效，优先抢答选手的编号一直保持不变，直到主持人将系统清除为止。
路抢答器的设计实验报告
路抢答器的设计实验报告一、实验目的本次实验的主要目的是设计并实现一个多路抢答器，以提高对数字电路知识的理解和应用能力，掌握基本的逻辑门电路、计数器、编码器、译码器等的工作原理和使用方法，并通过实际电路的搭建和调试，培养解决问题和创新的能力。
二、实验原理1、抢答功能实现通过锁存器实现抢答信号的锁定，当有一路抢答信号输入时，立即将其他路的输入封锁，保证只有最先抢答的一路有效。
2、编码功能使用编码器将抢答者的编号转换为对应的二进制编码。
3、译码显示功能利用译码器将编码后的信号转换为能够驱动数码管显示的信号，从而显示出抢答者的编号。
4、报警功能当有抢答发生时，触发报警电路，发出声音或灯光提示。
三、实验器材1、数字电路实验箱2、集成电路芯片：74LS148 编码器、74LS279 锁存器、74LS48 译码器、74LS192 计数器等3、数码管4、电阻、电容、二极管、扬声器等5、导线若干四、实验步骤1、设计电路原理图根据实验要求和原理，使用数字电路设计软件绘制出多路抢答器的电路原理图。
在设计过程中，充分考虑各芯片的功能和引脚连接，确保电路的正确性和合理性。
2、芯片选择与引脚连接根据原理图，选择所需的集成电路芯片，并按照芯片的引脚功能进行正确的连接。
在连接过程中，注意引脚的排列顺序和方向，避免出现短路或断路的情况。
3、电路搭建将选择好的芯片和其他元器件按照原理图的布局，在数字电路实验箱上进行搭建。
使用导线将各个芯片和元器件的引脚连接起来，形成完整的电路。
4、调试与测试电路搭建完成后，接通电源，进行调试和测试。
首先检查各芯片的电源和地是否连接正确，然后通过手动输入抢答信号，观察数码管的显示是否正确，报警电路是否正常工作。
如果出现问题，根据现象进行故障排查和修复。
五、实验结果与分析1、抢答功能测试当按下任意一路抢答按钮时，其他路的抢答按钮被封锁，数码管显示出最先抢答者的编号，并且报警电路发出提示信号。
经过多次测试，抢答功能稳定可靠，能够准确地判断出抢答者的顺序。
数字电路3人抢答器实验报告
《数字电路与逻辑课程设计》报告（本科）题目三人抢答器设计专业网络工程班级 ******* 学号 11 姓名牟黎明评定成绩指导教师李小平、易兴兵完成时间 2015年 6月1日----2015年6月5日电子工程学院二零一五年五月一、实习目的：1. 数字电子技术知识的综合应用，包含：(1)门电路的应用(2)编码器的应用(3)JK触发器的应用(4)显示译码器的应用(5)七段数码显示器的应用2. 学习电路安装图的绘制方法。
3. 学习电路的调试方法。
二、实习设备及实验器件清单：实验器件：1.双下降沿JK型触发器74LS112 2个2.三3输入与非门74LS10 2个3.四2输入与非门74LS00 2个4.4线-七段译码器/驱动器74LS48 1个5.LED共阴极显示器AR547 1个6.触发开关5个7.10K电阻5个8.1K电阻3个9.铜导线若干10.锡焊丝若干实验工具：1.电烙铁每组一个2.剪刀每组一把3.镊子每组一把4.学生电源每两组一个5.图纸每组一张三、实习内容1. 原理方框图2. 电路原理图SWK1K2K3抢答信号接收抢答信号识别锁存电路抢答成功提示抢答成功座位显示SW1门F4 F53. 抢答流程图四、阐述电路工作原理。
当主持人按动复位开关SW对前一次的记录进行清除，座位显示器显示“0”，进入抢答准备阶段，但此时选手无法抢答（抢答无效，信号被封锁）。
当主持人按动开关SW1时，进入抢答时段，锁存电路输出高电平作用于触发器1、2、3的JK端。
抢答信号（K1、K2、K3）以负脉冲形式作用于JK触发器时钟端，最早抢入的输入信号使该电路触发器最先翻转，输出的抢答信号一路经门F4、F5以下降沿作用于锁存电路（JK 触发器，工作于置“0”状态）时钟端，输出低电平使三路JK触发器的工作状态由“翻转”变为“保持”，后续的抢答信号不能使其他触发器产生翻转。
这样就封锁了后到的信号。
输出的抢答信号同时以低电平驱动座位提示灯。
数电三人抢答器实验报告
数电三人抢答器实验报告数电三人抢答器实验报告一、实验目的二、实验原理1. 抢答器的工作原理2. 时序控制电路的设计原理三、实验器材和仪器四、实验步骤1. 抢答器电路的搭建2. 时序控制电路的设计与搭建五、实验结果与分析1. 抢答器功能测试结果分析2. 时序控制电路测试结果分析六、实验总结及心得体会一、实验目的本次实验旨在通过设计和搭建一个三人抢答器电路，加深对数字电路基本原理和时序控制电路的理解，并通过实际操作提高动手能力和问题解决能力。
二、实验原理1. 抢答器的工作原理抢答器是一个多输入多输出的数字逻辑电路。
它由多个按钮输入和多个LED输出组成。
当有一个或多个按钮被按下时，对应的LED会亮起，表示该选手按下了按钮。
2. 时序控制电路的设计原理为了保证每个选手只有一次机会进行抢答，需要设计一个合适的时序控制电路。
该电路可以通过时钟信号控制每个选手的抢答时间，保证公平性。
三、实验器材和仪器本次实验所需的器材和仪器包括：- 数字电路实验箱- 逻辑门集成电路（例如与门、或门等）- 按钮开关- LED灯- 连接线- 示波器（可选）四、实验步骤1. 抢答器电路的搭建根据设计要求，将所需的逻辑门集成电路和按钮开关连接在数字电路实验箱上。
确保每个按钮开关与对应的逻辑门正确连接。
2. 时序控制电路的设计与搭建根据设计要求，设计一个合适的时序控制电路。
该电路应包括一个时钟信号发生器和多个触发器等组件。
将这些组件依次连接起来，并与抢答器电路相连。
五、实验结果与分析1. 抢答器功能测试结果分析进行抢答器功能测试时，按下不同的按钮开关，观察对应的LED是否亮起。
如果亮起，则表示该选手按下了按钮，并且抢答成功。
2. 时序控制电路测试结果分析进行时序控制电路测试时，调整时钟信号的频率，观察每个选手的抢答时间是否正确。
如果每个选手都能在规定时间内进行抢答，则说明时序控制电路设计成功。
六、实验总结及心得体会通过本次实验，我深入了解了数字电路的基本原理和时序控制电路的设计方法。
【实验】数电抢答器实验报告
【关键字】实验数电抢答器实验报告篇一：八人抢答器数电实验报告中国矿业大学信电学院实验报告课程名称成绩实验名称班级姓名学号同组人实验台号实验日期教师签字实验原始记录专业、班级姓名同组人课程名称实验名称实验记录：实验日期任课教师八人抢答器电路的设计与实现一、实验目的培养综合运用数字电子技术知识进行简易数字电子系统设计，及利用EWB软件进行仿真的能力。
培养我们同学对于各种电路的设计能力，提高同学们的兴趣。
2、实验要求设计一个功能完整、实用的简易八人抢答器，并在计算机上完成电路仿真。
三、八人抢答器设计任务与要求1、可容纳8组参赛的数字式抢答器。
2、电路具有第一抢答信号的鉴别与保持功能。
3、抢答优先者声光提示。
4、回答计时与计分。
四、实验原理框图该抢答器结构组成如下图所示。
分析电路：（1）抢答器部分：该部分的原理：主持人控制开关space清零开关，该开关控制着D触发器的异步置零端，主持人开关接地的时候，触发器清零，所有灯都熄灭。
然后抢答开始，选手可以使用自己的开关，假如是A选手抢答，A就应该领先于其他选手将开关接地，然后相当于或非门的状态是由0到1，产生上升沿脉冲，触发器的输出Q状态和D相同，由于D始终接的都是高电平，所以A开关接地的时候，A对应的指示灯亮。
而通过A选手控制的D触发器输出端Q状态为1，则其他或非门输出始终是0，其他人抢答将无效。
所有选手的开关接在一个8输入端与门的输入端上，使得有一个选手将开关接地的时候，与门的输出就会是0.分析电路：（2）555定时器提供秒脉冲部分：该部分的原理：由上部分的与门输出端给555提供低电平0，555定时器提供CP脉冲，它的各个引脚功能如下：1脚：外接电源负端VSS或接地，一般情况下接地。
8脚：外接电源VCC，双极型时基电路VCC的范围是4.5 ~ 16V，CMOS型时基电路VCC 的范围为3 ~ 18V。
一般用5V。
3脚：输出端Vo2脚：低触发端6脚：TH高触发端4脚：是直接清零端。
抢答器电路设计报告
抢答器电路设计报告目录一、设计任务和要求 (2)二、设计的方案的选择与论证 (2)三、电路设计计算与分析 (3)1．抢答电路的设计 (3)2．定时电路的设计 (6)3．报警电路的设计 (9)4．计分电路的设计 (13)四．电路仿真 (14)1.仿真软件的介绍 (14)2.设计困难、解决方案 (14)3.总电路的仿真 (15)五.总结及心得 (17)六.元器件表 (17)七 .参考文献 (18)一、设计任务和要求（1）可容纳八组参赛的数字式抢答器。
（2）电路具有第一抢答信号的鉴别与保持功能。
（3）抢答优先者声光提示。
（4）回答计时与计分。
二、设计的方案的选择与论证我的设计选择的是数字电路设计接通电源后，主持人将开关拨到"清零"状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置;开始"状态，宣布"开始"抢答器工作。
定时器倒计时，扬声器给出声响提示。
选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。
当一轮抢答之后，禁止二次抢答、定时器显示剩余时间。
如果再次抢答必须由主持人再次操作"清除"和"开始"状态开关。
三、电路设计计算与分析1．抢答电路的设计优先编码器是8线输入3线输出的二进制译码器，其作用是将输入I0~I7这8个状态分别编成8个二进制输出。
其功能如下表所示。
由表中可看出74LS148的输入为低电平有效。
优先级别从I7至I递降。
另外它有输入使能Ys和YEX。
①ST=0允许编码，ST=1禁止编码，此时输出Y2Y1Y=111②Ys 主要用于多个编码器的级联控制，即Ys总是接在优先级别低的相邻编码器的ST端。
当优先级别高的编码器允许编码，而无输入申请时，Ys=0，从而允许优先级别低的相邻编码器工作；反之若优先级别高的编码器有编码时，Ys=1，禁止相邻级别低的编码器工作。
复杂数字电路设计实验报告_数字抢答器
复杂数字电路设计实验报告——数字式竞赛抢答器一.实验题目名称:数字式竞赛抢答器二.实验目的、任务和要求:设计—个可容纳四组参赛的数字式抢答器，每组设一个按钮供抢答者使用。
抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用；设置一个主持人“复位”按钮，主持人复位后，开始抡答，第一信号鉴别锁存电路得到信号后，用指示灯显示抡答组别，扬声器发出2—3s的音响。
设置犯规电路，对提前抢答和超时答题(例如3min)的组别鸣笛示警，并由组别显示电路显示出犯规组别。
设置一个计分电路，每组开始预置10分，由主持人记分，答对一次加1分，答错一次减1分。
三.实验系统结构设计分析1.模块划分思想和方法;本试验系统分为第一信号鉴别、锁存模块、答题计时电路模块、计分电路模块和扫描显示模块四部分。
第—信号鉴别锁存模块的关键是准确判断出第一枪答者并将其锁存，在得到第一信号后，将输入端封锁，使其他组的抢答信号无效，可以用触发器或锁存器实现。
设置抢答按钮K1、K2、K3、K4，主持人复位信号reset，扬声器驱动信号out。
Reset=0时，第—信号鉴别、锁存电路、答题计时电路复位，在此状态下，若有枪答按钮按下，鸣笛示警并显示犯规组别；reset＝1时，开始枪答，由第—信号鉴别锁存电路形成第一枪答信号，进行组别显示，控制扬声器发出音响，并启动答题计时电路，若计时时间到，主持人复位信号还没有按下则由扬声器发出犯规示警声。
计分电路是一个相对独立的模块，采用十进制加／减计数器、数码管数码扫描显示，设置复位信号reset1、加分信号up、减分信号down，reset1=0时，所有得分回到起始分(10 分)，且加分、减分信号无效；reset1=1时，由第一信号鉴别、锁存电路的输出信号选择进行加减分的组别，每按一次up，第一抢答组加—分；每按—次down，第一抢答组减一分。
硬件系统示意图如下图所示：2.模块框图和作用;抢答器模块框图抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用；主持人“复位” 按钮，主持人复位后，开始抡答，第一信号鉴别锁存电路得到信号后，用指示灯显示抡答组别，扬声器发出2—3s的音响。
抢答器实验报告
实验一智力竞赛抢答装置一、实验目的1、学习数字电路中D触发器、RS触发器、分频电路、多谐振荡器、CP时钟脉冲源、时钟发生器及计数、译码显示等单元电路的综合运用。
2、熟悉智能抢答器的工作原理。
3、了解简单数字系统试验、调试及故障排除方法二、实验原理图16-1 智力竞赛抢答器装置原理图图中U88为四D触发器74LS175，它具有公共置0端和公共CP端，；U3为双四输入与非门74LS20；U1是与非门74LS00；U6为555构成的多谐振荡器，产生时钟脉冲；U4为译码器74LS48，译码显示在数码管上；U63为RS触发器74LS90，置数功能；抢答开始，由主持人清除信号，按下复位开关SW1，74LS175的输出Q1到Q全为0，所有发光二极管LED均熄灭，当主持人宣布“抢答开始”后，首先4做出判断的参赛者立即按下开关，对应的发光二极管点亮，第一轮抢答开始，计时器开始从0开始计数，同时通过与非门U3：A送出信号锁住其他三位抢答者的电路，不在接受其他信号，计数器计数到8后进入的二轮抢答，主持人再次清零在做抢答。
三、实验设备与器件1、+5V直流电源2、逻辑点评开关3、逻辑电平显示4、双踪示波器5、直流数字电压表6、电阻多个7、电容多个8、拨动开关5个9、74LS175、74LS74、74LS00、74LS20、74LS90、74LS48、 555、数码管四、实验内容1、测试各个芯片以及各逻辑门的逻辑功能。
2,、按图16-1接线。
3、调节电位器RW,是输出端获得频率为50HZ的矩形波信号，给各个芯片提供稳定的时钟脉冲。
4、测试抢答器功能（1）抢答开始前，开关K1、K2、K3、K4均置“0”，准备抢答，将开关SW1置“0”，发光二极管全熄灭，再将SW1置“1”。
抢答开始，K1、K2、K3、K4某一个开关置“1”，观察发光二极管的亮、灭情况然后再将其他三个开关中任意一个置“1”，观察发光二极管的亮、灭是否改变。
（2）重复试验（1）的内容改变K1、K2、K3、K4任意一个开关状态，观察抢答器的工作情况。
抢答器课程设计报告
抢答器课程设计报告•相关推荐抢答器课程设计报告在日常生活和工作中，报告对我们来说并不陌生，报告根据用途的不同也有着不同的类型。
相信许多人会觉得报告很难写吧，下面是小编收集整理的抢答器课程设计报告，仅供参考，希望能够帮助到大家。
题目：四人抢答器学年：三年学期：第一学期专业：电子仪器仪表与维修班级：Zxx2学号：91xx11姓名：xxx指导教师：xx时间：xx年12月28日——xx年01月04日一、设计任务与要求1、本课题要求设计一台可供4名选手参加比赛的智力竞赛抢答器。
2、4名选手编号为1、2、3、4各有一个抢答按钮，按钮的编号与选手的编号对应，也分别为1、2、3、4。
3、设置一个系统清除和抢答控制开关S，该开关由主持人控制。
4、抢答器具有数据锁存和显示的功能。
抢答开始后，若有选手按动抢答按钮，改选手编号立即锁存，并在编号显示器上显示该编号，同时扬声器给出音响提示，同时封锁输入编码电路，禁止其他选手抢答。
优先抢答选手的编号一直保持到主持人将系统清零为止。
二、电路原理分析与方案设计本设计主要由COMS系列数字集成电路CD4511、NE555等组成。
其工作原理为：接通电源后，将开关拨到”清除”状态，抢答器处于禁止状态，编号显示器不亮；将开关置于“开始”状态，抢答器开始工作。
在抢答时，抢答器完成：优先判断、编号锁存、编号显示、蜂呜发音。
当一轮抢答之后，如果再次抢答必须再次操作“清除”和“开始”状态开关抢答器才能工作。
三、单元电路分析与设计1、开关编码电路电路中，R1、R2、R3、R4、用于分压，当任一开关按下时，相应的输出为高电平，否则为低电平。
电路直接把每个开关对应的BCD8421码中为“1”的隔着二极管连到对应的线上（只有一个为高电平的可省略二极管），其中二极管的作用是防止短路。
当某个开关按下时，与它相连的输出线将为高电平，其它输出线为低电平，输出既为这个开关的8421码（BCD码）。
2、显示电路这部分电路要求将编码电路送入8421码，译为十进制数（对应各个抢答者的编码）并驱动七段数码显示管显示出答题者的编号。
数电八路抢答器设计报告
八路抢答器设计报告摘要本文介绍了用74系列常用集成电路设计的数码显示八路抢答器的电路组成、设计思路及功能。
该抢答器除具有基本的抢答功能外，还具有定时和报警功能。
主持人通过时间预设开关预设供抢答的时间，系统将完成自动倒计时。
若在规定的时间内有人抢答，则计时将自动停止，抢答电路数码管上显示选手编号，蜂鸣器发生报警，二极管发光，定时电路显示倒计时时间。
若在规定的时间内无人抢答，定是电路显示00，同时系统中的蜂鸣器将发响，提示主持人本轮抢答无效，实现报警功能。
关键词: 74系列，八路, 抢答器, 设计, 定时，报警目录摘要 (I)1.数字电路八路抢答器原理图设计 (1)1.1设计任务及系统功能简介 (1)1.2总体方框图 (1)1.3单元电路设计 (2)1.3.1抢答电路设计 (2)1.3.2 定时电路设计 (4)1.3.3秒脉冲产生电路 (5)1.3.4时序控制电路设计 (5)1.3.5总电路设计 (6)1.4主要芯片介绍 (8)1.4.1 74LS148 (8)1.4.2 74LS74 (9)1.4.3 74LS48 (10)1.4.4 74LS192 (11)1.4.5 74LS00 (12)1.4.6 74LS08 (12)2.电路仿真 (13)2.1软件仿真 (13)2.1.1 抢答电路的仿真 (13)2.1.2 定时电路的仿真 (14)2.1.3 秒脉冲电路的仿真 (14)2.1.4 总电路的仿真 (15)2.2硬件仿真 (15)2.3仿真出现的问题 (16)2.3.1 软件仿真中出现的问题 (16)2.3.2 硬件仿真中出现的问题 (16)3.焊接 (17)3.1焊接工具 (17)3.2焊接中出现的问题 (17)4.设计总结 (17)5.参考文献 (18)1.数字电路八路抢答器原理图设计1.1设计任务及系统功能简介1.基本功能：（1）抢答器同时供8名选手或8个代表队比赛，用八个排在一排的开关，选手将按下开关，表明选手抢答。
抢答器--数电设计报告(很详细完整的报告)
四人智力竞赛抢答器一、设计内容及要求1、设计内容设计一台供4名选手参加比赛的数字抢答器。
2、设计要求（1）抢答器同时供4名选手比赛，分别用4个按钮S0 ～ S3表示。
（2）设置一个复位和抢答控制开关S，该开关由主持人控制。
（3）抢答器具有锁存与显示功能。
即选手按动按钮，锁存相应的编号，并在LED数码管上显示，同时扬声器发出报警声响提示。
选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。
（4）抢答器具有定时抢答功能。
当主持人启动“开始”键后，定时器进行倒计时，同时扬声器发出短暂的声响。
（5）参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。
（6）如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示0。
二、抢答器设计方案1、设计方案抢答器具有锁存、定时、显示和报警功能。
即当抢答开始后，选手抢答按动按钮，锁存器锁存相应的选手编码，同时用LED数码管把选手的编码显示出来，并且开始抢答时间的倒计时，同时用LED数码管把选手的所剩抢答时间显示出来。
而在选手按键抢答以及抢答时间倒计时到时的时候都有报警以提醒主持人和选手。
抢答时间设定9秒，报警响声持续1秒。
接通电源后，主持人将开关拨到“清除”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置“开始”状态，宣布“开始”抢答器工作。
定时器倒计时，扬声器给出声响提示。
选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。
当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。
如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。
2、系统框图当主持人宣布开始，定时电路开始秒脉冲电路的作用而进行倒记时，并通过译码器在显示器中显示。
报警电路给出声音提示。
当选手首先按某一开关键时，可通过触发锁存电路被触发并锁存，在输出端产生相应的开关电平信息，同时为防止其它开关随后触发而产生紊乱，最先产生的输出电平变化又反过来将触发电路锁定。
数字抢答器设计实验报告
数字抢答器设计实验报告一、实验目的本次实验的目的是设计一个数字抢答器，能够实现在一定时间内自动抢答的功能。
通过这个实验，我们可以了解数字电路的基本原理和应用，提高我们的动手能力和实践能力。
二、实验器材ArduinoUno控制板数字按键开关杜邦线若干面包板电源适配器LED灯蜂鸣器电阻若干电容若干电位器若干三、实验原理数字抢答器主要由ArduinoUno控制板、数字按键开关、LED灯、蜂鸣器等组成。
其中，ArduinoUno控制板是整个系统的核心，它可以通过数字输入输出端口与外部设备进行通信。
数字按键开关则用于接收用户的输入信号，LED灯和蜂鸣器则用于显示抢答结果和提示用户。
在实验中，我们将使用数字按键开关来模拟用户的抢答操作。
当用户按下某个数字键时，ArduinoUno控制板会读取该信号并进行处理。
如果此时系统处于抢答状态，则会触发LED灯闪烁和蜂鸣器发出声音，表示用户抢答成功；否则，系统会进入等待状态，直到下一个用户抢答为止。
四、实验步骤将数字按键开关连接到ArduinoUno控制板上的数字输入端口（D2-D10）。
具体连接方式如下：D2连接到GND引脚；D3连接到5V引脚；D4连接到A4引脚；D5连接到A5引脚；D6连接到A6引脚；D7连接到A7引脚；D8连接到3.3V引脚；D9连接到GND引脚；D10连接到GND引脚。
将LED灯和蜂鸣器分别连接到ArduinoUno控制板上的数字输出端口（D13和D11）。
具体连接方式如下：D13连接到5V引脚；D11连接到GND引脚。
将电源适配器插入电源插座，将面包板固定在ArduinoUno控制板上，然后将所有元器件按照电路图所示连接好。
注意不要接反或短路。
将ArduinoUno控制板通过USB线连接到电脑上，打开ArduinoIDE 软件。
点击“工具”菜单中的“上传”按钮，选择刚刚编写好的程序文件（例如：digital_answer_device.ino），点击“上传”按钮开始编译和下载程序。
电子抢答器_数电课程设计报告书
设计题目：智力竞赛电子抢答器设计要求及技术指标:1、抢答器电路分为抢答电路设计和必答电路设计。
2、抢答电路设计具体要求：（1）抢答组数分为四组，序号为1~4。
（2）优先判断与指示电路设计。
（3）主持人清除上次抢答结果的电路设计。
（4）主持人给选手打分电路与选手得分累计显示电路设计。
3、必答电路设计具体要求：（1）30秒必答倒计时电路设计。
（2）超时短暂报警。
第 1 章电路设计简介1 原理电路设计：1.1 电路总体工作框图图1：课程设计的总体框图整个电路框图如上图所示，主要可分为三个部分，第一部分为四路选手抢搭电路，这部分电路主要采用了四个74LS595来实现四位选手仅选可选通一路的功能实现，并结合使用多个四路与非门(即74LS10)来实现其对计时电路的控制。
第二部分为计时电路，其通过两个级联的74LS161与555定时器来实现计时功能，并通过其对于声音警示电路控制。
第三部分为选手计分电路，需用了可加可减的74LS192来实现对于选手的加减积分功能。
整个电路在学校提供的开发板上，其中所需使用的LED灯、按钮按照开发板作相应的调整。
第 2 章硬件电路的组成1电路工作原理当第一位选手按下按钮，74LS373锁存器构成的选通电路就会将低电平传至二极管led的负极，此时若有其他选手再按下按钮，其会导致74LS373处于锁存数据状态，从而使已经亮的小灯不会受到其他选手按钮的影响，另一方面已经选通一路会通过锁存器阻止其他路数据的传入。
另一方面四位按钮通过控制74LS161来实现对计时电路的控制，以使得当有选手按下按钮时计时才开始。
计时电路由两个异步清零的模十计数器构成，对其清零通过对于其清零端与使能端置低电平完成，而两位已置好74LS48的数码管通过与74LS161的输出管脚来实现时间的显示。
因为电路要求30秒计时，所以使用计时十位的74LS161的低两位作为是否到达30s的判断信号，当Q1、Q0均为1的时候就是到达30s，此时通过与非门输出来控制扬声器以及停止计时。
数字逻辑电路课程设计报告_4路抢答器
数字逻辑电路课程设计报告题目名称: 4路抢答器系院:专业班级:学生姓名:完成日期:摘要数字抢答器由主体电路与扩展电路组成。
优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路, 以上两部分组成主体电路。
通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能, 构成扩展电路。
经过布线、焊接、调试等工作后数字抢答器成形。
关键字: 开关阵列电路；触发锁存电路；解锁电路；编码电路；显示电路（1）一, 设计目的（2）本设计是利用已学过的数电知识, 设计的4人抢答器。
（3）重温自己已学过的数电知识；（2）掌握数字集成电路的设计方法和原理；（3）通过完成该设计任务掌握实际问题的逻辑分析, 学会对实际问题进行逻辑状态分配、化简；（4）掌握数字电路各部分电路与总体电路的设计、调试、模拟仿真方法。
（一）二, 整体设计（二）设计任务与要求：1.抢答器同时供4名选手或4个代表队比赛, 分别用4个按钮S0~ S3表示。
2.设置一个系统清除和抢答控制开关S, 该开关由主持人控制。
3.抢答器具有锁存与显示功能。
即选手按动按钮, 锁存相应的编号, 并在LED数码管上显示, 同时扬声器发出报警声响提示。
选手抢答实行优先锁存, 优先抢答选手的编号一直保持到主持人将系统清除为止。
4.参赛选手在设定的时间内进行抢答, 抢答有效, 定时器停止工作, 显示器上显示选手的编号和抢答的时间, 并保持到主持人将系统清除为止。
5.如果定时时间已到, 无人抢答, 本次抢答无效。
（三）设计原理与参考电路抢答器的组成框图抢答器的一般组成框图如下图所示。
它主要由开关阵列电路、触发锁存电路、解锁电路、编码电路和显示电路等几部分组成。
1.开关阵列电路: 该电路由多路开关所组成, 每一名竞赛者与一组开关相对应。
开关应为常开型, 当按下开关时, 开关闭合；当松开开关时, 开关自动弹出断开。
2.触发锁存电路: 当某一组开关首先被按下时, 触发锁存电路被触发, 在对应的输出端上产生开关电平信息同时为防止其他开关随后触发而造成输出紊乱, 最先产生的输出电平反馈到使能端上, 将触发电路封锁。
数电课程设计报告---数字式竞赛抢答器
数字电子技术课程设计题目数字式竞赛抢答器院系信息工程学院班级学号学生姓名指导教师完成时间2014年11月26日目录一．设计目的二．设计指标：三．总体框图设计：四．功能模块设计：五．实验仪器、工具六．元件清单七．总结一．设计目的：通过多路数字数字抢答器的设计实验，要求学生回顾所学数字电子技术的基础理论和基础实验，掌握组合电路，时序电路，编程器件和任意集成电路的综合使用和设计方法，熟悉掌握优先编码器，触发器，计数器，单脉冲触发器，555路，译码，编码/驱动电路的应用方法，熟悉掌握时序电路的设计方法。
达到数字实验课程大纲要求掌握的基本内容。
二. 设计指标：（1）设计一个可容纳7组参赛的数字式抢答器，每组设一个按钮，供抢答使用。
（2）抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用。
（3）设置一个主持人“复位”按钮。
（4）主持人复位后，开始抢答，第一信号鉴别锁存电路得到信号后，由指示灯显示抢答组的编号，同时扬声器发出2~3秒的音响。
（5）设置一个计分电路，每组开始预制100分，由主持人计分，答对一次加10分，答错一次减10分。
三．总体框图设计：整体电路分为：主电路与计分电路。
主电路：该部分由抢答与控制开关电路，优先编码电路，锁存器，译码器电路，显示电路控制电路，报警电路组成。
扩展电路：预制控制电路，计分电路，译码电路与显示电路组成。
优先编码电路选用的芯片为74ls14874ls148的引脚图与真值表：锁存电路选用的芯片是74ls279，引脚图与真值表：译码器电路选用的芯片为74ls48，引脚图和真值表：报警电路选用NE555，引脚图和真值表：扩展电路的计分电路选用芯片74ls192，引脚图和真值表：四：功能模块设计：1.抢答部分与报警部分电路原理图原理描述：芯片74ls148，74ls279，74ls48与七段共阴数码管构成抢答显示电路，选手通过按轻触开关抢答，74ls148的输入端D1，D2，D3，D4，D5，D6，D7（D0接高电平是因为输出的数字为1--7）采集开关一端的电平状态，低电平有效，D7优先级最高，并且分别编码，输出给74ls279的三个独立锁存器的s端，将判断输入有无的输出信号GS 的状态输出给74ls279的第四个锁存器(将其称为控制锁存器)的s 端，其R端接主持人复位开关的一端，Q端接另外三个锁存器的R端用来控制锁存与清零，Q端还与74ls48的灭零输入端BI/RBO相连，用来控制数码管的显示（当主持人按复位键时数码管不显示）。
数电四人抢答器实验报告
数电四人抢答器实验报告一、实验介绍本次实验是基于数电四人抢答器的设计与实现，旨在通过搭建抢答器电路，掌握数字电路设计的基本原理和方法，培养学生对数字电路的兴趣和热情。
二、实验原理1. 抢答器原理四人抢答器是一种多人竞赛游戏设备，主要由计时器、按键、显示屏等组成。
在比赛开始前，参赛者各自占据一个按键，在计时器启动后，先按下按键的参赛者将获得优先权，并在显示屏上显示其编号或名称。
2. 电路原理本次实验采用74LS161芯片作为计数器，74LS138芯片作为译码器。
当任意一个参赛者按下自己的按键时，计数器开始累加，并将当前计数值送入译码器中进行解码。
解码后的结果通过LED灯或七段数码管进行显示。
三、实验材料1. 74LS161芯片 x 12. 74LS138芯片 x 13. LED灯 x 4 或七段数码管 x 44. 按键 x 45. 蜂鸣器 x 16. 杜邦线若干7. 面包板 x 1四、实验步骤1. 按照电路原理图，将74LS161芯片和74LS138芯片插入面包板中。
2. 将4个按键分别连接到74LS161芯片的CLK、A、B、C端口上。
3. 将4个LED灯或七段数码管连接到74LS138芯片的Y0~Y3端口上。
4. 将蜂鸣器连接到74LS138芯片的G端口上。
5. 连接电源，开启电源开关。
6. 按下任意一个按键，开始计时并显示当前计数值。
7. 第一个按下按键的参赛者获得优先权，并在显示屏上显示其编号或名称。
8. 按下复位按钮，重置计数器和译码器。
五、实验结果经过实验测试，本次四人抢答器设计成功。
每个参赛者都可以通过按下自己的按键进行抢答，并在显示屏上看到自己的编号或名称。
同时，蜂鸣器也会发出响声提醒其他参赛者。
六、实验心得通过本次实验，我深刻认识到数字电路设计的重要性和基本原理。
在搭建抢答器电路时，我不仅学会了如何选择合适的芯片和元器件，还掌握了数字电路的设计方法和技巧。
同时，实验过程中也遇到了许多问题，例如电路连接错误、芯片损坏等，但通过不断尝试和排除故障，最终成功完成了实验。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
抢答器设计报告成员：集成电路1 学号：通信工程5 学号：学院：通信工程学院2012年5月21日数字抢答器一课题设计概述及原理1预期实现功能(1)设计一个智力竞赛抢答器，可同时供4名选手或4个代表队参赛，他们的选号分别是1、2、3、4、各用一个抢答按钮，按钮的编号对应分别是S1、S2、S3、S4.(2)给节目主持人设置一个控制开关，用来控制系统的清零和抢答器的开始。
（3）抢答器具有数据锁存和显示的功能。
抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编号，同时扬声器给出音响提示。
此外，要封锁输入电路，禁止其他选手抢答。
优先抢答选手的编号一直保持主持人将系统清零为止。
(4)抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人设定（如30秒）。
当节目支持人启动“开始”键后，要求定时器立即减计时，并用显示器显示，同时扬声器发出短暂的声响。
(5)参加选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。
（6）如果定时抢答的时间已到，却没有选手抢答时，本次抢答无效，系统短暂报警，并封锁输入电路，禁止选手超时后抢答，时间显示器上显示0。
2 设计思路二 单元程序或原理图设计及分析 1、顶层设计原理图：VCC a91INPUT VCC b90INPUT VCC c89INPUT VCC d88INPUT VCCCLK50MINPUT VCCCLR25INPUT VCCstartINPUT speakerOUTPUTHA OUTPUT HB OUTPUTHC OUTPUT OB OUTPUT OA OUTPUT OC OUTPUT OD OUTPUT speaker13OUTPUTOE OUTPUT OF OUTPUTOG OUTPUT A91B90C89D88CLK-50m CLRdata[0]data[1]data[2]speakerlit4836_qiangdamokuaiinstDATA[0]DATA[1]DATA[2]load0CLKPAUSE-buttonHA HB OA HC OB OC OD OE OF OG pin_nameljt4836_miaobiao inst8C L R NDP R NQD F Fi n s t 1AND3inst3N O Ti n s t 42、仿真波形3、功能（1）抢答当正常工作时，下载后，会出现倒计时10秒的一次初始化。
同时，选显示管会显示40的字样，表示有4各参赛选手。
使拨动开关B(switch3锁定开关置于低电平，此时赋予选手开关按钮的权限，处于高电频时，选手无权限)，让选手（从左到右依次为1、2、3、4号）各按动按钮一次，以检测按钮功能和提醒选手注意。
此时，裁判按下A(switch1)让秒表显示处于待命状态00。
抢答开始时，使开关B处于低电频，且使A产生一个负脉冲，同时，宣布抢答！此后，当4位选手中第一个按动按钮时，会响出一个声音（共4种声音，且4位选手的声音各不同）。
此时，时钟会停下，显示按下第一个按钮的时间，同时，会显示选手号码。
其他选手按下的数据将无效！从而，完成一次强答！（2）检举。
当有选手后于第一位按下按钮时，即视为出错。
该抢答器具有检举该错选手的功能。
三模块化分析1 显示模块（1）原理A 功能在工作正常的情况下，下令开始，并同时按下开关，会出现0、9、8、7、6、5、4、3、2、2、0、的循环显示字样，也就是10秒的倒计时。
当选手按下一个按钮就会暂停下来。
从而实现一个循环。
B 原理：本模块中，用到的主要模块有扫描模块scan、1HZ 等分频模块、外加基本芯片和电路构成。
扫描模块scan:主要进行地址端HA 、HB 、HC 和进行数据的通道选择。
以确保在每一时刻有正确的稳定显示。
其中用到了74151.JK 等基本触发器和基本门电路。
电路的连接原理见原理图。
如下：VC LINM U LGNC B A D5D0D1D4D3D2D6D7Y WN74151inGM U LGNC B A D5D0D1D4D3D2D6D7Y WN74151inGPRNCLRNK J QJ KinPRNCLRN KJ QJ K in PRNCLRN KJ QJ KinVA NinANi nNinANinHAHBHCHBHAD 5D 4D 2Y OOOd a HB HA D5D 4D 2Y OOHCd a HCVCC Q2[3..0]INPUT VCC Q4[3..0]INPUT VCCQ5[3..0]INPUT VCC data[3..0]INPUT HEA OUTPUTHEB OUTPUTHECOUTPUTA OUTPUTBOUTPUTC OUTPUTDOUTPUTMULTIPLEXERGNC B A D5D0D1D4D3D2D6D7Y WN74151inst21GNDMULTIPLEXERGNC B A D5D0D1D4D3D2D6D7Y WN74151inst23GNDD2[3..0]D4[3..0]D5[3..0]data[3..0]YO[2]YO[3]OO Odata[2]HCHBHAD5[2]D4[2]D2[2]HCHB HA D5[3]D4[3]D2[3]data[3]HA HB HC YO[0]YO[1]YO[2]YO[3]波形如下：（2）1HZ 模块: A 功能把班子自带的50m 频率进行分频。
得到10kHz 、1Hz等频率。
B 原理通过用74160构造5分频，外加用vhdl 写的100分频器和基本电路。
过程理解简单。
原理图如下：②显示模块顶层原理图为：PI N _22VCCclk-50mINPUT PI N _1001KOUTPUTdiv-50m-1HZ OUTPUT div-50M-2S OUTPUT 05HZ-T4S OUTPUT 025HZ-T8SOUTPUT0125HZ-T16sOUTPUT10HZOUTPUTCOUNTERCLK ENT A B C D LDNENP CLRNQD QA QB QC RCO74160instVCCG N DNOTinst7clk qdiv100inst3clkq div100inst5CLOCKQ1-2Q2-4Q3-8Q4-16Q5-32di v 2-32inst10clkqdiv100inst4CLK DI V -6DI V -6inst27adadVCCPAUSE-buttonINPUT VCC DA0INPUT VCCDA1INPUT VCCDA2INPUT OA OUTPUT OBOUTPUTOC OUTPUT OD OUTPUT OE OUTPUT OF OUTPUT OGOUTPUTHA OUTPUT HB OUTPUT HCOUTPUTBCD TO 7SEG LTN BIN A B RBIN C D OFOC OD OE RBON OA OB OG 74247inst24VCCNOTinst26NOTinst27NOTinst28NOTinst29NOTinst30NOTinst31NOTinst32GNDBCD COUNTER LDN A C B D GN CLKDNUP QA QB QD QC MXMN RCON 74190inst18BCD COUNTERLDN A C B D GN CLKDNUP QA QB QD QC MXMN RCON 74190inst19GNDBCD COUNTERLDN A C B D GN CLKDNUP QA QB QD QC MXMN RCON 74190inst21CLK DIV-5div-5inst34VCCCLRN DPRNQ DFFinst41PRNCLRN TQ TFF inst1PRNCLRN TQTFFinst2VCCCLRN DPRNQDFFinst4NOTinst6AND3inst7NOTinst8N O Ti n s t 5N A N D 2i n s t 44VCC PRNCLRN TQTFFinst23AND3inst47XORinst50NOT inst51NOTinst52A N D 3i n s t 53NOTinst55NOT inst56AND4inst57CLK DIV-10DIV-10inst13NOTinst59BCD COUNTERLDNA CB D GN CLKDNUP QA QB QD QC MXMN RCON 74190inst33CLRN DPRNQDFFinst35Q2[3..0]Q3[3..0]Q4[3..0]Q5[3..0]DA[3..0]CLK1KHEA HEB HEC A B C Dljt_4836-scaninstclk-50m1Kdiv-50m-1HZ div-50M-2S 05HZ-T4S 025HZ-T8S 0125HZ-T16s10HZ1HZ inst9A DACQ5[0]Q5[1]Q5[3]Q5[2]PAUSEPAUSEPAUSEQ2[1]Q2[2]Q2[3]Q2[0]Q3[0]Q3[1]Q3[3]Q3[2]abAADA[0]DA[1]DA[2]DA[3]yijinqijiuahizantingAAADAC213VCC CLKINPUTADPAUSEyijinqijiuahizantingA C DB Q2[3..0]Q3[3..0]Q4[3..0]Q5[3..0]ADA BCDQ4[0]Q4[1]Q4[3]Q4[2]ADPAUSE仿真波形图为3、语音模块 （1）原理从50m 频率产生10k 的频率。
再用对分配器置数的原理，是一个电路实现4个分频器的效果，产生出4个不同的频率。
选手的按键就是置数的开关，对应有4个不同的数（00,01,11,10）。
原理图如下：当a=0,b=c=d=1时，32的分频VCCclk-50mINPUT VCCaINPUT VCC b INPUT VCC c INPUT VCC d INPUT clk-50m10kHZ div-50m-1HZ div-50M-2S 05HZ-T4S 025HZ-T8S 0125HZ-T16s10HZ 1K1HZinstCOUNTERCLRNCLKENP LDN A D ENT B C QD QC QB QA RCO74161inst9N O Ti n s t 10PRNCLRN TQ TFFinst11V C C G N DCLRN DPRNQDFFinst13ENCODER5N 0N1N 2N 3N 4N EIN6N 7N A1N A0N A2NEON GSN 74148inst14VCCoospeakerOUTPUT当b=0,a=c=d=1,时，30分频当c=0,a=b=d=1时，28分频，当d=0,a=b=c=1时，三芯片资料1芯片74LS48表1 74LS48 七段译码器功能表2 芯片74LS148表2 74LS148真值表3 芯片74LS373L——低电平；H——高电平；X——不定态；Q0——建立稳态前Q的电平；G——输入端，与8031ALE连高电平：畅通无阻低电平：关门锁存。