采样保持电路原理(S-H)

采样保持电路原理(S/H)

采样保持电路(S/H)原理

 A/D转换需要一定时间,在转换过程中,如果送给ADC的模拟量发生变化,则不能保证精度。为此,在ADC前加入采样保持电路,如图8-30所示。采样保持电路有两种工作状态：采样状态和保持状态。

 采样状态：控制开关K闭合,输出跟随输入变化。

 保持状态：

 ADC1210是无三态输出锁存功能的A/D转换器,如图8-28所示,是12位逐次逼近式ADC,转换时间100微秒。它的数据线不能与系统数据总线直接连接,必须通过两个具有三态锁存能力的74LS244接到数据总线上,如图8-29所示。其中：

 D11～D0：数据输出线。数据结果为二进制反码。输出有锁存, 但无三态功能à 接口电路中应加三态缓冲器（用74LS244）。

 SC: 启动信号。脉冲启动,要求SC的宽度等于时钟周期,用“与非门RS触发器”保证与时钟信号同步。

 CC: 转换结束信号。低电平有效,它一直持续到下次启动转换为止。

 .ADC570概述