计算机组成原理第四章作业答案
计算机组成原理第四章作业答案
第四章作业答案解释概念：主存、辅存，Cache, RAM, SRAM, DRAM, ROM, PROM ,EPROM ,EEPROM CDROM, Flash Memory.解：1主存：主存又称为内存，直接与CPU交换信息。
2辅存：辅存可作为主存的后备存储器，不直接与CPU交换信息，容量比主存大，速度比主存慢。
3 Cache: Cache缓存是为了解决主存和CPU的速度匹配、提高访存速度的一种存储器。
它设在主存和CPU之间，速度比主存快，容量比主存小，存放CPU最近期要用的信息。
4 RAM; RAM是随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
5 SRAM: 是静态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
靠触发器原理存储信息，只要不掉电，信息就不会丢失。
6 DRAM 是动态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
靠电容存储电荷原理存储信息，即使电源不掉电，由于电容要放电，信息就会丢失，故需再生。
7 ROM: 是只读存储器，在程序执行过程中只能读出信息，不能写入信息。
8 PROM: 是可一次性编程的只读存储器。
9 EPROM 是可擦洗的只读存储器，可多次编程。
10 EEPROM: 即电可改写型只读存储器，可多次编程。
11 CDROM 即只读型光盘存储器。
12 Flash Memory 即可擦写、非易失性的存储器。
存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。
Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。
主存—辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。
计算机组成原理习题答案第四章.
1.指令长度和机器字长有什么关系?半字长指令、单字长指令、双字长指令分别表示什么意思?解:指令长度与机器字长没有固定的关系,指令长度可以等于机器字长,也可以大于或小于机器字长。
通常,把指令长度等于机器字长的指令称为单字长指令;指令长度等于半个机器字长的指令称为半字长指令;指令长度等于两个机器字长的指令称为双字长指令。
2.零地址指令的操作数来自哪里?一地址指令中,另一个操作数的地址通常可采用什么寻址方式获得?各举一例说明。
解:双操作数的零地址指令的操作数来自堆栈的栈顶和次栈顶。
双操作数的一地址指令的另一个操作数通常可采用隐含寻址方式获得,即将另一操作数预先存放在累加器中。
例如,前述零地址和一地址的加法指令。
3.某机为定长指令字结构,指令长度16位;每个操作数的地址码长6位,指令分为无操作数、单操作数和双操作数三类。
若双操作数指令已有K 种,无操作数指令已有L种,问单操作数指令最多可能有多少种?上述三类指令各自允许的最大指令条数是多少?解:X =(24-K×26-jL26k双操作数指令的最大指令数:24-1。
单操作数指令的最大指令数:15×2 6-1(假设双操作数指令仅1条,为无操作数指令留出1个扩展窗口。
无操作数指令的最大指令数:216-212-26。
其中212为表示某条二地址指令占用的编码数,26为表示某条单地址指令占用的编码数。
此时双操作数和单操作数指令各仅有1条。
4.设某机为定长指令字结构,指令长度12位,每个地址码占3位,试提出一种分配方案,使该指令系统包含:4条三地址指令,8条二地址指令,180条单地址指令。
解:4条三地址指令000XXX YYY ZZZ…011XXX YYY ZZZ8条二地址指令100000XXX YYY…100111XXX YYY180条单地址指令…5.指令格式同上题,能否构成:三地址指令4条,单地址指令255条,零地址指令64条?为什么?解:三地址指令4条000XXX YYY ZZZ…011XXX YYY ZZZ单地址指令255条…只能再扩展出零地址指令8条,所以不能构成这样的指令系统。
计算机组成原理第四章课后题参考答案
第四章课后题参考答案3．指令格式结构如下所示，试分析指令格式及寻址方式特点。
解：指令格式及寻址方式特点如下：①单字长二地址指令；②操作码OP可指定=64条指令；③ RR型指令，两个操作数均在寄存器中，源和目标都是通用寄存器（可分别指定16个寄存器之一）；④这种指令格式常用于算术逻辑类指令。
4．指令格式结构如下所示，试分析指令格式及寻址方式特点。
解：指令格式及寻址方式特点如下：①双字长二地址指令；②操作码OP可指定=64条指令；③ RS型指令，两个操作数一个在寄存器中（16个寄存器之一），另一个在存储器中（由变址寄存器和偏移量决定），变址寄存器可有16个。
6．一种单地址指令格式如下所示，其中I为间接特征，X为寻址模式，D为形式地址。
I，X，D组成该指令的操作数有效地址E。
设R为变址寄存器，R1 为基值寄存器，PC为程序计数器，请在下表中第一列位置填入适当的寻址方式名称。
解：①直接寻址②相对寻址③变址寻址④基址寻址⑤间接寻址⑥基址间址寻址12. 根据操作数所在位置，指出其寻址方式（填空）：（1）操作数在寄存器中，为（A）寻址方式。
（2）操作数地址在寄存器，为（B）寻址方式。
（3）操作数在指令中，为（C）寻址方式。
（4）操作数地址（主存）在指令中，为（D）寻址方式（5）操作数的地址，为某一寄存器内容与位移量之和可以是（E，F，G）寻址方式。
解：A：寄存器直接（或寄存器）；B：寄存器间接；C：立即；D：直接；E：相对；F：基址；G：变址补充一下，间接寻址可以表述为：操作数地址（主存）在内存中或者操作数地址的地址（主存）在指令中。
计算机组成原理第五版 白中英(详细)第4章习题参考答案
第4章习题参考答案1．ASCII码是7位，如果设计主存单元字长为32位，指令字长为12位，是否合理？为什么？答：不合理。
指令最好半字长或单字长，设16位比较合适。
一个字符的ASCII 是7位，如果设计主存单元字长为32位，则一个单元可以放四个字符，这也是可以的，只是在存取单个字符时，要多花些时间而已，不过，一条指令至少占一个单元，但只占一个单元的12位，而另20位就浪费了，这样看来就不合理，因为通常单字长指令很多，浪费也就很大了。
2．假设某计算机指令长度为32位，具有双操作数、单操作数、无操作数三类指令形式，指令系统共有70条指令，请设计满足要求的指令格式。
答：字长32位，指令系统共有70条指令，所以其操作码至少需要7位。
双操作数指令单操作数指令无操作数指令3．指令格式结构如下所示，试分析指令格式及寻址方式特点。
答：该指令格式及寻址方式特点如下：(1) 单字长二地址指令。
(2) 操作码字段OP可以指定26=64种操作。
(3) 源和目标都是通用寄存器（可分指向16个寄存器）所以是RR型指令，即两个操作数均在寄存器中。
(4) 这种指令结构常用于RR之间的数据传送及算术逻辑运算类指令。
4．指令格式结构如下所示，试分析指令格式及寻址方式特点。
15 10 9 8 7 4 3 0答：该指令格式及寻址方式特点如下：(1)双字长二地址指令，用于访问存储器。
(2)操作码字段OP可以指定26=64种操作。
(3)RS型指令，一个操作数在通用寄存器（选择16个之一），另一个操作数在主存中。
有效地址可通过变址寻址求得，即有效地址等于变址寄存器（选择16个之一）内容加上位移量。
5．指令格式结构如下所示，试分析指令格式及寻址方式特点。
答：该指令格式及寻址方式特点如下：(1)该指令为单字长双操作数指令，源操作数和目的操作数均由寻址方式和寄存器构成，寄存器均有8个，寻址方式均有8种。
根据寻址方式的不同，指令可以是RR型、RS型、也可以是SS型；(2)因为OP为4位，所以最多可以有16种操作。
计算机组成原理第4章习题参考答案
计算机组成原理第4章习题参考答案第4章数值的机器运算4-2．某加法器采⽤组内并⾏，组间并⾏的进位链，4位⼀组，写出进位信号C6逻辑表达式。
[解] 组间并⾏的进位链，产⽣的最低⼀组的进位输出为：C4=G1*+P1*C0 （其中：G1*=G4+P4G3+P4P3G2+P4P3P2G1；P1*=P4P3P2P1）然后在组内产⽣进位信号C6：C6=G6+P6C5=G6+P6G5+P6P5C44-4．已知X和Y，使⽤它们的变形补码计算出X+Y，并指出结果是否溢出。
（1）X=0.11011，Y=0.11111（2）X=0.11011，Y=-0.10101（3）X=-0.10110，Y=-0.00001（4）X=-0.11011，Y=0.11110[解]（1）[X]补=0.11011，[Y]补=0.1111100.11011 [X]补+00.11111 [Y]补01.11010 [X+Y]补结果正溢出！（2）[X]补=0.11011，[Y]补=1.0101100.11011 [X]补+11.01011 [Y]补00.00110 [X+Y]补结果不溢出！X+Y=0.00110（3）[X]补=1.01010，[Y]补=1.1111111.01010 [X]补+11.11111 [Y]补11.01001 [X+Y]补结果不溢出！X+Y=-0.10111（4）[X]补=1.00101，[Y]补=0.1111011.00101 [X]补+00.11110 [Y]补00.00011 [X+Y]补结果不溢出！X+Y=0.000114-5．已知X和Y，使⽤它们的变形补码计算出X-Y，并指出结果是否溢出。
（1）X=0.11011，Y=-0.11111（2）X=0.10111，Y=0.11011（3）X=0.11011，Y=-0.10011（4）X=-0.10110，Y=-0.00001[解]（1）[X]补=0.11011，[Y]补=1.00001， [-Y]补=0.1111100.11011 [X]补+00.11111 [-Y]补01.11010 [X-Y]补结果正溢出！（2）[X]补=0.10111，[Y]补=0.11011, [-Y]补=1.0010100.10111 [X]补+11.00101 [-Y]补11.11100 [X-Y]补结果不溢出！X-Y=11.11100（3）[X]补=0.11011，[Y]补=1.01101, [-Y]补=0.1001100.11011 [X]补+00.10011 [-Y]补01.01110 [X-Y]补结果正溢出！（4）[X]补=1.01010，[Y]补=1.11111，[-Y]补=0.0000111.01010 [X]补+00.00001 [-Y]补11.01011 [X-Y]补结果不溢出！X-Y=-0.101014-6．已知：X=0.1011，Y=-0.0101求：[X/2]补 ,[X/4]补 ,[-X]补 ,[Y/2]补 ,[Y/4]补 ,[-Y]补,[2Y]补[解] 由[X]补=0.1011,[Y]补=1.1011 得：[X/2]补=0.0101，[X/4]补=0.0010，[-X]补=1.0101[Y/2]补=1.1101，[Y/4]补=1.1110，[-Y]补=0.0101，[2Y]补=1.01104-7. 设下列数据长8位，包括⼀位符号位，采⽤补码表⽰，分别写出每个数右移或左移两位之后的结果（1）0.1100100 (2) 1.0011001 (3) 1.1100110 （4）1.0000111[解] （1）右移两位后为 0.0011001 左移两位后为1.0010000（溢出）或0.0010000 （2）右移两位后为 1.1100110 左移两位后为0.1100100（溢出）或1.1100100（3）右移两位后为1.1111001 左移两位后为 1.0011000（4）右移两位后为 1.11000001 左移两位后为0.0011100（溢出）或1.00111004-8．分别⽤原码乘法和补码乘法计算X×Y.(1) X=0.11011,Y=－0.11111(2) X=－0.11010,Y=－0.01110[解]原码乘法：（1）|X|=0.11011 → B, |Y|=0.11111 →C，0→A5=1，+ |X|00.1101100.01101 1 0 1 1 1 1 部分积右移1位5=1，+ |X|01.0100000.10100 0 1 0 1 1 1 部分积右移1位5=1，+ |X|01.0111100.10111 1 0 1 0 1 1 部分积右移1位5=1，+ |X|01.1001000.11001 0 1 0 1 0 1 部分积右移1位5=1，+ |X|01.1010000.11010 0 0 1 0 1 0 部分积右移1位所以， |X×Y|=0.1101000101X×Y=-0.1101000101（2） |X|=0.11010 → B， |Y|=0.01110 → C， 0→A 5=0，+ 000.0000000.00000 0 0 0 1 1 1 部分积右移1位5=1，+ |X|00.1101000.01101 0 0 0 0 1 1 部分积右移1位5=1，+ |X|01.0011100.10011 1 0 0 0 0 1 部分积右移1位5=1，+ |X|01.0110100.10110 1 1 0 0 0 0 部分积右移1位5=0，+ 000.1011000.01011 0 1 1 0 0 0 部分积右移1位所以, |X×Y|=0.010*******X×Y=+0.010*******补码乘法：（1）[X]补=0.11011 → B, [Y]补=1.00001 → C， 0 → A [-X]补说明 + [-X]补5C 6=10，+ [-X]补11.0010111.10010 1 1 0 0 0 0 1 部分积右移1位+ [X]补5C 6=01，+ [X]补00.0110100.00110 1 1 1 0 0 0 0 部分积右移1位5C 6=00，+ 000.0011000.00011 0 1 1 1 0 0 0 部分积右移1位5C 6=00，+ 000.0001100.00001 1 0 1 1 1 0 0 部分积右移1位5C 6=00，+ 000.0000100.00000 1 1 0 1 1 1 0 部分积右移1位+ [-X]补 5C 6=10，+ [-X]补所以， [X×Y]补=1.0010111011X×Y =-0.1101000101（2）[X]补=1.00110 → B， [Y]补=1.10010 → C， 0→A [-X]补说明5C 6=00，+ 01位+ [-X]补 00.11010 C 5C 6=10,+ [-X]补00.1101000.01101 0 0 1 1 0 0 1 部分积右移1位+ [X]补 11.00110 C 5C 6=01，+ [X]补11.1001111.11001 1 0 0 1 1 0 0 部分积右移1位+ 0 00.00000 C 5C 6=00，+ 011.1100111.11100 1 1 0 0 1 1 0 部分积右移1位+ [-X]补 00.11010 C 5C 6=10，+[-X]补00.1011000.01011 0 1 1 0 0 1 1 部分积右移1位+ 0 5C 6=11，+ 000.01011所以， [X×Y]补=0.010*******X×Y = 0.010*******4-10．分别⽤原码和补码加减交替法计算X/Y 。
计算机组成原理第四章存储系统(一)(含答案)
第四章、存储系统（一）4.1 存储系统层次结构随堂测验1、哈弗结构（Harvard Architecture）是指（）（单选）A、数据和指令分别存放B、数据和指令统一存放C、指令和数据分时存放D、指令和数据串行存放2、如果一个被访问的存储单元，很快会再次被访问，这种局部性是（）（单选）A、时间局部性B、空间局部性C、数据局部性D、程序局部性3、下列关于存储系统层次结构的描述中正确的是（）（多选）A、存储系统层次结构由Cache 、主存、辅助存储器三级体系构成B、存储系统层次结构缓解了主存容量不足和速度不快的问题C、构建存储系统层次结构的的原理是局部性原理D、构建存储系统层次结构还有利于降低存储系统的价格4、下列属于加剧CPU和主存之间速度差异的原因的是（）（多选）A、由于技术与工作原理不同，CPU增速度明显高于主存增速率B、指令执行过程中CPU需要多次访问主存C、辅存容量不断增加D、辅存速度太慢5、下列关于局部性的描述中正确的是（）（多选）A、局部性包括时间局部行和空间局部性B、局部性是保证存储系统层次结构高效的基础C、顺序程序结构具有空间局部性D、循环程序结构具有时间局部性4.2 主存中的数据组织随堂测验1、设存储字长为64位,对short 变量长度为16位，数据存储按整数边界对齐，关于short 变量j 在主存中地址的下列描述中正确的是（）（此题为多选题）A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 32、设存储字长为64位,对char 变量长度为8位，数据存储按整数边界对齐，关于char 变量j 在主存中地址的下列描述中正确的是（）（此题为多选题）A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 33、下列关于大端与小端模式的描述中，正确的是（）（此题为多选题）A、大端模式(Big-endian)是指数据的低位保存在内存的高地址中，而数据的高位，保存在内存的低地址中B、小端模式(Little-endian)是指数据的低位保存在内存的低地址中，而数据的高位保存在内存的高地址中C、0x12345678 按大端模式存放时，其所在存储单元最低字节单元存放的数据是0x12D、0x12345678 按小端模式存放时，其所在存储单元最高字节单元存放的数据是0x124、下列关于存储字长的描述中正确的是（）（此题为多选题）A、主存一个单元能存储的二进制位数的最大值B、存储字长与所存放的数据类型有关C、存储字长等于存储在主存中数据类型包含的二进制位数D、存储字长一般应是字节的整数倍5、某计算机按字节编址，数据按整数边界存放，可通过设置使其采用小端方式或大端方式，有一个float 型变量的地址为FFFF C000H ,数据X = 12345678H，无论采用大端还是小段方式，在内存单元FFFF C001H，一定不会存放的数是（）（此题为多选题）A、12HB、34HC、56HD、78H4.3 静态存储器工作原理随堂测验1、某计算机字长16位，其存储器容量为64KB，按字编址时，其寻址范围是（）（单选）A、64KB、32KBC、32KD、64KB2、一个16K*32位的SRAM存储芯片，其数据线和地址线之和为（）（单选）A、48B、46C、36D、39。
计算机组成原理第四章部分课后题答案（唐朔飞版）
计算机组成原理第四章部分课后题答案（唐朔飞版）4.1 解释概念：主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。
主存：⽤于存放数据和指令，并能由中央处理器直接随机存取，包括存储器体M、各种逻辑部件、控制电路等辅存：辅助存储器，⼜称为外部存储器（需要通过I/O系统与之交换数据）。
存储容量⼤、成本低、存取速度慢，以及可以永久地脱机保存信息。
主要包括磁表⾯存储器、软盘存储器、磁带存储设备、光盘存储设备。
Cache：⾼速缓冲存储器，⽐主存储器体积⼩但速度快，⽤于保有从主存储器得到指令的副本很可能在下⼀步为处理器所需的专⽤缓冲器。
RAM：(Random Access Memory)随机存储器。
存储单元的内容可按需随意取出或存⼊，且存取的速度与存储单元的位置⽆关的存储器。
这种存储器在断电时将丢失其存储内容，故主要⽤于存储短时间使⽤的程序。
按照存储信息的不同，随机存储器⼜分为静态随机存储器（StaticRAM,SRAM)和动态随机存储器（Dynamic RAM,DRAM)。
SRAM：(Static Random Access Memory)它是⼀种具有静⽌存取功能的内存，不需要刷新电路即能保存它内部存储的数据。
DRAM：(Dynamic Random Access Memory)，即动态随机存取存储器最为常见的系统内存。
DRAM 只能将数据保持很短的时间。
为了保持数据，DRAM使⽤电容存储，所以必须隔⼀段时间刷新（refresh）⼀次，如果存储单元没有被刷新，存储的信息就会丢失。
（关机就会丢失数据）ROM：只读内存（Read-Only Memory）的简称，是⼀种只能读出事先所存数据的固态半导体存储器。
其特性是⼀旦储存资料就⽆法再将之改变或删除。
通常⽤在不需经常变更资料的电⼦或电脑系统中，资料并且不会因为电源关闭⽽消失。
PROM：(Programmable Read-Only Memory)－可编程只读存储器，也叫One-Time Programmable (OTP)ROM“⼀次可编程只读存储器”，是⼀种可以⽤程序操作的只读内存。
《计算机组成原理》第四章总线与时序练习题及答案
《计算机组成原理》第四章总线与时序练习题及答案选择题目：1. 当M/IO 0=,RD 0=,WR=1时，CPU 完成的操作是（ c ）。
A. 存储器读操作B. 存储器写操作C. IO 端口读操作D. IO 端口写操作2. 8086CPU 的时钟频率为5MHz ，它的典型总线周期为（ c ）A. 200nsB. 400nsC. 800nsD. 1600ns3. 某微机最大可寻址的内存空间为16MB ，则其系统地址总线至少应有（ D）条。
A. 32B. 16C. 20D. 244. 8086的系统总线中，地址总线和数据总线分别为（ B ）位。
A. 16,16B. 20,16C. 16,8D. 20,205. 8086CPU 一个总线周期可以读（或写）的字节数为（ B ）A. 1个B. 2个C. 1个或2个D. 4个8086有16条数据总路线，一次可以传送16位二进制，即两个字节的数6. 当8086CPU 采样到READY 引脚为低电平时，CPU 将（ B ）A. 执行停机指令B. 插入等待周期C. 执行空操作D. 重新发送地址7. 当8086CPU读写内存的一个对准存放的字时，BHE和A0的状态为（ A ）。
A. 00B. 01C. 10D. 118. 当8086CPU采样到READY引脚为低电平时，CPU将（ B ）A. 执行停机指令B. 插入等待周期C. 执行空操作D. 重新发送地址9. 8086CPU的字数据可以存放在偶地址，也可以存放在奇地址。
下列说法正确的是（ A ）A. 堆栈指针最好指向偶地址B. 堆栈指针最好指向奇地址C. 堆栈指针只能指向偶地址D. 堆栈指针只能指向奇地址10. 8086CPU在进行对外设输出操作时，控制信号M/IO和DT/R状态必须是（D ）A. 0,0B. 0,1C. 1,0D. 1,111. 8086CPU复位时，各内部寄存器复位成初值。
复位后重新启动时，计算机将从内存的（ c ）处开始执行指令。
计算机组成原理第四章作业答案终板
第四章作业答案解释概念：主存、辅存，Cache, RAM, SRAM, DRAM, ROM, PROM ,EPROM ,EEPROM CDROM, Flash Memory.解：1主存：主存又称为内存，直接与CPU交换信息。
2辅存：辅存可作为主存的后备存储器，不直接与CPU交换信息，容量比主存大，速度比主存慢。
3 Cache: Cache缓存是为了解决主存和CPU的速度匹配、提高访存速度的一种存储器。
它设在主存和CPU之间，速度比主存快，容量比主存小，存放CPU最近期要用的信息。
4 RAM; RAM是随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
5 SRAM: 是静态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
靠触发器原理存储信息，只要不掉电，信息就不会丢失。
6 DRAM 是动态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
靠电容存储电荷原理存储信息，即使电源不掉电，由于电容要放电，信息就会丢失，故需再生。
7 ROM: 是只读存储器，在程序执行过程中只能读出信息，不能写入信息。
8 PROM: 是可一次性编程的只读存储器。
9 EPROM 是可擦洗的只读存储器，可多次编程。
10 EEPROM: 即电可改写型只读存储器，可多次编程。
11 CDROM 即只读型光盘存储器。
12 Flash Memory 即可擦写、非易失性的存储器。
存储器的层次结构主要体现在什么地方为什么要分这些层次计算机如何管理这些层次答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。
Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU 访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。
主存—辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。
(完整版)计算机组成原理第4章作业参考答案
第4章部分习题参考答案【4-4】已知X和Y，试用它们的变形补码计算出X + Y，并指出结果是否溢出（3）X = -0.10110，Y = -0.00001解：[X]补= 1.01010 [Y]补= 1.111111 1 . 0 1 0 1 0+ 1 1 . 1 1 1 1 11 1 . 0 1 0 0 1无溢出，X+Y = -0.10111【4-5】已知X和Y，试用它们的变形补码计算出X - Y，并指出结果是否溢出（3）X = 0.11011，Y = -0.10011解：[X]补= 0.11011 [-Y]补= 0.100110 0 . 1 1 0 1 1+ 0 0 . 1 0 0 1 10 1 . 0 1 1 1 0结果正溢【4-8】分别用原码乘法和补码乘法计算X * Y（1）X = 0.11011，Y = -0.11111法一：原码一位乘算法解：|X| = 0.11011→B |Y| = 0.11111→C 0→AA C 说明1 1 1 1 1C5 = 1, +|X|1 1 1 1 1 部分积右移一位→C5 = 1, +|X|0 1 1 1 1 部分积右移一位→C5 = 1, +|X|1 0 1 1 1 部分积右移一位→C5 = 1, +|X|0 1 0 1 1 部分积右移一位→C5 = 1, +|X|0 0 1 0 1 部分积右移一位→|X * Y| = 0.1101000101Ps = Xs ⊕ Ys = 0 ⊕ 1 = 1X*Y = -0.1101000101法二：补码一位乘算法解：[X]补= 0.11011→B [Y]补= 1.00001→C [-X]补= 1.00101 0→AA C 附加说明0 0. 0 0 0 0 0 1 0 0 0 0 1 0+1 1. 0 0 1 0 1 C4C5 = 10 -|X|1 1. 0 0 1 0 11 1. 1 0 0 1 0 1 1 0 0 0 0 1 部分积右移一位→+0 0. 1 1 0 1 1 C4C5 = 01 +|X|0 0. 0 1 1 0 10 0. 0 0 1 1 0 1 1 1 0 0 0 0 部分积右移一位→+0 0. 0 0 0 0 0 C4C5 = 00 +00 0. 0 0 1 1 00 0. 0 0 0 1 1 0 1 1 1 0 0 0 部分积右移一位→+0 0. 0 0 0 0 0 C4C5 = 00 +00 0. 0 0 0 1 10 0. 0 0 0 0 1 1 0 1 1 1 0 0 部分积右移一位→+0 0. 0 0 0 0 0 C4C5 = 00 +00 0. 0 0 0 0 10 0. 0 0 0 0 0 1 1 0 1 1 1 0 部分积右移一位→+1 1. 0 0 1 0 1 C4C5 = 10 -|X|1 1. 0 0 1 0 1[X*Y]补= 11.0010111011X*Y = -0.1101000101【4-10】计算X/Y（2）X = -0.10101，Y = 0.11011原码恢复余数法：解：|X| = -0.101010→A |Y| = 0.110110→B [-|Y|]补= 1.00101 0→C0 0. 1 0 1 0 1 0 0 0 0 0 0+1 1. 0 0 1 0 1 -|Y|1 1. 1 1 0 1 0 <0+0 0. 1 1 0 1 1 +|Y|0 0. 1 0 1 0 1 0 0 0 0 0 0 商00 1. 0 1 0 1 0 0 0 0 0 0 0 左移←+1 1. 1 1 0 0 1 -|Y|0 0. 0 1 1 1 1 0 0 0 0 0 1 >0，商10 0. 1 1 1 1 0 0 0 0 0 1 0 左移←+1 1. 0 0 1 0 1 -|Y|0 0. 0 0 0 1 1 0 0 0 0 1 1 >0，商10 0. 0 0 1 1 0 0 0 0 1 1 0 左移←+1 1. 0 0 1 0 1 -|Y|1 1. 0 1 0 1 1 <0+0 0. 1 1 0 1 1 +|Y|0 0. 0 0 1 1 0 0 0 0 1 1 0 商00 0. 0 1 1 0 0 0 0 1 1 0 0 左移←+1 1. 0 0 1 0 1 -|Y|1 1．1 0 0 0 1 <0+0 0. 1 1 0 1 1 +|Y|0 0. 0 1 1 0 0 0 0 1 1 0 0 商00 0. 1 1 0 0 0 0 1 1 0 0 0 左移←+1 1. 0 0 1 0 1 -|Y|1 1. 1 1 1 0 1 <0+0 0. 1 1 0 1 1 +|Y|0 0. 1 1 0 0 0 0 1 1 0 0 0 商0Qs = Xs⊕Ys = 0⊕1 = 1Q = -0.11000，R = 0.11000*2-5【4-11】设浮点数的阶码和尾数部分均用补码表示，按照浮点数的运算规则，计算下列各题（2）X = 2-101*0.101100，Y = 2-100*（-0.101000）解：[X]补= 1011；0.101100[Y]补= 1100；1.011000对阶：△E = Ex – Ey = -5 -（-4）= -1Ex < Ey，将Mx右移一位，Ex+1→Ex[X]’补=1011；0.010110尾数求和：0 0. 0 1 0 1 1 0+1 1. 0 1 1 0 0 01 1. 1 0 1 1 1 0尾数结果规格化：尾数左移1位，阶码减1[X+Y]补＝1011；1.011100X+Y = （-0.100100）*2-101减法算法过程略，X-Y = 0.111110 * 2-100【4-13】用流程图描述浮点除法运算的算法步骤设：被除数X = Mx * 2Ex; 除数Y = My * 2 Ey。
山东大学计算机组成原理第四章作业题及参考答案
第四章部分作业题参考答案4.3 存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：1）存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。
2）Cache—主存层次主要解决CPU和主存速度不匹配的问题，在存储系统中主要对CPU访存起加速作用。
从CPU的角度看，该层次的速度接近于Cache，而容量和每位价格却接近于主存。
这就解决了存储器的高速度和低成本之间的矛盾；主存—辅存层次主要解决存储系统的容量问题，在存储系统中主要起扩容作用。
从程序员的角度看，其所使用的存储器的容量和每位价格接近于辅存，而速度接近于主存。
该层次解决了大容量和低成本之间的矛盾。
3）主存与Cache之间的数据调度是由硬件自动完成的，对程序员是透明的。
而主存—辅存之间的数据调动，是由硬件和操作系统共同完成的。
换言之，即采用虚拟存储技术实现。
4.5 什么是存储器的带宽？若存储器的数据总线宽度为32位，存取周期为200ns，则存储器的带宽是多少？答：1）存储器的带宽指单位时间内存储器存取的信息量。
2）存储器带宽= 1/200ns ×32位= 160M位/秒= 20MB/S （此处1M=106 ）4.7 题目略。
解：地址线和数据线的总和= 14 + 32 = 46根各需128、32、32、32、16和8片。
4.8试比较静态RAM和动态RAM。
答案要点：1）静态RAM的特点：依靠双稳态触发器保存信息，不断电信息不丢失；功耗较大，集成度较低，速度快，每位价格高，适合于作Cache或存取速度要求较高的小容量主存。
2）动态RAM的特点：依靠电容存储电荷来保存信息，需刷新电路进行动态刷新；功耗较小，集成度高，每位价格较低，适合于作大容量主存。
4.14 题目略解：1）256KB ；2）8块模板；3）16片；4）128片；5）CPU 通过最高3位地址译码选模板，次高3位地址译码选择模板内芯片。
计算机组成原理第四章要求作业参考答案
习题4 4.1设X=0.1101，Y= -0.0110，求：（1）[X]补（2）[-X]补（3）[2X]补（4）[-2X]补（5）[X/2]补（6）[-X/2]补（7）[Y]补（8）[-Y]补（9）[2Y]补（10）[-2Y]补（11）[Y/2]补（12）[-Y/2]补（13）[-Y/4]补1. （1） [X]补= 0.1101（2） [-X]补= 1.0011（3） [2X]补= 0.1010 溢出（4） [-2X]补= 1.0110 溢出（5）[X/2]补= 0.0110注意：参见P109中的补码算术移位规则，以及P110的例4.4（6）[-X/2]补= 1.1001（7）[Y]补= 1.1010（8） [-Y]补= 0.0110（9） [2Y]补=1.0100（10）[-2Y]补=0.1100（11）[Y/2]补=1.1101（12）[-Y/2]补= 0.0010(13) [-Y/4]补= 0.00014.2 已知X和Y，用变形补码计算X+Y和X-Y，并指出运算结果是否溢出：(1) X=0.11011，Y=0.11111(2) X=-0.1101，Y=0.0110答：.（1）[X]补＝00.11011 [Y]补＝00.11111 [-Y]补＝11.00001[X]补 00.11011+ [Y]补 00.11111 [X+ Y]补 01.11010 [X]补 00.11011 + [-Y]补 11.00001 [X-Y]补 11.11100 S f1与S f2不同，溢出S f1与S f2相同，无溢出所以：[X+Y]补：发生溢出[X－Y]补= 1.11100注意：参见P107中的双符号位判溢方法原理。
（２） [X+Y]补=1.1001[X－Y]补：溢出4.4 使用原码一位乘法计算X*Y ： (1) X=0.11101，Y=0.01111 (2) X=-0.10011，Y=0.11010答： （１）[X]原＝0.11101 [Y]原＝0.01111000s s s P X Y =⊕=⊕=部分积0.00000乘数|Y|操作说明Y 5=1，+|X |0.11101+0.11101右移一位0.011100.11101+1.01011右移一位0.10101Y 2=1，+|X |0.11101+1.10010右移一位0.11001Y 1=0，+00.11101+1.10110右移一位0.11011+0.110110.00000 0011 01 0111011 0111 01101111右移一位Y 4=1，+|X |Y 3=1，+|X |100110.01101[]0.01101100110.0110110011P X Y ∴=∴⨯=+原4.5 使用补码Booth 乘法计算X*Y ： (1) X=0.01111，Y=-0.11101 (2) X=-0.10011，Y=-0.11010答：（１）［X ］补＝00.01111 ［Y ］补＝11.00011 ［-X ］补＝11.10001部分积00.00000乘数Y(Y n Y n+1)操作说明11.10001+11.1000111.1100000.00000+11.1100011.1110000.01111+00.01011右移一位00.0010100.00000+00.00101右移一位00.0001000.00000+00.0001000.0000111.1000111.10010+1.0001101 1.000110 1 1.00011 0 1 1.0001101 1.00Y 5Y 6=10，+[-X ]补右移一位Y 4Y 5=11，+0右移一位Y 0Y 1=10，+[-X ]补Y 1Y 2=00，+001101 1.001101右移一位Y 3Y 4=01，+[X ]补Y 2Y 3=00，+0所以：［X*Y ］补＝1.1001001101X*Y ＝-0.01101100114.6 分别使用原码恢复余数除法和原码加减交替除法计算X/Y ： (1) X=0.0111，Y=0.1101 (2) X=0.1011，Y=-0.1110 答：（１）原码恢复余数除法注意：参见P124中例4.9。
计算机组成原理第四章作业答案(终板)
第四章作业答案4.1 解释概念：主存、辅存，Cache, RAM, SRAM, DRAM, ROM, PROM ,EPROM ,EEPROM CDROM, Flash Memory.解：1主存：主存又称为内存，直接与CPU交换信息。
2辅存：辅存可作为主存的后备存储器，不直接与CPU交换信息，容量比主存大，速度比主存慢。
3 Cache: Cache缓存是为了解决主存和CPU的速度匹配、提高访存速度的一种存储器。
它设在主存和CPU之间，速度比主存快，容量比主存小，存放CPU最近期要用的信息。
4 RAM; RAM是随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
5 SRAM: 是静态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
靠触发器原理存储信息，只要不掉电，信息就不会丢失。
6 DRAM 是动态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
靠电容存储电荷原理存储信息，即使电源不掉电，由于电容要放电，信息就会丢失，故需再生。
7 ROM: 是只读存储器，在程序执行过程中只能读出信息，不能写入信息。
8 PROM: 是可一次性编程的只读存储器。
9 EPROM 是可擦洗的只读存储器，可多次编程。
10 EEPROM: 即电可改写型只读存储器，可多次编程。
11 CDROM 即只读型光盘存储器。
12 Flash Memory 即可擦写、非易失性的存储器。
4.3 存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。
Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。
主存—辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。
计算机组成原理第四章课后习题及答案唐朔飞完整版
第4章存储器1. 解释概念：主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。
答：主存：主存储器，用于存放正在执行的程序和数据。
CPU可以直接进行随机读写，访问速度较高。
辅存：辅助存储器，用于存放当前暂不执行的程序和数据，以及一些需要永久保存的信息。
Cache：高速缓冲存储器，介于CPU和主存之间，用于解决CPU和主存之间速度不匹配问题。
RAM：半导体随机存取存储器，主要用作计算机中的主存。
SRAM：静态半导体随机存取存储器。
DRAM：动态半导体随机存取存储器。
ROM：掩膜式半导体只读存储器。
由芯片制造商在制造时写入内容，以后只能读出而不能写入。
PROM：可编程只读存储器，由用户根据需要确定写入内容，只能写入一次。
EPROM：紫外线擦写可编程只读存储器。
需要修改内容时，现将其全部内容擦除，然后再编程。
擦除依靠紫外线使浮动栅极上的电荷泄露而实现。
EEPROM：电擦写可编程只读存储器。
CDROM：只读型光盘。
Flash Memory：闪速存储器。
或称快擦型存储器。
2. 计算机中哪些部件可以用于存储信息？按速度、容量和价格/位排序说明。
答：计算机中寄存器、Cache、主存、硬盘可以用于存储信息。
按速度由高至低排序为：寄存器、Cache、主存、硬盘；按容量由小至大排序为：寄存器、Cache、主存、硬盘；按价格/位由高至低排序为：寄存器、Cache、主存、硬盘。
3. 存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。
Cache-主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。
主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。
计算机组成原理课后答案第四章_庞海波
计算机组成原理课后答案第四章_庞海波(总18页)-本页仅作为预览文档封面，使用时请删除本页-第四章思考题与习题1．解释下列概念主存、辅存、 Cache、 RAM、 SRAM、 DRAM、 ROM、PROM、 EPROM、 EEPROM、 CDROM、 Flash Memory答：主存：与 CPU 直接交换信息，用来存放数据和程序的存储器。
辅存：主存的后援存储器，不与 CPU 直接交换信息。
CACHE：为了解决 CPU 和主存的速度匹配，设在主存与 CPU之间，起缓冲作用，用于提高访存速度的一种存储器。
RAM：随机存储器：是随机存取的，在程序执行过程中既可读出也可写入，存取时间与存储单元所在位置无关。
SRAM：静态 RAM，以触发器原理存储信息。
DRAM：动态 RAM，以电容充放电原理存储信息。
ROM：只读存储器，在程序执行过程中只能读出，而不能对其写入。
PROM：一次性编程的只读存储器。
EPROM：可擦除的可编程只读存储器，用紫外线照射进行擦写。
EEPROM：用电可擦除的可编程只读存储器。
CDROM：只读型光盘Flash Memory：快擦型存储器，是性能价格比好，可靠性高的可擦写非易失型存储器2．计算机中哪些部件可用于存储信息，请按其速度、容量和价格/位排序说明。
答：寄存器、缓存、主存、磁盘、磁带等。
速度按顺序越来越慢，容量越来越高和价格/位越来越低3．存储器的层次结构主要体现在什么地方为什么要分这些层次，计算机如何管理这些层次答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。
Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，接近于Cache的速度，而容量和位价却接近于主存。
主存—辅存层次在存储系统中主要起扩容作用，其容量和位价接近于辅存，而速度接近于主存4．说明存取周期和存取时间的区别。
答：存取周期和存取时间的主要区别是：存取时间仅为完成一次存取操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间。
计算机组成与设计第三版 第四章课后答案
4.6 运算器内的乘商寄存器的移位操作与通用寄存器的移 位操作之间应有什么样的关联关系吗？为什么会是这样？
பைடு நூலகம்
乘除寄存器的移位操作与通用寄存器的移位操作是联合 移位，没有乘除寄存器单独移位功能。当通用寄存器本 身移位时，乘除寄存器不受影响。
4.8.以教学计算机为例，说明应如何控制与操作运算器完成指定的数据运算、 传送功能，为什么必须在Am2901芯片之外解决向运算器提供最低位的进位信 号，最低、最高位的移位输入信号，以及状态位的接受与记忆问题。设计完 成如下操作功能的操作步骤和必须提供的信号：把100送入R0，R0的内容送入 R1，完成R0-R1并存入R0，R1的内容减1，R1的内容送入Q，R1和Q与C联合 右移一位。
4.8.以教学计算机为例，说明应如何控制与操作运算器完成指定的数据运算、 传送功能，为什么必须在Am2901芯片之外解决向运算器提供最低位的进位信 号，最低、最高位的移位输入信号，以及状态位的接受与记忆问题。设计完 成如下操作功能的操作步骤和必须提供的信号：把100送入R0，R0的内容送入 R1，完成R0-R1并存入R0，R1的内容减1，R1的内容送入Q，R1和Q与C联合 右移一位。
4.13.假定X=0.0110011*211,Y=0.1101101*2-10(此处的数均为二进制)。 （1）浮点数阶码用4位移码、尾数用8位原码表示（含符号位），写出 该浮点数能表示的绝对值最大、最小的（正数和负数）数值； （2）写出X、Y正确的浮点数表示（注意，此处预设了个小陷阱）； （3）计算X+Y； （4）计算X*Y。 4）计算X*Y A：阶码相加：[X+Y]移=[X]移+[Y]补=01 011+11 110=01 001 （符号位10第1位为0，不溢出；00时上溢，01时下溢） B：尾数相乘结果：0 1010110 110111 C：已满足规格化要求，不需左规，尾数不变，阶码仍为001 D：舍入处理：按0舍1入规则，尾数之后的6位110111舍去，尾数 +1=0 1010111 所以，X*Y最终浮点数格式的结果： 1 001 0 1010111，即 0.1010111*21
计算机组成原理第四章作业答案(终板)
第四章作业答案4.1 解释概念：主存、辅存，Cache, RAM, SRAM, DRAM, ROM, PROM ,EPROM ,EEPROM CDROM, Flash Memory.解：1主存：主存又称为内存，直接与CPU交换信息。
2辅存：辅存可作为主存的后备存储器，不直接与CPU交换信息，容量比主存大，速度比主存慢。
3 Cache: Cache缓存是为了解决主存和CPU的速度匹配、提高访存速度的一种存储器。
它设在主存和CPU之间，速度比主存快，容量比主存小，存放CPU最近期要用的信息。
4 RAM; RAM是随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
5 SRAM: 是静态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
靠触发器原理存储信息，只要不掉电，信息就不会丢失。
6 DRAM是动态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
靠电容存储电荷原理存储信息，即使电源不掉电，由于电容要放电，信息就会丢失，故需再生。
7ROM: 是只读存储器，在程序执行过程中只能读出信息，不能写入信息。
8 PROM: 是可一次性编程的只读存储器。
9 EPROM 是可擦洗的只读存储器，可多次编程。
10 EEPROM: 即电可改写型只读存储器，可多次编程。
11 CDROM 即只读型光盘存储器。
12 Flash Memory 即可擦写、非易失性的存储器。
4.3存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。
Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。
主存—辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。
计算机组成原理课后答案第四章-庞海波
第四章思考题与习题1．解释下列概念主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory答：主存：与CPU 直接交换信息，用来存放数据和程序的存储器。
辅存：主存的后援存储器，不与CPU 直接交换信息。
CACHE：为了解决CPU 和主存的速度匹配，设在主存与CPU之间，起缓冲作用，用于提高访存速度的一种存储器。
RAM：随机存储器：是随机存取的，在程序执行过程中既可读出也可写入，存取时间与存储单元所在位置无关。
SRAM：静态RAM，以触发器原理存储信息。
DRAM：动态RAM，以电容充放电原理存储信息。
ROM：只读存储器，在程序执行过程中只能读出，而不能对其写入。
PROM：一次性编程的只读存储器。
EPROM：可擦除的可编程只读存储器，用紫外线照射进行擦写。
EEPROM：用电可擦除的可编程只读存储器。
CDROM：只读型光盘Flash Memory：快擦型存储器，是性能价格比好，可靠性高的可擦写非易失型存储器2．计算机中哪些部件可用于存储信息，请按其速度、容量和价格/位排序说明。
答：寄存器、缓存、主存、磁盘、磁带等。
速度按顺序越来越慢，容量越来越高和价格/位越来越低3．存储器的层次结构主要体现在什么地方？为什么要分这些层次，计算机如何管理这些层次？答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。
Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，接近于Cache的速度，而容量和位价却接近于主存。
主存—辅存层次在存储系统中主要起扩容作用，其容量和位价接近于辅存，而速度接近于主存4．说明存取周期和存取时间的区别。
答：存取周期和存取时间的主要区别是：存取时间仅为完成一次存取操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间。
即：存取周期= 存取时间+ 恢复时间5．什么是存储器的带宽？若存储器的数据总线宽度为32 位，存取周期为200ns，则存储器的带宽是多少？解：存储器的带宽指单位时间内从存储器进出信息的最大数量。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第四章作业答案解释概念：主存、辅存，Cache, RAM, SRAM, DRAM, ROM, PROM ,EPROM ,EEPROM CDROM, Flash Memory.解：1主存：主存又称为内存，直接与CPU交换信息。
2辅存：辅存可作为主存的后备存储器，不直接与CPU交换信息，容量比主存大，速度比主存慢。
3 Cache: Cache缓存是为了解决主存和CPU的速度匹配、提高访存速度的一种存储器。
它设在主存和CPU之间，速度比主存快，容量比主存小，存放CPU最近期要用的信息。
4 RAM; RAM 是随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
5 SRAM:是静态RAM属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
靠触发器原理存储信息，只要不掉电，信息就不会丢失。
6 DRAM是动态RAM属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。
靠电容存储电荷原理存储信息，即使电源不掉电，由于电容要放电，信息就会丢失，故需再生。
7 ROM: 是只读存储器，在程序执行过程中只能读出信息，不能写入信息。
8 PROM: 是可一次性编程的只读存储器。
9 EPROM 是可擦洗的只读存储器，可多次编程。
10 EEPROM: 即电可改写型只读存储器，可多次编程。
11 CDROM 即只读型光盘存储器。
12 Flash Memory 即可擦写、非易失性的存储器。
存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：存储器的层次结构主要体现在Cache—主存和主存一辅存这两个存储层次上。
Cache —主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。
主存—辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。
综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。
主存与Cache 之间的信息调度功能全部由硬件自动完成。
而主存—辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部份通过软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻辑地址空间）编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。
因此，这两个层次上的调度或转换操作对于程序员来说都是透明的。
4. 6.某机字长为32位，其存储容量是 64KB,按字编址其寻址范围是多少？若主存以字节 编址，试画出主存字地址和字节地址的分配情况。
解：存储容量是64KB 时，(1) 按字节编址的寻址范围就是 64KB.(2)按字寻址范围 =64K X 8 / 32=16K 字按字节编址时的主存地址分配图如下：讨论：1、在按字节编址的前提下，按字寻址时，地址的位数仍为 16位，即地址编码范围仍为0~64K-1，但字(数)空间为16K 字，字地址不连续。
2、 字寻址的单位为：字，不是 B (字节).试比较静态RAM 和动态RAM答：静态 RAM 和动态RAM 的比较见下表:.什么叫刷新？为什么要刷新？说明刷新有几种方法。
字地址 0 416K ……65528，、65532 字节地址解：刷新一一对DRAM定期进行的全部重写过程；刷新原因一一因电容泄漏而引起的DRAM所存信息的衰减需要及时补充，因此安排了定期刷新操作；常用的刷新方法有三种一一集中式、分散式、异步式。
集中式：在最大刷新间隔时间内，集中安排一段时间进行刷新；分散式：在每个读/写周期之后插入一个刷新周期，无CPU访存死时间；异步式：是集中式和分散式的折中。
.一个8K X 8位的动态RAM芯片，其内部结构排列成256X 256形式，存取周期为卩s。
试问采用集中刷新、分散刷新及异步刷新三种方式的刷新间隔各为多少？注：该题题意不太明确。
实际上，只有异步刷新需要计算刷新间隔。
解：设DRAM勺刷新最大间隔时间为2ms,贝U异步刷新的刷新间隔=2ms/256行==卩s 即：每 s刷新一行。
集中刷新时，刷新最晚启动时间=卩s X 256行=卩s= ^s 集中刷新启动后刷新间隔=ys即：每ys刷新一行。
集中刷新的死时间=y s X 256 = y s 分散刷新的刷新间隔=y s X 2 = ys即：每ys刷新一行。
分散刷新一遍的时间=y s X 2X 256行=y s 则分散刷新时，2ms内可重复刷新遍数=2ms/ y s ~39遍.某8位微型机地址码为18位，若使用4K X 4位的RAM芯片组成模块板结构的存储器, 试问：(1 )该机所允许的最大主存空间是多少？(2)若每个模块板为32K X 8位，共需几个模块板？(3 )每个模块板内共有几片RAMI芯片？(4)共有多少片RAMI(5)CPU如何选择各模块板？解：(1)218 = 256K，则该机所允许的最大主存空间是256K X 8位(或256KB);(2)模块板总数=256K X 8 / 32K X 8 = 8 块；(3)板内片数=32K X 8 位/ 4K X 4 位=8 X 2 = 16 片；(4)总片数=16片X 8 = 128 片；(5)CPU通过最高3位地址译码选板，次高3位地址译码选片。
地址格式分配如下：17 15 14 12 11 03 3L L12设CPU共有16根地址线，8根数据线，并用/MREQ（低电平有效）作访存控制信号，R/-W 作读/写命令信号（高电平为读，低电平为写）。
现有这些存储芯片：RO M 2K X 8 位，4K X 4 位，8K X 8 位），RAM（ 1K X 4 位，2K X 8 位，4K X 8 位），及74138 译码器和其他门电路（门电路自定）。
试从上述规格中选用合适的芯片，画出CPU和存储芯片的连接图。
要求如下：（1）最小4K地址为系统程序区，4096~16383地址范围为用户程序区；（2）指出选用的存储芯片类型及数量；（3）详细画出片选逻辑。
解：（1）最小4K地址为系统程序区，4096~16383地址范围为用户程序区；（2）指出选用的存储芯片类型及数量；（3）详细画出片选逻辑。
解：（1）地址空间分配图：系统程序区（ROM共4KB）: 0000H-0FFFH用户程序区（RAM共12KB）: 4096 ----------------- 16383 （D）1 , 0000, 0000, 0000-11 , 1111 , 1111, 1111（B）1000H----3FFFH。
（）（2） : ROM : 4K X 4 位：2 片；（位扩展）RAM : 4K X 8位：3片；（字扩展）选片：ROM选择4K X4位芯片2片，位并联RAM:选择4K X8位芯片3片，字串联（RAM1 地址范围为:1000H-1FFFH,RAM2 地址范围为2000H-2FFFH, RAM3地址范围为:3000H-3FFFH）CPU和存储器连接逻辑图及片选逻辑如下图（1）所示:写出1100、1101、1110、1111对应的汉明码。
（配偶原则） 解：有效信息均为 n=4位，假设有效信息用 b4b3b2b1表示校验位位数 k=3位，（2k >=n+k+1）设校验位分别为 c1、c2、c4，则汉明码共 4+3=7位，即：c1c2b4c4b3b2b1c1=b4 ® b3 ® b1 c2=b4 ® b2 ® b1.已知收到的汉明码（按配偶原则配置）为 1100100、1100111、1100000、1100001 , 检查上述代码是否出错？第几位出错？解：假设接收到的汉明码为： C1c2b4c4b3b2b1 纠错过程如下： P 仁c1 ® b4 ® b3® b1 P2=c2® b4 ® b2 ® b1 P4=c4® b3 ® b2 ® b1如果收到的汉明码为 1100100，则p4p2p1=110，说明代码有错，第 6位（b2）出错，有 效信息为：0110如果收到的汉明码为 1100111，则p4p2p1=111，说明代码有错，第 7位（b1）出错，有 效信息为： 0110校验位在汉明码中分别处于第1、2、 c4=b3 ® b2 ® b1当有效信息为■当有效信息为■ 当有效信息为■ 1100 时, 1101 时, 1110 时, 1111 时, c1c2c4=011, c1c2c4=100, c1c2c4=000, c1c2c4=111, 汉明码为 汉明码为 汉明码为 汉明码为 0111100。
1010101。
0010110。
1111111。
如果收到的汉明码为1100000，则p4p2p1=011，说明代码有错，第3位（b4）出错，有效信息为：1000如果收到的汉明码为1100001，则p4p2p1=100，说明代码有错，第4位（c4）出错，有效信息为：0001已知接收到下列汉明码，分别写出它们所对应的欲传送的代码。
（1）1100000（按偶性配置）（4）0011001（按奇性配置）解：（ 1 ）1100000 （按配偶性）注意：按偶配置，检测时，Pi=0 正确，代表本小组（gi）的 1 的个数为偶数。
Pi=1 错误如果收到的汉明码为1100000，则p4p2p1=011，说明代码有错，第3位（b4）出错，有效信息为：1000（4）0011001 （按奇配置）则：p4p2p1=000注意：按奇配置，检测时，Pi=0 错误，代表本小组（gi）的 1 的个数不为奇数个 1 Pi=1 正确代表本小组（gi）的 1 的个数为奇数个1（正确）为了定位，可取反p4p2p1=/0/0/0=111 即第7位出错，有效信息为：1000什么是程序访问的局部性？存储系统中哪一级采用了程序访问的局部性原理。
答：局部性访问原理是指程序执行时对存储器的访问是不均匀的，这是由于指令和数据在主存的地址分布不是随机的，而是相对的集中（簇聚）。
存储系统的缓存--- 主存级和主存 --- 辅存级都用到程序访问的局部性原理。
对缓存---主存级而言，把CPU最近期执行的程序放在容量较小，速度较高的缓存中。
对主存--- 辅存级而言，把程序中访问频度高，比较活跃的部分放在主存中，这样既提高了访存的速度又扩大了存储器的容量。
计算机中Cache的作用是什么？能不能把Cache扩大，最后取代主存，WHY?答：Cache的作用是提高访存速度。
当Cache容量达到一定值时，命中率不因容量的增大而明显提高，而且Cache成本价高，所以不能取代主存。