DSP课后思考题
DSP课后习题
习题一1.简述DSP芯片的要紧特点DSP的要紧特点有哈佛结构、多总线结构、指令系统的流水线操作、专用的硬件乘法器、特殊的DSP指令、快速的指令周期、硬件配置强。
2.请详细描述冯·诺依曼结构和哈佛结构，并比较它们的不同。
冯·诺依曼结构结构的特点是数据和程序共用总线和存储空间，因此在某一时刻，只能读写程序或只能读写数据。
哈佛结构的要紧特点是将程序和数据存储在不同的存储空间，即程序存储器和数据存储器是两个彼此独立的存储器，每一个存储器独立编址，独立访问。
3.简述DSP系统的设计进程确信DSP系统的性能指标、进行算法优化和模拟、选择DSP芯片和外围芯片、进行硬件电路设计、进行软件设计、进行软硬件综合调试。
4.在进行DSP系统设计时，如何选择适合的DSP芯片？依照系统运算量的大小、对运算精度的要求、存储器的要求、系统本钱限制和体积等要求选择适合的DSP芯片。
5.TI公司的DSP产品目前有哪三大主流系列？各自的应用领域是什么？TMS320C2000——主推TMS320C24x和TMS320C28x定点DSP，要紧用于数字化操纵领域；TMS320C5000——TMS320C54x和TMS320C55x 16位定点DSP，要紧用于通信、便携式应用领域；TMS320C6000——TMS320C62x和TMS320C64x 32位定点DSP、TMS320C67x 32/64位浮点DSP，要紧用于超高速、大容量实时信号处置的场合，如音视频技术、通信基站。
习题二1.请描述TMS320C54x的总线结构。
TMS320C54x DSP采纳先进的哈佛结构并具有八组总线，其独立的程序总线和数据总线许诺同时读取指令和操作数，实现高度的并行操作。
八组16位总线的功能如下：程序总线（PB）传送从程序存储器来的指令代码和当即数。
三组数据总线（CB，DB，EB）连接各类元器件，CB和DB总线传送从数据存储器读出的操作数，EB 总线传送写入到存储器中的数据。
《DSP原理与开发实例》思考题答案
第一章绪论思考题解答1、思考并讨论Digital Signal Processing和Digital Signal Processor之间的联系和区别。
答：Digital Signal Processing指数字信号处理技术，它是理论和计算方法上的技术；Digital Signal Processor指数字信号处理器，它是实现数字信号处理技术的通用或专用可编程微处理器芯片。
两者互为基础、不可分割。
一方面，数字信号处理技术为充分利用数字信号处理器奠定理论和技术基础；另一方面，数字信号处理器为实现数字信号处理技术提供物理支撑和实现平台。
2、简述DSP的发展历程。
答：DSP芯片的发展历程大致可分为以下三个阶段。
第一阶段，DSP的雏形阶段。
快速傅里叶变换为数字信号的实时处理奠定了算法基础，集成电路技术的发展为DSP的出现提供了技术保障。
这个时期，DSP芯片的运算速度大约为单指令周期200～250ns，应用仅局限于军事或航空航天领域。
第二阶段，DSP的成熟阶段。
DSP器件在硬件结构上出现了硬件乘法器、硬件FFT变换和单指令滤波处理。
其单指令周期为80～100ns，其应用范围逐步扩大到通信、计算机领域。
第三阶段，DSP的完善阶段。
DSP的信号处理能力更加完善、系统开发更加方便、程序编辑调试更加灵活、功耗进一步降低、成本不断下降、多核技术开始应用。
尤其是各种通用外设集成到片上，大大地提高了数字信号处理能力。
这一时期的DSP运算速度可达到单指令周期10ns以上，可在Windows环境下直接用C语言编程，使用方便灵活，使DSP芯片不仅在通信、计算机领域得到了广泛的应用，而且逐渐渗透到人们日常消费领域。
3、DSP有哪几种分类方式，可将DSP芯片分成哪几类？答：DSP有三种分类方式：按基础特性分类、按数据格式分类和按用途分类。
按基础特性可分为静态DSP芯片和一致性DSP芯片；按数据格式可分为定点DSP芯片和浮点DSP芯片；按照用途可分为通用型DSP芯片和专用型DSP芯片。
DSP课后习题答案
对数据和函数的存储类别可分为：自动的（auto）、静态的（static）、寄存器的（register）、外部的（extern）。
非线性运算的方法：级数展开法、查表法、混合法DSP实现的一般方法：（1）、在通用的计算机上用软件实现。
（2）、在通用的计算机系统上加上专用的加速处理机实现（3）、在通用的单片机上实现。
(4）、在通用的可编程DSP芯片实现(5）、在专用的DSP芯片实现、（2）简述DSP应用系统的典型构成和特点答：DSP系统的典型结构其工作过程①对输入信号进行带限滤波和抽样；②进行A/D变换，将信号变换成数字比特流；③根据系统要求，DSP芯片对输入信号按照特定算法进行处理；④D/A转换，将处理后的数字样值转换为模拟信号；⑤平滑滤波，得到连续的模拟信号波形特点：接口方便编程方便稳定性好精度高可重复性好集成方便（3）简述DSP应用系统的一般设计过程DSP系统的设计流程：1. 定义系统性能指标 2. 采用高级语言进行性能模拟3. 设计实时DSP应用系统4. 借助开发工具进行软硬件调试 5. 系统集成与独立系统运行设计流程图：TMS320系列DSP芯片的特点：1.采用哈佛结构实现内部总线；2.采用流水线操作实现指令操作；3.乘法采用专用的硬件乘法器实现；4.具有高效的DSP指令哈佛结构的特点：将程序和数据存储在不同的存储空间流水线的特点：采用流水线操作，处理器可以并行处理多条指令，提高CPU工作效率DSP芯片的运算速度指标：指令周期 MAC时间 FFT执行时间 MIPS：每秒执行百万条指令 MOPS：每秒执行百万条操作 MFLOPS：每秒执行百万条浮点操作 BOPS：每秒执行十亿次操作（8）设计DSP应用系统时，如何选择合适的DSP芯片答：DSP芯片的选择要根据实际系统的需要来选择DSP芯片，已达到系统最优化的设计。
所以一般选择DSP芯片要考虑以下因素：芯片运行速度、DSP芯片的价格、DSP芯片的硬件资源、DSP芯片的运算精度、DSP芯片的开发工具、DSP芯片的功耗等因素。
DSP 第四章 思考题
参考P40， 参考P40，图4.2.1
思考题
4.4 欲实现通过定时器周期中断的方法，形成每 0.1s触发一次XF端反转，请配置定时器的相关寄存 器，并说明配置理由。假设CPU时钟频率为20MHZ。
0.1s=100ms=100*10^6ns CLKOUT主频 CLKOUT主频f=20MHz，T=50ns 主频f=20MHz， 时钟数100*10^6ns/50ns=2 时钟数100*10^6ns/50ns=2 000 000 根据定时长度计算公式：Tt=T* (TDDR+1) * (PRD+1) 根据定时长度计算公式： 给定TDDR=15，PRD=62449，CLKOUT主频 给定TDDR=15，PRD=62449，CLKOUT主频 f=20MHz， f=20MHz，T=50ns Tt=50*(15+1)*(62449+1)=50*1,000,000(ns)=50(ms)
9~6
1
5
0
4
1111
3~0
TDR 0026h
保留
Soft
Free
PSC
TRB
TSS
TDDR
保留位
软件调试控制位
预定标 计数器
重新 加载位
停止 状态位
分 频 系 数
第4章 TMS320C54x的片内外设、接口及应用 TMS320C54x的片内外设、 的片内外设
3. 定时控制寄存器TCR 定时控制寄存器TCR 16位存储器映像寄存器， 16位存储器映像寄存器，包含定时器的控制位 位存储器映像寄存器 和状态位。 和状态位。
思考题
4.3 试分别说明下列中断语句的功能。 (1)STM (H,IMR
；清除INT2中断标志 清除INT2中断标志 ；放开（许可）TINT1 放开（许可）
DSP课后习题答案李建
第一章：一、数字信号处置的实现方式一样有哪几种？(1) 在通用的运算机上用软件实现(2) 在通用运算机系统中加上专用的加速处置机实现(3) 用通用的单片机实现，这种方式可用于一些不太复杂的数字信号处置(4) 用通用的可编程 DSP 芯片实现，可用于复杂的数字信号处置算法(5) 用专用的 DSP 芯片实现(6) 用基于通用 dsp 核的asic 芯片实现二、简单的表达一下 dsp 芯片的进展概况？答：第一时期， DSP 的雏形时期（ 1980 年前后）代表产品： S2811。
要紧用途：军事或航空航天部门第二时期， DSP 的成熟时期（ 1990 年前后）代表产品： TI 公司的 TMS320C20 要紧用途：通信、运算机领域第三时期， DSP 的完善时期（ 2000 年以后）代表产品：TI 公司的 TMS320C54 要紧用途：各行业领域3、可编程 dsp 芯片有哪些特点？(1)采纳哈佛结构:冯.诺依曼结构，哈佛结构，改良型哈佛结构(2)采纳多总线结构(3)采纳流水线技术(4) 配有专用的硬件乘法-累加器(5) 具有特殊的 dsp 指令(6) 快速的指令周期(7) 硬件配置强(8) 支持多处置器结构(9) 省电治理和低功耗4、什么是哈佛结构和冯.诺依曼结构？它们有什么区别？哈佛结构：该结构采纳双存储空间，程序存储器和数据存储器分开，有各自独立的程序总线和数据总线，可独立编址和独立访问，可对程序和数据进行独立传输，使取指令操作、指令执行操作、数据吞吐并行完成，大大地提高了数据处置能力和指令的执行速度，超级适合于实时的数字信号处置。
冯.诺依曼结构：该结构采纳单存储空间，即程序指令和数据共用一个存储空间，使用单一的地址和数据总线，取指令和取操作数都是通过一条总线分时进行。
当进行高速运算时，不但不能同时进行取指令和取操作数，而且还会造成数据传输通道的瓶颈现象，其工作速度较慢。
区别：哈佛：该结构采纳双存储空间，程序存储器和数据存储器分开，有各自独立的程序总线和数据总线，可独立编址和独立访问，可对程序和数据进行独立传输，使取指令操作、指令执行操作、数据吞吐并行完成，大大地提高了数据处置能力和指令的执行速度，超级适合于实时的数字信号处置。
DSP实验指导书及其思考题答案
《DSP原理及应用》实验指导书杨宣兵编写适用专业：电子信息工程_电子科学与技术信息工程通信工程信息与通信工程学院2013 年 5 月前言《DSP原理与应用》是电子信息类专业信号与信息处理方向的一门专业必修课，同时也是其他电类专业的一门重要的选修课。
课程以DSP芯片原理及基于DSP 芯片的应用系统开发为主要内容，介绍了DSP芯片原理与开发工具及软硬件开发方法。
开设必要的课程实验，使学生加深对DSP原理与片上资源应用的掌握，掌握DSP项目开发流程、开发方法、开发平台CCS的基本使用、DSP对外设控制方法以及经典数字信号处理算法的DSP工程实现等。
培养学生将数字信号处理理论应用到实际项目中的工程意识与工程开发能力。
通过本课程实验，提高学生分析问题、解决问题的能力和基于DSP的嵌入式系统开发的实际动手能力，为学生步入社会奠定工程开发基础。
对不同专业根据实验教学大纲进行实验项目选择。
实验项目设置与内容提要目录实验一基本算术运算的DSP实现 (1)实验二数字振荡器的设计与实现 (9)实验三 BSP 串口通信实现 (16)实验四 FIR 数字滤波器设计与实现 (25)实验五 TMS320VC5402 的Bootloader设计与实现 (34)实验六快速傅立叶变换（FFT）的实现 (45)实验七外部中断、按键、LED控制实验 (67)实验八双音多频DTMF信号产生 (70)实验九双音多频DTMF信号解码 (76)附录一DES5402PP-U性能介绍 (82)附录二CCS驱动程序的安装 (83)附录三DES5402PP-U功能详细介绍 (87)附录四DES5402PP-U板上设置、状态显示、跳线一览表 (93)实验一： 基本算术运算的DSP 实现实验学时：4 实验类型：验证实验要求：必修 一、实验目的1、掌握CCS 的配置与基本使用方法；2、掌握C54X 汇编语言程序结构，掌握基于CCS 开发平台Simulator 采用汇编指令完成16位定点加减乘除运算程序设计并对运算结果进行评价； 二、实验内容本实验学习使用定点DSP 实现16位定点加、减、乘、除运算的基本方法和编程技巧。
DSP芯片原理与应用习题与思考题(张雄伟)
习题与思考题第一章DSP 系统与DSP芯片1．数字信号处理算法一般的实现方法有哪些？2．什么是可编程DSP芯片？他有什么特点？3．什么是定点DSP芯片和浮点DSP芯片？各有什么优缺点？4．设计DSP应用系统时，如何选择合适的DSP芯片？5．TMS320LF2407A-40的指令周期是多少纳秒（ns）？它的运算速度是多少MIPS? 如果DSP算法是按帧处理的，且帧长是10ms，则该芯片在一帧时间内最多可运行多少个指令周期？6．简述DSP应用系统的典型构成和特点。
7．简述DSP应用系统的一般设计过程。
8．开发DSP应用系统，一般需要哪些软硬件工具？第二章DSP芯片的运算基础1．已知一个16进制数3000H，若该数分别用Q0、Q5、Q15表示，计算该数的大小。
2．若某一个变量用Q10表示，计算该变量所能表示的数值范围和精度。
3．已知x=0.4567，试分别用Q15、Q14、Q5将该数转换为定点数（考虑舍入和不舍入两种情况）。
4．函数f（x）= 2（1+x2），-1<x<+1，为了保持最大精度，试确定定点运算时自变量x和函数f（x）的Q值。
5．两个数x、y分别为0.45和1.97，试采用16位定点方法（保持最大精度），计算x、y 之和及乘积，并比较定点和浮点之结果。
6．采用定点方法，计算log2（105.6）的值，并比较定与浮点的结果。
第三章TMS320C24x DSP的硬件结构1．TMS320LF/LC240x芯片的CPU主要由哪几部分组成？2．TMS320LF/LC240x DSP芯片的外设有哪些？它们是如何构成的？3．TMS320LF/LC240x DSP芯片的中断是如何组织的？4．TMS320LF/LC240x DSP芯片的内部总线是如何组织的？5．试述TMS320LF/LC240x DSP芯片的存储器结构？第四章TMS320C24x DSP的指令系统1．汇编语句格式包含哪几部分？编写汇编语句需要注意哪些问题？2．TMS320C24x的指令集包含了哪几种基本类型的操作？3．TMS320C24x提供了那些基本的数据寻址方式？4．直接寻址方式中，数据存储单元的地址是如何生成的？5．采用﹡BR0+间接寻址,若AR0为0000 1000b，试写出位反转模式与AR1低4位的关系，设ARP=1。
DSP技术与实验思考题答案
DSP实验报告实验一CCS集成开发环境的熟悉思考一：为什么要设置成Address=0x1000？1、主程序中的bss段如下：.bss x,5 ;伪指令。
声明数组x，5个字.bss y,1 ;伪指令。
声明变量y，1个字2、数据存储区分配如下：PAGE 1: /*数据存储区*/SPRAM:org=1000H len=1000H /*定义SPRAM区，起始地址1000H，长度1000H*/ 3、段分配如下：.bss :>SPRAM PAGE 1 /*将.text段映射或定位到PAGE1的SPRAM区*/ 所以数组x的五个存储单元地址为1000H~1004H。
4、数据表分配如下：table: .word 10,20,3,4,5 ;伪指令。
声明5个16位整数类型的常数。
table是标号5、下面的操作是将table中的五个数据装载到变量x中，即存储空间1000H~1004H中STM #x,AR1 ;AR1=#x或AR1指向数组xRPT #4 ;下一条指令重复执行4+1=5次MVPD table,*AR1+ ;将程序存储器中的table数据表→AR1+指向的数据存储器由以上存储结构可知，查看Data的地址空间1000H的内容就是查看数组x中的五个数：10, 20, 3, 4, 5在数据存储器中的存储情况。
思考二：为什么.bss的地址是0x1000,变量y的地址是0x1005,变量x的地址又是多少呢？因为.bss段分配到SPRAM PAGE 1，而SPRAM PAGE 1的起始地址为1000H，所以.bss的地址为0x1000；变量x最先声明，变量y接着声明，而变量x是长度为5的数组，所以变量x占地址0x1000~0x1004五个地址单元，变量y的地址为0x1005.思考三：为什么要设置成Address=0x0090？1、程序存储区地址分配如下：PAGE 0: /*程序存储区*/EPROM:org=0090H len=0F70H /*定义EPROM区，起始地址0090H，长度0F70H*/ 2、段分配如下：.text :>EPROM PAGE 0 /*将.text段映射或定位到PAGE0的EPROM区*/ 由以上程序结构可知，.text段的起始地址为0090H，查看Program的地址空间中0090H 中的的内容就是查看主程序在程序存储其中的内容。
DSP控制技术思考题与习题
DSP控制技术思考题与习题DSP控制技术思考题与习题1 请比较哈佛结构与冯.诺依曼结构的不同。
哈佛结构P3L5 指令周期在10ns以下，高实时性。
2请比较TI公司各种DSP平台的特点和应用领域。
P7L13 TMS320F2812的哪些特点使其更适合于控制领域应用？ P9L111请简述F2812各总线（PRDB PAB DRAB DWDB DWAB 操作数总线和结果总线）之间的关系？ P28L1,表2-2-12 根据2-2-1思考F2812的程序地址如何产生。
表2-2-13 请简述F2812CPU内部各寄存器的特点和功能。
P304请分析F2812内部各模块的时钟与振荡器频率之间的关系。
] P425 初始化系统控制过程中需要配置哪些寄存器？例2-4-16 在30MHZ的晶振频率下，如何设置各相关寄存器使定时器定时1ms. P48L3例2-4-27假设OSCCLK为12.000MHZ,WDCR的位WDPS（2：0）设置为2,请问最长需要多少时间进行“喂狗”操作？ P53提示1 对照图3-1-2,请分析程序、数据空间统一寻址这一概念的具体含义。
图3-2-1?2请分析Zone0 Zone1 Zone2 Zone6空间的特点和应用上的区别。
P613 请分析 Boot ROM与XINTF的Zone6 Zone7地址之间的关系。
P61 XPC/MC4 假设X2TIMING=1,Lead=2,Active=4, Trail=2,试画出XTIMCLK=SYSCLKOUT 时XINTF 的读写周期的波形图。
P705 请分析通过GPIO有几种方法向外输出数字量0或1. P76GPIO初始化程序1 请画图说明中断向量、中断向量表、中断向量号、中断服务程序入口地址、中断向量地址在存储空间中的关系。
P81？2 请分析INTR和TRAP等软件中断与硬件中断的异同。
P88-893请比较几种低功耗模式的唤醒方式的异同。
DSP课后习题集答案解析
第一章1．简述典型实时数字信号处理系统组成部分。
答：包括：抗混叠滤波器(Anti-aliasing filter)、模数转换器ADC（Analog-to-Digital Converter）、数字信号处理、数模转换器DAC（Digital-to-Analog Converter）和抗镜像滤波器(Anti-image filter) 。
2．简述X86处理器完成实时数字信号处理的优缺点。
答：利用X86处理器完成实时数字信号处理。
特点是处理器选择范围宽，主板及外设资源丰富，有多种操作系统可供选择，开发、调试较为方便；缺点是数字信号处理能力不强，硬件组成较为复杂，系统体积、重量较大，功耗较高，抗环境影响能力较弱。
3．简述数字信号处理器的主要特点。
答：（1）存储器采用哈佛或者改进的哈佛结构；（2）内部采用了多级流水；（3）具有硬件乘法累加单元；（4）可以实现零开销循环；（5）采用了特殊的寻址方式；（6）高效的特殊指令；（7）具有丰富的片内外设。
4．给出存储器的两种主要结构，并分析其区别。
答：存储器结构分为两大类：冯·诺依曼结构和哈佛结构。
冯·诺依曼结构的特点是只有一个存储器空间、一套地址总线和一套数据总线；指令、数据都存放在这个存储器空间中，统一分配地址，所以处理器必须分时访问程序和数据空间。
哈佛结构程序存储器空间和数据存储器空间分开，具有多套地址、数据总线，哈佛结构是并行体系结构，程序和数据存于不同的存储器空间，每个存储器空间独立编址、独立访问。
5．简述选择数字信号处理器所需要考虑的因素。
答：应考虑运算速度、算法格式和数据宽度、存储器类型、功耗和开发工具。
6．给出数字信号处理器的运算速度指标，并给出其具体含义。
答：常见的运算速度指标有如下几种：（1）指令周期：执行一条指令所需的最短时间，数值等于主频的倒数；指令周期通常以ns（纳秒）为单位。
例如，运行在200MHz的TMS320VC5510的指令周期为5ns。
DSP课后习题与思考题.doc
第一章习题与思考题—\填空：1.Instruction Cycle（指令周期）是执行一条指令所需的时间，指令周期的单位是（nS纳秒）。
所以DSP单周期指令的周期也是（时钟周期）。
2.选择DSP芯片所需考虑的因素有（DSP芯片性能）、（片内硬件资源）、（价您、（DSP芯片的开发工具）等。
3.TMS320LF2407A控制器是专门为基于也业的应用而设计的。
其运算速度最大可为（40MIPS）,最小指令周期为（25nS）o4.TMS320LF2407ADSP控制器有强大的外设功能，包括（时间管理器EVA,EVB）、（控制器局域网CAN）、（串行接口SPI, SCI）、（模/数转换器ADC）、（看门狗定时器）。
5.TMS320LF2407ADSP 芯片有RAM：（PARAM）＞（SARAM）,是（⑹位。
二、思考题：1.根据TI公司对DSP命名的方法。
解释给出芯片型号的各个字段的意义。
TMS 320 LF 2407APGE2.为何将TMS320x2000系列的DSP也称作DSP数字信号控制器或DSP单片机。
3.与TMS320x240x系列器件相比，TMS320x240xA器件增加了那些新特点。
运行速度加快30MHz——40MHz片上Flash/Rom中的代码可以加密；PDPINTX、CAPn、XINTn、和ADCSOC管脚有输入保护电路；PDPINTx管脚的状态反映在COMCONx寄存器中。
第二章习题与思考题—、填空：1.TMS320LF240xA系列DSP控制器采用了改进的（哈佛结构）总线,具有分离的（程序总线）和（数据总线）,使用㈣级流水线作业。
2.TMS320LF240xA系列DSP控制器具有两套相互独立的（程序操作总线）和（数据操作总线）,共有6套16位的内部总线构成，分别为（程序读总线PRDB、程序地址总线PAB、数据读总线DRDB、数据写总线DWDB、数据读地址总线DRAB、数据写地址总线DWAB）。
DSP复习思考题
• 1、TMS320C54x芯片采用了什么结构？ • 2、TMS320C54x芯片在提高芯片运算速度 方面采用了那些措施？ • 3、采用流水线操作的特点是什么？ • 4、 TMS320C54x芯片的总线有那些，它 们各自的作用和区别是什么？ • 5、列举DSP芯片的特点。
• 6、 TMS320C54x芯片的CPU主要包括那些部 分？它们的功能是什么？ • 7、累加器A和B的作用是什么？有何区别？ • 8、ST0、ST1、PWST的作用是什么？它们如 何影响DSP工作过程？ • 9、TMS320C54x的总存储空间是多少？可分 为那3类？它们的大小是多少？ • 10、三种存储器空间各自的作用是什么？ • 11、 TMS320C54x有哪几个串行口？ • 12、简单论述中断处理过程？
• 20、循环寻址中，长度为R的循环缓冲器必须 从一个N位地址的边界开始，即循环缓冲器基 地址的最低N位必须为0。这是为什么？N值如 何确定？ • 21、地址以位倒序方式产生，是何意义？ • 22、指令AR2=#023AH *AR2+=#999Ah 执行后，AR2中值为多少？999Ah放在何处？ *+AR2=#999Bh 执行后，AR2中值为多少？999Bh放在何处？
27. 常用汇编命令有哪些，它们的作用是什 么？
28. 画出汇编程序的编辑、汇编和链接过程 图，并说明各部分的作用是什么？ 29. 汇编器和链接器的区别是什么？
30. 段程序计数器（ SPC ）是怎样工作的？ 试述已初始化段和未初始化段的的区别？
31. 编制一个有 3 个目标文件组成的 .cmd 文件，并对存储器空间进行分配。 32. MEMORY 命令和 SECTIONS 命令的作用 是什么？如何使用？
• • • • • •
DSP思考题
思考题1.DSP有哪些特点？哈佛总线结构、流水线结构、硬件乘加单元、优化的指令集。
2.哈佛总线结构与冯·诺依曼总线结构的区别？哈佛：程序存储区与数据存储区分开、程序总线与数据总线分开。
优点：取指和读写数据可同时进行，加速指令执行速度。
3.数字信号处理系统的基本组成包含哪几个部分？模拟信号采集、数字信号处理、模拟信号输出（画出基本组成框图）。
4.DSP的分类？定点型与浮点型DSP各有什么特点？按数据格式划分：定点、浮点按用途划分：通用、专用定点DSP：定点运算速度快，定点数动态范围小，定点运算亦发生溢出(需要软件确保不发生溢出)，浮点运算时间长，价格相对便宜；浮点DSP：浮点运算速度快，浮点数动态范围大，浮点运算一般不会发生溢出，价格相对昂贵。
5.TI C2000 DSP的应用范围？新能源、电机控制、数字电源、工业驱动、智能电网、传感检测等。
6.F2812 CPU的字长是多少？定点/浮点型？主频能达到多高？32位、定点型、150MHz7.简述F2812 CPU的哈佛总线结构。
程序地址总线(22bit)、程序读数据总线(32bit)、数据读地址总线(32位)、数据读数据总线(32bit)、数据/程序写数据总线(32bit)、数据写地址总线(32位)。
8.F2812 CPU的流水线有多少级？每级流水线包含哪些阶段？各阶段的作用是什么？8级，取指1、取指2、译码1、译码2、读1、读2、执行、写(各阶段作用参考PPT)。
9.F2812内部存储空间的Flash和SARAM有多大？Flash划分为多个扇区的优点是什么？128KW、18KW。
可对各个扇区进行独立擦写、减少对未使用扇区的不必要的擦写，可延长相应扇区的寿命。
10.F2812的外部总线的地址总线与数据总线分别是多少位？地址：19位。
数据：16位。
11.F2812包含哪些外设模块？Watchdog、CPU Timer、GPIO、PIE、EV、ADC、SPI、SCI、eCAN、McBSP 12.F2812的片上时钟种类及其作用？XCLKIN/OSCCLK、CLKIN、SYSCLKOUT、LSPCLK/HSPCLK(各自用于哪些模块请参考PPT)。
DSP课后习题问题详解
第一章1．简述典型实时数字信号处理系统组成部分。
答：包括：抗混叠滤波器(Anti-aliasing filter)、模数转换器ADC（Analog-to-Digital Converter）、数字信号处理、数模转换器DAC（Digital-to-Analog Converter）和抗镜像滤波器(Anti-image filter) 。
2．简述X86处理器完成实时数字信号处理的优缺点。
答：利用X86处理器完成实时数字信号处理。
特点是处理器选择范围宽，主板及外设资源丰富，有多种操作系统可供选择，开发、调试较为方便；缺点是数字信号处理能力不强，硬件组成较为复杂，系统体积、重量较大，功耗较高，抗环境影响能力较弱。
3．简述数字信号处理器的主要特点。
答：（1）存储器采用哈佛或者改进的哈佛结构；（2）内部采用了多级流水；（3）具有硬件乘法累加单元；（4）可以实现零开销循环；（5）采用了特殊的寻址方式；（6）高效的特殊指令；（7）具有丰富的片内外设。
4．给出存储器的两种主要结构，并分析其区别。
答：存储器结构分为两大类：冯·诺依曼结构和哈佛结构。
冯·诺依曼结构的特点是只有一个存储器空间、一套地址总线和一套数据总线；指令、数据都存放在这个存储器空间中，统一分配地址，所以处理器必须分时访问程序和数据空间。
哈佛结构程序存储器空间和数据存储器空间分开，具有多套地址、数据总线，哈佛结构是并行体系结构，程序和数据存于不同的存储器空间，每个存储器空间独立编址、独立访问。
5．简述选择数字信号处理器所需要考虑的因素。
答：应考虑运算速度、算法格式和数据宽度、存储器类型、功耗和开发工具。
6．给出数字信号处理器的运算速度指标，并给出其具体含义。
答：常见的运算速度指标有如下几种：（1）指令周期：执行一条指令所需的最短时间，数值等于主频的倒数；指令周期通常以ns（纳秒）为单位。
例如，运行在200MHz的TMS320VC5510的指令周期为5ns。
DSP课后习题答案
K_FIR_BFFR .set 80 K_FIR_INDEX .set 1 K_FRAME_SIZE .set 256 stack_len .set 100 stack .usect "STACK",stack_len FIR_DP .usect "fir_vars",0 d_filin .usect "fir_vars",1 d_filout .usect "fir_vars",1 fir_coff_table .usect "fir_coff",K_FIR_BFFR d_data_buffer .usect "fir_bfr",K_FIR_BFFR ; buffer size for the filter FIR_Dinbuf .usect "fir_dinbuf",K_FRAME_SIZE FIR_Doutbuf .usect "fir_doutbuf",K_FRAME_SIZE .asg AR0, FIR_INDEX_P .asg AR4,FIR_DATA_P .asg AR5,FIR_COFF_P .asg AR6,INBUF_P .asg AR7,OUTBUF_P .copy "FIRInput.inc" .copy "FIRCoef.inc" .text _c_int00: ssbx INTM ; INTM=1，禁止所有可屏蔽中断 ssbx FRCT ;-------------------------------------------------------------------stm #0, CLKMD ; 切换 CPU 内部 PLL 到分频模式 Clk_Status: ldm CLKMD, A and #01b, A bc Clk_Status, ANEQ ;检查是否已经切换到分频模式？ stm #0x07ff,CLKMD ;设置 DSP 时钟 16.384MHZ ;-------------------------------------------------------------------nop stm #0x3FF2,PMST stm stm stm stm #0x7FFF,SWWSR #0xF800,BSCR #0x0000, IMR ; 禁止所有可屏蔽中断 #0xFFFF, IFR ; 清VDM 86H, AR4 运行以上程序后，(80H)、 （84H） 、*AR3 和 AR4 的值分别等于多少？ 解：(80H)=50H，(84H)=50H，*AR3=50H，AR4=50H 2、已知，(80H)=20H、 （81H）=30H。 LD #0，DP LD 80H，16，B ADD 81H，B 运行以上程序，B 等于多少？ 答： （B）=00 0000 0000H 3、阅读以下程序，分别写出运行结果。 .bss x,4 .data table:.word 4,8,16,32 …… STM #x,AR1 RPT #2 MVPD table,*AR1+ 解：数据表 table 中的常量 4 传送到以变量 x 的地址为地址的存储单元中；数据表 table 中 的常量 8 传送到以变量 x+1 的地址为地址的存储单元中；数据表 table 中的常量 16 传送到 以变量 x+2 的地址为地址的存储单元中； .bss x,4 .data table: .word 4,8,16,32 …… STM #x,AR1 RPT #2 MVPD table,*+AR2 解：数据表 table 中的常量 4 传送到以变量 x+1 的地址为地址的存储单元中；数据表 table 中的常量 8 传送到以变量 x+2 的地址为地址的存储单元中；数据表 table 中的常量 16 传送 到以变量 x+3 的地址为地址的存储单元中； 第四章 汇编语言程序的开发工具及 CCS 集成开发环境 1、软件开发环境有哪几种?在非集成开发环境中,软件开发常采用哪些部分? 答：可以在两种开发环境中进行 C54X 的开发：非集成的开发环境和集成的开发环境。在非 集成开发环境中，软件开发常采用：编辑、汇编、链接、调试等部分。 2、链接器对段是如何处理的? 答： 链接器将一个或多个 COFF 目标文件中的各种段作为链接器的输入段， 经过链接后在一 个可执行的 COFF 输出模块中建立各个输出段， 通过情况下是将不同目标文件中的同名段进 行合并，并为各个输出段分配进具体的存储器中。 3、链接器能完成什么工作?链接器命令文件中,MEMORY 命令和 SECTIONS 命令的任务是 什么? 答：链接器将各个目标文件合并起来，并完成如下工作： （1）将各个段配置到目标系统的存储器。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
(3) TMS320C6000系列针对高性能的复杂应用系统进行了优化，其中C64x指令执行速度4800MIPS，C67x，主频350MHz，C6000系列片内可集成最多8个CPU，适用于机器视觉、高性能计算、视频处理和高端成像设备。
(3)仅2812有外部扩展接口
(4)有看门狗定时器
(5)有16通道ADC转换器
(6)有SPI、SCI、eCAN模块，多通道缓冲串口
(7)芯片封装128或176引脚
(8)内核电压1.8/1.9V，I/O电压3.3V
(9)有事件管理器
TMS320F2833x
(1)时钟频率150MHz
(2)增大了Flash和SRAM存储器的容量
第一章
1.什么是可编程DSP芯片？它有什么特点？
答：可编程DSP芯片即通用数字信号处理器，其有完整的指令系统，可通过编程来实现各种数字信号处理功能，易于软件更新与系统升级。
主要特点有：
(1)快速的指令周期，支持在一个指令周期内可完成一次乘法和一次加法运算；
(2)采用改进的哈佛总线结构，可以同时完成获取指令和数据读取操作；
(6)支持空闲、后备和挂起三种低功耗工作模式；
(7)支持JTAG仿真接口。
b)片内存储器
(1)128Kx16位Flash存储器，方便固化用户应用软件及代码升级；
(2)1Kx16位的一次可编程存储器（OTP）；
(3)18Kx16位单周期访问随机存储器（SARAM），分为M0，M1，L0，L1和H0五个RAM块；
特点：
(1)在开发阶段易于进行各种控制策略的试验，便于对控制性能进行评价和改进，易于实现复杂的控制策略；
(2)可承担设定值给定、数字滤波等额外任务；
(3)传感器和其他参数标定更为容易；
(4)可在线监测控制系统的运行工况，实现数据的显示、记录及远距离传输，便于在意外情况下分析故障原因；
(5)系统的改进一般只涉及软件更改，便于更新升级；
(5)A/D转换速率可达12.5MSPS，输入电压范围为0-3V。
g)其他外设模块
(1)锁相环控制的CPU时钟倍频系数；
(2)看门狗定时模块；
(3)3个外部中断源；
(4)外设中断扩展模块；
(5)3个32位的CPU通用定时器；
(6)56个可编程的通用I/O引脚。
h)软硬件开发工具
(1)ANSI C/C++编译器/汇编器/链接器；
答：首先，改变PLLCR寄存器的值能改变DIV的值，进而改变CLKIN的值，即当PLLCR为0000时，CLKIN=OSCCLK/2，当PLLCR为0001~1010时，CLKIN=（OSCCLK×DIV）/2，当PLLCR为1011~1111时，CLKIN状态维持原状。因为CLKIN与SYSCLKOUT同频率，所以改变PLLCR能改变SYSCLKOUT的值。SYSCLKOUT变化将使得定时器产生中断的时间不同，即计时周期发生变化。所以改变PLLCR寄存器中的值会影响定时器的中断周期的大小，且当PLLCR数值增大时，SYSCLKOUT增大，定时器中断周期减小。
5.简述TMS320F281x系列DSP芯片的特点，F2812和F2810的主要区别有哪些？
答：
a)高性能CPU
(1)32位定点CPU，支持16x16位和32x32位的乘和累加操作；
(2)时钟频率高达150MHz；
(3)增强型哈佛总线结构，4MB的程序/数据寻址空间；
(4)快速的中断响应和处理；
(5)低功耗设计；
(2)2812有外部扩展接口，2810无；
(3)2810芯片封装128引脚LQFP，2812芯片封装176引脚LQFP/PBGA。
6. TMS320F281x系列DSP芯片有哪些外部接口？
答：
(1)XINTF，1Mx16位的寻址空间，分为5块区域，便于开发复杂的应用系统；
(2)串行外设接口（SPI）；
(1)时钟频率100MHz
(2)有引导ROM、一次性可编程ROM
(3)无外部扩展接口
(4)有看门狗定时器
(5)有16通道ADC转换器
(6)有SPI、SCI、eCAN模块
(7)芯片封装100引脚
(8)内核电压1.8V，I/O电压3.3V
TMS320F281x
(1)时钟频率150MHz
(2)有引导ROM、一次性可编程ROM
(6)实现的算法基本不受温度、时间等外界环境因素的影响，长时间工作稳定性、一致性；
(7)借助于网络易于实现复杂的控制系统结构。
第二章
1.简述在高速DSP芯片内部配置PPL的优点、
答：PLL电路利用高稳定度的锁相环锁定时钟振荡频率，可提供稳定、高质量的时钟信号。同时，可通过PLL的4位倍频系数设置位来改变时钟频率，以便用户灵活设定需要的处理器速度。借助于PLL模块，允许用户选取较低的外部时钟频率，经过锁相环倍频后为CPU提供较高的时钟频率。这种设计可有效地降低高速时钟信号电平切换时导致的高频噪声，保证时钟信号的波形质量，并简化硬件设计与电路板的布线。
3.简述看门狗模块的工作原理。假定时钟OSCCLK的频率为30MHz，试根据时钟分频系数取值，计算看门狗定时器的计数溢出周期。
答：工作原理：看门狗模块监视系统软件和硬件的运行，它可以按照用户设定的时间间隔产生中断或复位系统，如果软件进入非正常循环或运行到非法的程序空间，使得系统无法正常工作，那么看门狗定时器的计数器上溢，可以产生一个中断或复位信号，使系统进入用户预先设定的状态。
2.若CPU的时钟频率为150MHz，试计算高速外设时钟和低速外设时钟的频率设定范围。
答：高速时钟=SYSCLKOUT/（HSPCLK×2）；低速时钟= SYSCLKOUT/（LSPCLK×2）。所以高速时钟范围是：10.71MHz到150MHz；低速时钟频率范围是：10.71MHz到150MHz。
7.F281x芯片的很多引脚是复用的，结合芯片封装尺寸、引脚利用效率、功能配置等方面，讨论这些复用引脚有哪些优缺点。
答：F281x集成了众多的外设，每个外设或多或少都会有与片外的输入输出联系，即需要配置引脚。在每个应用中，实际使用的外设又会有不同，将不用的外设的引脚用于基本的简单输入输出引脚功能，即GPIO功能，就比较合理。这样，有些引脚就需要复用。F281x的引脚复用规则是：将一种外设的功能与简单的输入输出功能复用在一起。这样提高了引脚的利用效率，进而减小了芯片的封装尺寸，这是优点。缺点就是使用中需要配置引脚。
(3)提供DMA控制器
(4)有看门狗定时器
(5)有16通道ADC转换器
(6)有SPI、SCI、eCAN模块，多通道缓冲串口
(7)芯片封装128或176引脚
(8)内核电压1.9V，I/O电压3.3V
(9)有事件管理器
8.简述DSP控制系统的典型构成和特点。
DSP控制系统包括数字控制器、被控对象、执行机构和反馈元件4个部分。
(2)兼容TMS320F24x/20x处理器的源代码；
(3)通用的集成开发环境；
(4)提供DSP BIOS支持；
(5)具有并口、USB、PCI/ISA等接口的硬件仿真器；
(6)提供初学者开发套件、评估模板以及广泛的第三方支持。
2810/2812主要区别：
(1)片内Flash容量不同，2810为64K，2812为128K；
(3)提供3个独立的片选信号，简化了系统硬件设计。
d)两个事件管理模块
(1)8通道16位PWM输出；
(2)灵活的死区产生和配置单元；
(3)外部可屏蔽的功率/驱动保护中断；
(4)正交脉冲编码电路（QEP）；
(5)三个捕捉单元，可精确捕捉外部引脚电平发生跳变的时刻。
e)串行接口外设
(1)一个高速同步串行外设接口（SPI）；
片内集成：8051单片机片内集成存储器、CPU、I/O端口、定时器/计数器、中断系统。而TMS320F281x片内集成了大容量的Flash存储器与RAM功能强大的事件管理器、12位高速A/D转换器及外部扩展接口、通用数字I/O、McBSP、SCI、SPI、CAN等接口，F2823x还进一步提供了DMA、I2C接口及高分辨率的PEM通道。
(8)片内集成了丰富的外设模块，简化了系统硬件设计。
2.什么是定点DSP芯片和浮点DSP芯片？各有什么特点？
答：定点DSP芯片：数据以定点格式工作的DSP芯片，DSP里面运算的数据的小数点位置是固定的。主频高、速度快、成本低、功耗小，计算复杂度不高。
浮点DSP芯片：数据以浮点格式工作的DSP芯片，DSP里面运算的数据的小数点位置是浮动的。处理速度比定点DSP低，成本和功耗比定点DSP高，其动态范围和处理精度远高于定点DSP芯片，运算复杂度高，精度要求高。
(2)两个串行通信接口（SCIA和SCIB）；
(3)一个兼容CAN2.0B标准的增强型控制局域网接口（eCAN）；
(4)一个多通道缓冲串口（McBSP）。
f)A/D转换模块
(1)12位分辨率的A/D转换器；
(2)2个8通道输入多路开关；
(3)2个采样保持器；
(4)借助排序器，可编程实现多个通道的自动转换；
5.假设CPU的时钟频率为150MHz，试根据周期寄存器和分频寄存器的取值范围，计算CPU定时器可以实现的定时最大周期值。
答：已知计数器共32位，分频寄存器共16位，所以216*232/150MHz=1876499.8s=21.7天，即最大定时周期为21.7天。
6.试分析改变PLLCR寄存器的值时，对定时器的中断周期有什么影响。
计数溢出周期：由WDCLK=OSCCLK/512/2（WDPS-1）得，WDCLK=30/512MHz到30/512/26，所以8位看门狗计数器最大值为256，溢出周期为256/(30/512)到256/(30/512/26)MHz，即4.4ms到279.6ms。