实验一基本逻辑门逻辑功能测试及应用

实验一基本逻辑门逻辑功能测试及应用

一、实验目的

1. 掌握TTL集成逻辑门的逻辑功能及其测试方法。

2. 掌握TTL器件的使用规则。

3. 熟悉数字电路实验仪的结构、基本功能和使用方法。

4. 练习熟练使用DS1052E型数字示波器。

二、实验原理

门电路是构成各种复杂数字电路的基本逻辑单元，掌握各种门电路的逻辑功能和电器特性，对于正确使用数字集成电路是十分必要的。目前应用最广泛的集成电路是TTL和CMOS。

TTL集成逻辑门电路根据其型号的不同，有不同的内部结构和引脚，在本实验中我们只选取了常用的与非门、与或非门来进行测试。与非门是门电路中应用较多的一种，与非门的逻辑功能为，当输入端中有一个或一个以上是低电平时，输出为高电平；只有当输入全部为高电平时，输出才为低电平。而与或非门的逻辑功能为，当同一个与门端组的输入端全部为高电平时，输出为低电平；当同一个与门端组中有一个或一个以上的输入端为低电平时，输出即为高电平。实验前请认真阅读TTL集成电路使用规则。

数字系统中有时需要把两个或两个以上集成逻辑门的输出端直接并接在一起完成一定的逻辑功能。对于普通的TTL门电路，由于输出级采用了推拉式输出电路，无论输出是高电平还是低点平，输出阻抗都很低。因此，通常不允许将它们的输出端并接在一起使用。

集电极开路门和三态输出门是两种特殊的TTL门电路，它们允许把输出端直接并接在一起使用。

三、实验仪器及器件

1. DS1052E型示波器

2. EL-ELL-Ⅳ型数字电路实验系统

3. DT9205数字万用表

4.器件：集成电路芯片74LS00 74LS10 74LS51

四、实验内容及步骤

1.与非门逻辑功能测试

（1）选用三输入端与非门74LS10，按图1-1连接实验电路，即将与非门的三个输入端A、B、C分别接至逻辑电平开关的电平输出插口，与非门的输出端Y接至显示逻辑电平的发光二极管的电平输入插口，同时

将数字万用表调至直流电压档连接到门电路的输出端，测量输出电压值。

（2）参照74LS10的引脚图，在芯片相应的引脚上加入V CC和V SS（GND），检查无误后接通电源，进行实验。

（3）当与非门的输入端A、B、C为表1-1所列状态时，分别测出输出端电压及逻辑状态，将结果记入表1-1中。

2.与或非门逻辑功能测试

（1）选用与或非门芯片74LS51，将其中的第二组与或非门的四个输入端A、B、C、D 分别接四个逻辑电平开关的电平输出插口，输出端Y接至显示逻辑电平的发光二极管的电平输入插口，同时接入数字万用表调至直流电压档，测量电压值。

表1-1与非门逻辑功能测试

图1-1 与非门逻辑功能测试电路

（2）参照74LS51的引脚图，按图1-2连接实验电路，接通V CC和V SS（GND），检查无误后接通电源。

（3）当输入端A、B、C、D为表1-2所列状态时，分别测出输出端的电压并转换成逻辑状态，将结果填入表1-2中。

表1-2与或非门逻辑功能测试

V CC

图1-2 与或非门逻辑功能测试电路

3.组合逻辑电路的逻辑关系测试

（1）选取二输入端与非门74LS00芯片，分别按图1-3和图1-4连接实验电路（参看74LS00的引脚图），检查无误后接通电源。

（2）分别将电路的输入端A 、

B 接逻辑电平开关的电平输出插口，输出端Z 1及Z 2接发光二极管的电平输入插口。

（3）当输入端A 、B 为表1-3及1-4所列状态时，分别观察并记录输出端Z 1及Z 2的逻辑状态，结果记录于表1-3中。

Z 1

Z 2

图1-3 组合逻辑电路（Ⅰ） 图1-4 组合逻辑电路（Ⅱ）

表1-3 组合逻辑电路功能测试

4.观察脉冲信号对与非门的控制作用

选取二输入端与非门74LS00，将输入端A 接入1kH Z ~10kH Z 的连续方波脉冲信号，另一输入端B 接逻辑电平开关的电平输出插口，电路如图1-5所示。用示波器观察并描绘输入端在B=0和B=1两种情况下， A 和Z 的波形，将观察到的结果记录于图1-6中（注意高、低电平的变化和相位关系的对应）。

Z

V V V Z B=0

B=1

图1-5 与非门对脉冲的控制作用测量电路 图1-6 与非门输入输出波形图

五、预习报告要求

1. 认真阅读数字电子技术教材中有关门电路的内容，掌握与非门、与或非门、异或门的逻辑功能及几种测试电路的测量原理和方法。

2. 查阅有关集成电路器件手册，熟悉74LS00、74LS10、74LS51的外形和引脚排列。

3. 了解TTL 和CMOS 集成电路的使用规则。

4. 熟悉EL-ELL-Ⅳ型数字电路实验系统和DS1052E 型示波器的技术指标和使用方法。

六、实验报告要求

1. 记录测得的实验数据和波形图。

2. 总结TTL 门电路和CMOS 门电路多余输入端的处理方法。

3. 回答思考题：

（1） TTL 与非门输入端为什么状态时输出高电平或低电平？其电平值分别是多少？与非门中不用的输入端应如何处理？

（2）TTL 与或非门输入端为什么状态时输出高电平或低电平？与或非门中不用的与门端应如何处理？而不用的与门端组又应如何处理？

（3）欲使一个异或门实现非逻辑，电路将如何连接（画图说明）？为什么说异或门是可控反相器？

（4）分析图1-3和图1-4所示的两个电路，逻辑功能是否相同？试用逻辑代数的公式进行验证，同时从电路结构来比较，哪个电路更合理？

（5）根据图1-5回答，如果与非门的一个输入端接连续时钟脉冲，那么： ①其余输入端是什么状态时，脉冲可以通过？此时输出波形与输入波形有何区别？