数字逻辑第四章课后答案..
《数字逻辑》鲍家元、毛文林高等教育出版社课后答案【khdaw_lxywyl】
kh da w. co m
答 案 网
课后答案网
2.21 直接根据逻辑表达式，填写卡诺图并化简下列各式为最简 “与或”表达式。 ⑴ F = B+AC ⑵F=D
2.26 如果输入只有原变量而无反变量。用禁止法将下列函数转换 成可用最少的与非门实现，并画出逻辑图。 ⑴ F = AC BC AB BC (逻辑图略) ⑵ F = AABC•BABC ⑶ F = C AB B AB (逻辑图略) ⑷ F = XY Z (逻辑图略) 2.29 确定习图2-1中的输入变量，并使输出功能为： F (A,B,C,D) = ∑m(6,7,12,13 ) 解： F (A,B,C,D) = (AB) ⊕(BC)
(5) F = (B+C+D) (B+C+D) (A+C+D)
ww
⑹ F = D+BC+ABC = (B+C+D) (B+C+D) (A+C+D)
w.
⑸ F = AC+BD = (A+C) (B+C)
课
= (A+D) (B+C) (B+D)
后
(6) F = (B+D) (B+C) (A+C+D) (A+C+D) ⑶ F = ABC+ABD+ACD (7) F = CE = (A+C) (C+D) (B+D) (A+B+C) (8) F = (A+D) (B+D) (A+B+C) (B+C+E) (A+C+E) ⑷ F = AB+CD = (C+D) (B+C) (A+C) 或
数字逻辑与数字系统智慧树知到课后章节答案2023年下天津大学
数字逻辑与数字系统智慧树知到课后章节答案2023年下天津大学天津大学第一章测试1.十进制数(119)10转换为八进制数是答案:1672.十六进制数（1C4）16转换成十进制数是答案:4523.n个变量可以构成（）个最大项或最小项答案:4.负二进制数的补码等于答案:反码加15.已知输入A、B和输出Y的波形如图所示，能实现此波形的门电路是（）答案:同或门6.补码由原码按位取反加1答案:错7.增加位宽的方法有零扩展和符号扩展两种答案:对8.相同功能的逻辑门中扇入数越多，逻辑门越复杂答案:对9.两输入的逻辑门包括答案:或门;异或门;与门10.关于二进制的相关说法正确的是答案:零扩展的负数会变化;用补码实现原码的减法;原码不能计算负数加法第二章测试1.下列逻辑等式中不成立的是答案:2.布尔代数的与或非，运算优先级是 ( )答案:非>与>或3.关于无关项X，说法错误的是（）答案:所有无关项X一定出现在最简表达式的圈中4.布尔代数就是二值数学运算（）答案:错5.组合逻辑电路是无记忆的 ( )答案:对6.卡诺图的编码采用格雷码 ( )答案:对7.译码器具有N个输入和2N个输出，且输出具有独热性( )答案:对8.关于组合逻辑电路说法正确的是（）答案:组合逻辑电路的输出仅仅取决于当前输入;大的组合逻辑电路可以由小的组合逻辑电路构成;组合逻辑电路是无记忆的;组合逻辑电路不包含回路9.下列表达式成立的是（）答案:AB = BA;B(B+C) = B;A+B=B+A10.卡诺图的画圈原则中，说法正确的是( )答案:质主蕴含项一定出现在最简解中;最简表达式一定含有最少的圆圈数目;质主蕴含项一定是能圈的最大圈;最简表达式中有时都是非质主蕴含项第三章测试1.64位行波进位加法器的延迟为（）。
假设全加器的延迟是450ps。
答案:28.8ns2.在SystemVerilog模块中定义一个端口必须指明哪些要素（）。
答案:方向;名字3.logic类型的变量会被综合为（）电路。
在线网课《数字逻辑(山东联盟-烟台大学)》课后章节测试答案全文
可编辑修改精选全文完整版绪论单元测试1【多选题】(5分)计算机的五大组成部分是（）、（）、（）、输入设备和输出设备。
A.控制器B.运算器C.硬盘D.存储器2【判断题】(5分)数字逻辑课程是计算机专业的一门学习硬件电路的专业基础课。
A.错B.对3【判断题】(5分)计算机的运算器是能够完成算术和逻辑运算的部件，逻辑运算比如与运算。
A.错B.对第一章测试1【单选题】(10分)与二进制数1101011.011对应的十六进制数为（）A.53.3B.73.3C.6B.3D.6B.62【单选题】(10分)与二进制数101.011等值的十进制数是（）A.5.175B.5.375C.3.625D.5.6753【单选题】(10分)（17）10对应的二进制数是（）A.10011B.101111C.10110D.100014【判断题】(10分)数字电路中用“1”和“0”分别表示两种状态,二者通常无大小之分A.错B.对5【判断题】(10分)格雷码具有任何相邻码只有一位码元不同的特性A.对B.错6【多选题】(20分)以下代码中为无权码的为()A.余三码B.C.5421BCD码D.8421BCD码7【单选题】(10分)十进制数25用8421BCD码表示为（）A.00100101B.11010C.11001D.101018【单选题】(10分)BCD码1001对应的余3BCD码是（）A.B.1100C.1000D.10109【单选题】(10分)8421BCD码001001010100转换成十进制数为（）A.252B.1250C.1124D.254第二章测试1【单选题】(5分)在何种输入情况下，“或非”运算的结果是逻辑0A.任一输入为0，其他输入为1B.全部输入是0C.全部输入是1D.任一输入为12【单选题】(5分)一个两输入端的门电路，当输入为1和0时，输出不是1的门是（）A.或门B.异或门C.与非门D.或非门3【多选题】(10分)求一个逻辑函数F的对偶式，可将F中的（）。
大学_数字逻辑第四版(欧阳星明著)课后习题答案下载
数字逻辑第四版（欧阳星明著）课后习题答案下载数字逻辑第四版（欧阳星明著）课后答案下载第1章基础概念11.1概述11.2基础知识21.2.1脉冲信号21.2.2半导体的导电特性41.2.3二极管开关特性81.2.4三极管开关特性101.2.5三极管3种连接方法131.3逻辑门电路141.3.1DTL门电路151.3.2TTL门电路161.3.3CML门电路181.4逻辑代数与基本逻辑运算201.4.1析取联结词与正“或”门电路201.4.2合取联结词与正“与”门电路211.4.3否定联结词与“非”门电路221.4.4复合逻辑门电路221.4.5双条件联结词与“同或”电路241.4.6不可兼或联结词与“异或”电路241.5触发器基本概念与分类251.5.1触发器与时钟271.5.2基本RS触发器271.5.3可控RS触发器291.5.4主从式JK触发器311.5.5D型触发器341.5.6T型触发器37习题38第2章数字编码与逻辑代数392.1数字系统中的编码表示392.1.1原码、补码、反码412.1.2原码、反码、补码的运算举例472.1.3基于计算性质的几种常用二-十进制编码48 2.1.4基于传输性质的几种可靠性编码512.2逻辑代数基础与逻辑函数化简572.2.1逻辑代数的基本定理和规则572.2.2逻辑函数及逻辑函数的表示方式592.2.3逻辑函数的标准形式622.2.4利用基本定理简化逻辑函数662.2.5利用卡诺图简化逻辑函数68习题74第3章数字系统基本概念763.1数字系统模型概述763.1.1组合逻辑模型773.1.2时序逻辑模型773.2组合逻辑模型结构的数字系统分析与设计81 3.2.1组合逻辑功能部件分析813.2.2组合逻辑功能部件设计853.3时序逻辑模型下的数字系统分析与设计923.3.1同步与异步933.3.2同步数字系统功能部件分析943.3.3同步数字系统功能部件设计993.3.4异步数字系统分析与设计1143.4基于中规模集成电路(MSI)的数字系统设计1263.4.1中规模集成电路设计方法1263.4.2中规模集成电路设计举例127习题138第4章可编程逻辑器件1424.1可编程逻辑器件(PLD)演变1424.1.1可编程逻辑器件(PLD)1444.1.2可编程只读存储器(PROM)1464.1.3现场可编程逻辑阵列(FPLA)1484.1.4可编程阵列逻辑(PAL)1494.1.5通用阵列逻辑(GAL)1524.2可编程器件设计1604.2.1可编程器件开发工具演变1604.2.2可编程器件设计过程与举例1604.3两种常用的HDPLD可编程逻辑器件164 4.3.1按集成度分类的可编程逻辑器件164 4.3.2CPLD可编程器件1654.3.3FPGA可编程器件169习题173第5章VHDL基础1755.1VHDL简介1755.2VHDL程序结构1765.2.1实体1765.2.2结构体1805.2.3程序包1835.2.4库1845.2.5配置1865.2.6VHDL子程序1875.3VHDL中结构体的描述方式190 5.3.1结构体的行为描述方式190 5.3.2结构体的数据流描述方式192 5.3.3结构体的结构描述方式192 5.4VHDL要素1955.4.1VHDL文字规则1955.4.2VHDL中的数据对象1965.4.3VHDL中的数据类型1975.4.4VHDL的运算操作符2015.4.5VHDL的预定义属性2035.5VHDL的顺序描述语句2055.5.1wait等待语句2055.5.2赋值语句2065.5.3转向控制语句2075.5.4空语句2125.6VHDL的并行描述语句2125.6.1并行信号赋值语句2125.6.2块语句2175.6.3进程语句2175.6.4生成语句2195.6.5元件例化语句2215.6.6时间延迟语句222习题223第6章数字系统功能模块设计2556.1数字系统功能模块2256.1.1功能模块概念2256.1.2功能模块外特性及设计过程2266.2基于组合逻辑模型下的VHDL设计226 6.2.1基本逻辑门电路设计2266.2.2比较器设计2296.2.3代码转换器设计2316.2.4多路选择器与多路分配器设计2326.2.5运算类功能部件设计2336.2.6译码器设计2376.2.7总线隔离器设计2386.3基于时序逻辑模型下的VHDL设计2406.3.1寄存器设计2406.3.2计数器设计2426.3.3并/串转换器设计2456.3.4串/并转换器设计2466.3.5七段数字显示器(LED)原理分析与设计247 6.4复杂数字系统设计举例2506.4.1高速传输通道设计2506.4.2多处理机共享数据保护锁设计257习题265第7章系统集成2667.1系统集成基础知识2667.1.1系统集成概念2667.1.2系统层次结构模式2687.1.3系统集成步骤2697.2系统集成规范2717.2.1基于总线方式的互连结构2717.2.2路由协议2767.2.3系统安全规范与防御2817.2.4时间同步2837.3数字系统的非功能设计2867.3.1数字系统中信号传输竞争与险象2867.3.2故障注入2887.3.3数字系统测试2907.3.4低能耗系统与多时钟技术292习题295数字逻辑第四版（欧阳星明著）：内容提要点击此处下载数字逻辑第四版（欧阳星明著）课后答案数字逻辑第四版（欧阳星明著）：目录本书从理论基础和实践出发，对数字系统的基础结构和现代设计方法与设计手段进行了深入浅出的论述，并选取作者在实际工程应用中的一些相关实例，来举例解释数字系统的设计方案。
第四章1 《数字逻辑》(第二版)习题答案
第四章1．分析图1所示的组合逻辑电路，说明电路功能，并画出其简化逻辑电路图。
图1 组合逻辑电路解答○1根据给定逻辑电路图写出输出函数表达式CA B CBA B CAA B CF⋅+⋅+⋅=○2用代数法简化输出函数表达式CBA ABC CBA ABC C)B(A ABCCABCBABCAABCF+ =+ ++ =+ +=⋅+⋅+⋅=○3由简化后的输出函数表达式可知，当ABC取值相同时，即为000或111时，输出函数F的值为1，否则F的值为0。
故该电路为“一致性电路”。
○4实现该电路功能的简化电路如图2所示。
图24．设计一个组合电路，该电路输入端接收两个2位二进制数A=A2A1,B=B2B1。
当A＞B时，输出Z=1，否则Z=0。
解答○1根据比较两数大小的法则，可写出输出函数表达式为○2根据所得输出函数表达式，可画出逻辑电路图如图6所示。
图66．假定X=AB代表一个2位二进制数，试设计满足如下要求 (2) Y=X3(Y也用二进制数表示。
)○1假定AB表示一个两位二进制数，设计一个两位二进制数立方器。
由题意可知，电路输入、输出均为二进制数，输出二进制数的值是输入二进制数AB的立方。
由于两位二进制数能表示的最大十进制数为3，3的立方等于27，表示十进制数27需要5位二进制数，所以该电路应有5个输出。
假定用TWXYZ表示输出的5位二进制数，根据电路输入、输出取值关系可列出真值表如表4所示。
由真值表可写出电路的输出函数表达式为T=AB,====BWAB,ZA,Y0,X根据所得输出函数表达式，可画出用与非门实现给定功能的逻辑电路图如图9所示。
图98．设计一个“四舍五入”电路。
该电路输入为1位十进制数的8421码，当其值大于或等于5时，输出F 的值为1，否则F 的值为0。
解答○1 根据题意，可列出真值表如表5所示。
表5○2 由真值表可写出输出函数表达式为 F(A,B,C,D)=∑m(5~9)+∑d(10~15)经化简变换后，可得到最简与非表达式为○3逻辑电路图如图11所示。
数字设计原理与实践 第四版 (john F.Wakerly ) 课后答案
3.65 在图 3-32（b)中，有多少电流与功率被浪费了。 解：浪费的电流为流过 4kΩ电阻的电流：
I=(5-0.24)/4=1.19 mA 浪费的功率为上述电流经过两个电阻产生的功率： P = RI2 = 4.2 x (1.19)2 = 5.95 mW
解：由图中可以看到，输出 3.5V 对应的输入为 2.4V,输出 1.5V 对应 的输入为 2.5V； 所以，高态噪声容限为：3.5-2.5=1 V ;低态噪声 容限为：2.4-1.5=0.9 V。
3.26 利用表 3-3 计算 74HC00 的 p 通道和 n 通道的导通电阻。 解：采用极端值计算（对商用芯片，最低电源电压设为 4.75V） 表中所列输出电压与电流关系如图所示：
=157255.5756748 2.5 将下面的数转换成十进制数。
(a) 11010112=107 (b) 1740038=63491 (c) 101101112=183
(d) 67.248=55.3125 (e)10100.11012=20.8125 (f)F3A516=
62373
(g) 120103=138
(h) AB3D16=43837
(i) 71568=3694
(j) 15C.3816=348.21875
2.6 完成下面的数制转换。
(a) 125= 1 111 1012 (b) 3489= 66418 (c) 209= 11 010 0012
(d) 9714= 227628
(e) 132= 10 000 1002 (f) 23851= 5D2B16
(g) 727= 104025
(h) 57190=DF6616 (i) 1435=26338
数字逻辑电路与系统设计习题答案
第1章习题及解答1.1 将下列二进制数转换为等值的十进制数。
（1）（11011）2 （2）（10010111）2（3）（1101101）2 （4）（11111111）2（5）（0.1001）2（6）（0.0111）2（7）（11.001）2（8）（101011.11001）2题1.1 解：（1）（11011）2 =（27）10 （2）（10010111）2 =（151）10（3）（1101101）2 =（109）10 （4）（11111111）2 =（255）10（5）（0.1001）2 =（0.5625）10（6）（0.0111）2 =（0.4375）10（7）（11.001）2=（3.125）10（8）（101011.11001）2 =（43.78125）10 1.3 将下列二进制数转换为等值的十六进制数和八进制数。
（1）（1010111）2 （2）（110111011）2（3）（10110.011010）2 （4）（101100.110011）2题1.3 解：（1）（1010111）2 =（57）16 =（127）8（2）（110011010）2 =（19A）16 =（632）8（3）（10110.111010）2 =（16.E8）16 =（26.72）8（4）（101100.01100001）2 =（2C.61）16 =（54.302）81.5 将下列十进制数表示为8421BCD码。
（1）（43）10 （2）（95.12）10（3）（67.58）10 （4）（932.1）10题1.5 解：（1）（43）10 =（01000011）8421BCD（2）（95.12）10 =（10010101.00010010）8421BCD（3）（67.58）10 =（01100111.01011000）8421BCD（4）（932.1）10 =（100100110010.0001）8421BCD1.7 将下列有符号的十进制数表示成补码形式的有符号二进制数。
数字逻辑课后答案 第四章
第四章 习题答案1.设计4个寄存器堆。
解：2. 设计具有4个寄存器的队列。
解：3．设计具有4个寄存器的堆栈解：可用具有左移、右移的移位寄存器构成堆栈。
寄存器组输入数据输出数据4．SRAM 、DRAM 的区别解：DRAM 表示动态随机存取存储器，其基本存储单元是一个晶体管和一个电容器，是一种以电荷形式进行存储的半导体存储器，充满电荷的电容器代表逻辑“1”，“空”的电容器代表逻辑“0”。
数据存储在电容器中，电容存储的电荷一般是会慢慢泄漏的，因此内存需要不时地刷新。
电容需要电流进行充电，而电流充电的过程也是需要一定时间的，一般是0.2-0.18微秒（由于内存工作环境所限制，不可能无限制的提高电流的强度），在这个充电的过程中内存是不能被访问的。
DRAM 拥有更高的密度，常常用于PC 中的主存储器。
SRAM 是静态的，存储单元由4个晶体管和两个电阻器构成，只要供电它就会保持一个值，没有刷新周期，因此SRAM 比DRAM 要快。
SRAM 常常用于高速缓冲存储器，因为它有更高的速率；5. 为什么DRAM 采用行选通和列选通解：DRAM 存储器读/写周期时，在行选通信号RAS 有效下输入行地址，在列选通信号CAS 有效下输入列地址。
如果是读周期，此位组内容被读出；如果是写周期，将总线上数据写入此位组。
由于DRAM 需要不断刷新，最常用的是“只有行地址有效”的方法，按照这种方法，刷新时，是在RAS 有效下输入刷新地址，存储体的列地址无效，一次选中存储体中的一行进行刷新。
每当一个行地址信号RAS 有效选中某一行时，该行的所有存储体单元进行刷新。
6. 用ROM 实现二进制码到余3码转换 解： 真值表如下：8421码 余三码B B BG G G栈顶SR 1SR 2SR 3输入数据输出数据压入弹出3232BG0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 110 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 0最小项表达式为： G=G=G=G=阵列图为：7. 用ROM 实现8位二进制码到8421码转换10103∑)9,8,7,6,5(2∑)9,4,3,2,1(1∑)8,7,4,3,0(0∑)8,6,4,2,0(G 3G 2G 1G 0B 3B 2B 1B B 0解：输入为8位二进制数，输出为3位BCD码，12位二进制数，所以，所需8ROM的容量为：2*12=30728.ROM、EPROM和EEPROM的区别解：ROM 指的是“只读存储器”，即Read-Only Memory。
数字逻辑设计习题参考答案(第4章)
第4章 组合逻辑电路4—1 分析下图所示电路的逻辑功能，写出输出的逻辑表达式，列出真值表，说明其逻辑功能。
C B)⊙(⊕=A Y经过真值表分析其逻辑功能为当A 、B 、C 三个输入信号中有且只有两个为1时输出为1，其他为0。
4—2 逻辑电路如下图所示： 1、写出S 、C 、P 、L 的函数表达式；2、当取S 和C 作为电路的输出时，此电路的逻辑功能是什么？X Z Y S ⊕⊕= YZ X Z Y C +⋅⊕=)(Z Y P ⊕= Z Y L ⋅=当取S 和C 作为电路的输出时，此电路的逻辑功能是1位全加器，其中X 为低位的进位，S 为当前位的和，C 为进位。
（由真值表可C 与YZ X Z Y +⋅+)(完全一致。
）ZB CBA ⋅CB)⊙(⋅A Z)(Z Y X ⊕⋅ZY X ⊕⋅)(Z Y X ⊕⋅ZY ⋅12344—3 下图是由三个全加器构成的电路，试写出其输出1F ，2F ，3F ，4F 的表达式。
Z Y X F ⊕⊕=1 Z Y X F ⋅⊕=)(2Z XY Z XY F +⋅=3 XYZ F =44—4 下图是由3线/8线译码器74LS138和与非门构成的电路，试写出1P 和2P 的表达式，列出真值表，说明其逻辑功能。
ABC C B A m m m m Y Y P +⋅⋅=+=⋅=⋅=70707016543216543212m m m m m m Y Y Y Y Y Y P +++++=⋅⋅+⋅⋅=C B C A B A ++=P1的逻辑功能为当三个输入信号完全一致时输出为1。
P2的逻辑功能为当上输入信号不完全一致时输出为1。
4—5使用74LS138 译码器及少量门电路对三台设备状态进行监控，由不同指示灯进行指示。
当设备正常工作时，指示灯绿灯亮；当有一台设备出故障时，指示灯红灯亮；当有两台设备出故障时，指示灯黄灯亮；当有三台设备出故障时，指示灯红灯和黄灯都亮。
1234解：设输入变量A 、B 、C 分别对应三台设备的状态，0表示故障，1表示正常；输出变量X 、Y 、Z 表示绿、黄、红三个灯的亮灭，0表示灭，1表示亮，根据题意可得真值表如下：设ABC 分别连入74LS138的A 2A 1A 0 由真值表得 42104210Y Y Y Y m m m m Y ⋅⋅⋅=+++=6530Y Y Y Y Z ⋅⋅⋅=4—6 下图3.6是由八选一数据选择器构成的电路，试写出当1G 0G 为各种不同的取值时的输出Y 的表达式。
数字设计-原理与实践(第四版)课后习题答案
第1 章习题参考答案:1-6 一个电路含有一个2 输入与门（AND2），其每个输入/输出端上都连接了一个反相器；画出该电路的逻辑图，写出其真值表；能否将该电路简化解：电路图和真值表如下：由真值表可以看出，该电路与一个2 输入或门（OR2）相同。
第2 章习题参考答案:将下面的八进制数转换成二进制数和十六进制数。
(a) 12348=1 010 011 1002=29C16(b) 1746378=1 111 100 110 011 1112=F99F16(c) 3655178=11 110 101 101 001 1112=1EB4F16(d) =10 101 011 101 011 010 0012=ABAD116(e) =111 100 011 0012=(f) =100 101 011 001 100 111 12=将下面的十六进制数转换为二进制数和八进制数。
(a) 102316=1 0000 0010 00112=100438(b) 7E6A16=111 1110 0110 10102=771528(c) ABCD16=1010 1011 1100 11012=1257158(d) C35016=1100 0011 0101 00002=1415208(e)=1001 1110 10102=(f)=1101 1110 1010 1110 1110 11112=将下面的数转换成十进制数。
(a) =107 (b) 1740038=63491 (c) 2=183(d) = (e)= (f)F3A516=62373(g) 120103=138 (h) AB3D16=43837 (i) 71568=3694(j) =完成下面的数制转换。
(a) 125= 1 111 1012 (b) 3489= 66418 (c) 209= 11 010 0012(d) 9714= 227628 (e) 132= 10 000 1002 (f) 23851= 5D2B16(g) 727= 104025 (h) 57190=DF6616 (i) 1435=26338(j) 65113=FE5916将下面的二进制数相加，指出所有的进位：(a) S：1001101 C：100100(b) S: 1010001 C: 1011100(c) S: 0 C: 0(d) S: C:利用减法而不是加法重复训练题，指出所有的借位而不是进位：(a) D：011 001 B：110000 (b) D：111 101 B：1110000(c) D： B：00111000 (d) D：1101101 B：写出下面每个十进制数的8 位符号－数值，二进制补码，二进制反码表示。
数字逻辑第四章答案
1 第4章 作业答案1、某工厂有三个车间，每个车间各需1kW 电力。
这三个车间有两台发电机组供电，一台是1kW ，另一台是2kW 。
三个车间经常不同时工作，有时共有1个车间工作，有时两个或三个车间同时工作。
为了节省能源又能保证电力供应，请设计一个逻辑电路，能自动完成供电分配任务。
（所需要的门电路输入引脚个数和类型无限制要求，但是尽量用与非门和异或门实现）。
解：设A 、B 、C 分别为三个车间工作时的电力需求情况，1为工作，需要用电，0为不工作不需要电力供应；输出为两个F 1、F 2，F 1=1表示需要1Kw 的发电机供电，F 2=1表示需要2Kw 的发电机供电，根据题意列阵真值根据真值表得F 1和F 2的逻辑函数为：电路图为：2、分析下面逻辑电路图的功能。
解：根据电路图写出布尔表达式为：BC A BC A F +=∙=根据真值表可知，当A 为1或B 、C 同时为1时，输出F=1；此电路可看作一个表决电路，A 为主裁判，B 、C 为副裁判，规则为：当主裁判通过或两个副裁判同时通过时，最终表决结果F 为通过。
3、使用74138和与非门（输入引脚数目无限制）实现函数BC A F +=解：将函数扩展成为最小项表达式：也可以如下操作：4、使用74151和逻辑门实现下列逻辑函数。
（1）∑=)7,3,1,0(),,(m C B A F解：7766554433221100D m D m D m D m D m D m D m D m Y +++++++=令输入D 0、D 1、D 3、D 7为1，D 2、D 4、D 5、D 6为0，可得：（2）∑=)14,11,9,5,4,3,1(),,,(m D C B A F （可参考课本P89 例解：ABC D A B B D F ++++++=设ABC 为输入地址，则有：D 2输入1，D 3、D 6输入0，D 0、D 1、D 4、D 5输入变量D ，D 7输入D。
数字逻辑与数字系统第四版课后答案
第一章开关理论基础1.将下列十进制数化为二进制数和八进制数十进制二进制八进制49 110001 6153 110101 65127 1111111 177635 1001111011 11737.493 111.1111 7.7479.43 10011001.0110111 231.3342.将下列二进制数转换成十进制数和八进制数二进制十进制八进制1010 10 12111101 61 751011100 92 1340.10011 0.59375 0.46101111 47 5701101 13 153.将下列十进制数转换成8421BCD码1997=0001 1001 1001 011165.312=0110 0101.0011 0001 00103.1416=0011.0001 0100 0001 01100.9475=0.1001 0100 0111 01014.列出真值表，写出X的真值表达式A B C X0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1 X=A BC+A B C+AB C+ABC 5.求下列函数的值当A,B,C为0,1,0时：A B+BC=1(A+B+C)(A+B+C)=1(A B+A C)B=1当A,B,C为1,1,0时：A B+BC=0(A+B+C)(A+B+C)=1(A B+A C)B=1当A,B,C为1,0,1时：A B+BC=0(A+B+C)(A+B+C)=1(A B+A C)B=06.用真值表证明下列恒等式(1) (A⊕B)⊕C=A⊕(B⊕C)A B C (A⊕B)⊕C A⊕(B⊕C)0 0 0 0 00 0 1 1 10 1 0 1 10 1 1 0 01 0 0 1 11 0 1 0 01 1 0 0 01 1 1 1 1所以由真值表得证。
（2）A⊕B⊕C=A⊕B⊕CA B C A⊕B⊕C A⊕B⊕C0 0 0 1 10 0 1 0 00 1 0 0 00 1 1 1 11 0 0 0 01 0 1 1 11 1 0 1 11 1 1 0 07.证明下列等式（1）A+A B=A+B证明：左边= A+A B=A(B+B)+A B=AB+A B+A B=AB+A B+AB+A B=A+B=右边(2)ABC+A B C+AB C=AB+AC证明：左边= ABC+A B C+AB C= ABC+A B C+AB C+ABC=AC(B+B )+AB(C+C ) =AB+AC =右边（3） E D C CD A C B A A )(++++=A+CD+E 证明：左边=E D C CD A C B A A )(++++ =A+CD+A B C +CD E =A+CD+CD E =A+CD+E =右边（4） C B A C B A B A ++=C B C A B A ++ 证明：左边=C B A C B A B A ++=C B A C AB C B A B A +++)( =C B C A B A ++=右边8.用布尔代数化简下列各逻辑函数表达式9.将下列函数展开为最小项表达式 (1) F(A,B,C) =Σ(1,4,5,6,7)(2) F(A,B,C,D) = Σ(4,5,6,7,9,12,14) 10.用卡诺图化简下列各式（1）C AB C B BC A AC F +++=化简得F=C(2)C B A D A B A D C AB CD B A F++++=F=D A B A +（3） F(A,B,C,D)=∑m (0,1,2,5,6,7,8,9,13,14)化简得F=D BC D C A BC A C B D C ++++ (4) F(A,B,C,D)=∑m (0,13,14,15)+∑ϕ(1,2,3,9,10,11)化简得F=AC AD B A ++11.利用与非门实现下列函数，并画出逻辑图。
数字逻辑第四章课后答案讲解
习题4解答4-1试用与非门设计实现函数F(A,B,C,D)=Σm(0,2,5,8,11,13,15)的组合逻辑电路。
解：首先用卡诺图对函数进行化简，然后变换成与非-与非表达式。
化简后的函数4-2试用逻辑门设计三变量的奇数判别电路。
若输入变量中1的个数为奇数时，输出为1，否则输出为0。
解：本题的函数不能化简，但可以变换成异或表达式，使电路实现最简。
真值表：逻辑函数表达式：CBACBACBACBAY⋅⋅+⋅⋅+⋅⋅+⋅⋅=CBA⊕⊕=)(BACDDCBDBADCBACDDCBDBADCBF⋅⋅⋅⋅⋅⋅⋅=++⋅⋅+⋅⋅=++⋅⋅+⋅⋅=逻辑图BACDF4-3用与非门设计四变量多数表决电路。
当输入变量A 、B 、C 、D 有三个或三个以上为1时输出为1，输入为其他状态时输出为0。
解：真值表： 先用卡诺图化简，然后变换成与非-与非表达式：逻辑函数表达式：4-4用门电路设计一个代码转换电路，输入为4位二进制代码，输出为4位循环码。
解：首先根据所给问题列出真值表，然后用卡诺图化简逻辑函数，按照化简后的逻辑函数画逻辑图。
ACDBCD ABC ABD ACD BCD ABC ABD ACD BCD ABC ABD Y ⋅⋅⋅=+++=+++=A逻辑图真值表： 卡诺图化简：化简后的逻辑函数：Y 1的卡诺图Y 2的卡诺图 Y 3的卡诺图 Y 4的卡诺图AY =1BA B A B A Y ⊕=+=2CB C B C B Y ⊕=+=3DC D C D C Y ⊕=+=4Y 逻辑图4-5图4.48所示是一个由两台水泵向水池供水的系统。
水池中安置了A 、B 、C 三个水位传感器。
当水池水位低于C 点时，两台水泵同时供水。
当水池水位低于B 点且高于C 点时，由水泵M1单独供水。
当水池水位低于A 点且高于B 点时，由水泵M2单独供水。
当水池水位高于A 点时，两台水泵都停止供水。
试设计一个水泵控制电路。
要求电路尽可能简单。
图4.48 习题4-5的示意图解：设水位低于传感器时，水位传感器的输出为1，水位高于传感器时，水位传感器的输出为0。
数字逻辑(科学出版社 第五版)课后习题答案
（1）
化简得F=
(2)
化简得F=
（3）F(A,B,C,D)=∑m(0,1,2,5,6,7,8,9,13,14)
化简得F=
(4) F(A,B,C,D)=∑m(0,13,14,15)+∑ (1,2,3,9,10,11)
化简得F=
11.利用与非门实现下列函数，并画出逻辑图。
（1）F= =
12.用适当门电路，设计16位串行加法器，要求进位琏速度最快，计算一次加法时间。
解：全加器真值表如下
Ai
Bi
Ci-1
Si
Ci+1
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
可以写出以下表达式
要使进位琏速度最快，应使用“与或非”门。具体连接图如下。
若“与或非”门延迟时间为t1，“非门”延迟时间为t2，则完成一次16位加法运算所需时间为：
G的卡诺图
化简得：
第三章时序逻辑
1.写出触发器的次态方程，并根据已给波形画出输出Q的波形。
解：
2.说明由RS触发器组成的防抖动电路的工作原理，画出对应输入输出波形
解：
3.已知JK信号如图，请画出负边沿JK触发器的输出波形（设触发器的初态为0）
4.写出下图所示个触发器次态方程，指出CP脉冲到来时，触发器置“1”的条件。
蒋立平数字逻辑电路与系统设计第4章习题及解答
第4章习题及解答4.1 用门电路设计一个4线—2线二进制优先编码器。
编码器输入为3210A A A A ，3A 优先级最高，0A 优先级最低，输入信号低电平有效。
输出为10Y Y ，反码输出。
电路要求加一G 输出端，以指示最低优先级信号0A 输入有效。
题4.1 解：根据题意，可列出真值表，求表达式，画出电路图。
其真值表、表达式和电路图如图题解4.1所示。
由真值表可知3210G A A A A =。
(a)0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 0 1 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10000000000000000000000000010100011111010110000103A 2A 1A 0A 1Y 0Y G真值表1Y 3A 2A 1A 0Y GA 00 01 11 100010001111000000001101113A 2A 1A 0A 03231Y A A A A =+00 01 11 1000000011110001000011103A 2A 1A 0A 132Y A A =(b) 求输出表达式(c) 编码器电路图图 题解4.14.3 试用3线—8线译码器74138扩展为5线—32线译码器。
译码器74138逻辑符号如图4.16（a ）所示。
题4.3 解：5线—32线译码器电路如图题解4.3所示。
ENA 0A 1A 2A 3A 4图 题解4.34.5写出图P4.5所示电路输出1F 和2F 的最简逻辑表达式。
译码器74138功能表如表4.6所示。
&01234567BIN/OCTEN &CB A 421&F 1F 2174138图 P4.5题4.5解：由题图可得：12(,,)(0,2,4,6)(,,)(1,3,5,7)F C B A m A F C B A m A====∑∑4.7 试用一片4线—16线译码器74154和与非门设计能将8421BCD 码转换为格雷码的代码转换器。
数字逻辑(第二版)毛法尧课后题答案(1-6章)
习题一1.1 把下列不同进制数写成按权展开式:⑴(4517.239)10= 4×103+5×102+1×101+7×100+2×10-1+3×10-2+9×10-3⑵(10110.0101)2=1×24+0×23+1×22+1×21+0×20+0×2-1+1×2-2+0×2-3+1×2-4⑶(325.744)8=3×82+2×81+5×80+7×8-1+4×8-2+4×8-3⑷(785.4AF)16=7×162+8×161+5×160+4×16-1+A×16-2+F×16-31.2 完成下列二进制表达式的运算:1.3 将下列二进制数转换成十进制数、八进制数和十六进制数：⑴(1110101)2=(165)8=(75)16=7×16+5=(117)10⑵(0.110101)2=(0.65)8=(0.D4)16=13×16-1+4×16-2=(0.828125)10⑶(10111.01)2=(27.2)8=(17.4)16=1×16+7+4×16-1=(23.25)101.4 将下列十进制数转换成二进制数、八进制数和十六进制数,精确到小数点后5位：⑴(29)10=(1D)16=(11101)2=(35)8⑵(0.207)10=(0.34FDF)16=(0.001101)2=(0.15176)8⑶(33.333)10=(21.553F7)16=(100001.010101)2=(41.25237)81.5 如何判断一个二进制正整数B=b6b5b4b3b2b1b0能否被(4)10整除?解: 一个二进制正整数被(2)10除时,小数点向左移动一位, 被(4)10除时,小数点向左移动两位,能被整除时,应无余数,故当b1=0和b0=0时, 二进制正整数B=b6b5b4b3b2b1b0能否被(4)10整除.1.6 写出下列各数的原码、反码和补码：⑴0.1011[0.1011]原=0.1011; [0.1011]反=0.1011; [0.1011]补=0.1011⑵0.0000[0.000]原=0.0000; [0.0000]反=0.0000; [0.0000]补=0.0000⑶-10110[-10110]原=110110; [-10110]反=101001; [-10110]补=1010101.7 已知[N]补=1.0110,求[N]原,[N]反和N.解:由[N]补=1.0110得: [N]反=[N]补-1=1.0101, [N]原=1.1010,N=-0.10101.8 用原码、反码和补码完成如下运算：⑴0000101-0011010[0000101-0011010]原=10010101；∴0000101-0011010=-0010101。
第四章 《数字逻辑》(第二版)习题答案
第四章1．分析图1所示的组合逻辑电路，说明电路功能，并画出其简化逻辑电路图。
图1 组合逻辑电路解答○1根据给定逻辑电路图写出输出函数表达式CABCBABCAABCF⋅+⋅+⋅=○2用代数法简化输出函数表达式CBA ABC CBA ABC C)B(A ABCCABCBABCAABCF+ =+ ++ =+ +=⋅+⋅+⋅=○3由简化后的输出函数表达式可知，当ABC取值相同时，即为000或111时，输出函数F的值为1，否则F的值为0。
故该电路为“一致性电路”。
○4实现该电路功能的简化电路如图2所示。
图22． 分析图3所示的逻辑电路，要求：(1) 指出在哪些输入取值下，输出F 的值为1。
(2) 改用异或门实现该电路的逻辑功能。
图3 组合逻辑电路解答分析给定逻辑电路，可求出输出函数最简表达式为 C B A C B A F ⊕⊕=⊕⊕=○1 当ABC 取值000、011、101、110时，输出函数F 的值为1； ○2 用异或门实现该电路功能的逻辑电路图如图4所示。
图43．析图5所示组合逻辑电路，列出真值表，并说明该电路的逻辑功能。
图5 组合逻辑电路= 1 = 1 = 1 A W B C D X Y Z . . .解答○1 写出电路输出函数表达式如下： D C Z C,B Y B,A X A,W ⊕=⊕=⊕==○2 列出真值表如表1所示。
表1ABCD WXYZ ABCD WXYZ 0000 0001 0010 0011 0100 0101 0110 0111 0000 0001 0011 0010 0110 0111 0101 0100 1000 1001 1010 1011 1100 1101 1110 1111 1100 1101 1111 1110 1010 1011 1001 1000○3 由真值表可知，该电路的功能是将四位二进制码转换成Gray 码。
4．设计一个组合电路，该电路输入端接收两个2位二进制数A=A 2A 1,B=B 2B 1。
数字逻辑与数字系统设计习题参考答案
4.10解：根据题意，列出功能表如下：
十进制数
余3码ABCD
输出F
0
d
1
d
2
d
3
0011
1
4
0100
1
5
0101
1
6
0110
0
7
0111
0
8
1000
0
9
1001
0
10
1010
1
11
1011
1
12
1100
1
13
d
14
d
15
d
根据功能表绘制卡诺图如下：
考虑无关项可得化简后的表达式：
F=
4'b1011: f<=1'b1;
4'b1100: f<=1'b1;
default: f<=1'b0;
endcase
endmodule
//4.11的Verilog HDL描述
module ex11(a,b,c,f);
input a,b,c;
output[1:0] f;
reg[1:0] f;
always @(a or b or c)
(4)BC+AD=(B+A)(B+D)(A+C)(C+D)
证明：右边=(B+AB+BD+AD)(AC+C+AD+CD)
=(B+AD)(C+AD)
=BC+ACD+ABD+AD=BC+AD=左边
2.7解：
(1) =(A+ +C)( +B+C)( + + )
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
习题4解答4-1试用与非门设计实现函数F(A,B,C,D)=Σm(0,2,5,8,11,13,15)的组合逻辑电路。
解：首先用卡诺图对函数进行化简，然后变换成与非-与非表达式。
化简后的函数4-2试用逻辑门设计三变量的奇数判别电路。
若输入变量中1的个数为奇数时，输出为1，否则输出为0。
解：本题的函数不能化简，但可以变换成异或表达式，使电路实现最简。
真值表：逻辑函数表达式：CBACBACBACBAY⋅⋅+⋅⋅+⋅⋅+⋅⋅=CBA⊕⊕=)(ACDDCBDBADCBACDDCBDBADCBACDDCBDBADCBF⋅⋅⋅⋅⋅⋅⋅=++⋅⋅+⋅⋅=++⋅⋅+⋅⋅=逻辑图BACDF4-3用与非门设计四变量多数表决电路。
当输入变量A 、B 、C 、D 有三个或三个以上为1时输出为1，输入为其他状态时输出为0。
解：真值表： 先用卡诺图化简，然后变换成与非-与非表达式：逻辑函数表达式：4-4用门电路设计一个代码转换电路，输入为4位二进制代码，输出为4位循环码。
解：首先根据所给问题列出真值表，然后用卡诺图化简逻辑函数，按照化简后的逻辑函数画逻辑图。
ACDBCD ABC ABD ACD BCD ABC ABD ACD BCD ABC ABD Y ⋅⋅⋅=+++=+++=逻辑图真值表： 卡诺图化简：化简后的逻辑函数：Y 1的卡诺图Y 2的卡诺图 Y 3的卡诺图 Y 4的卡诺图AY =1BA B A B A Y ⊕=+=2CB C B C B Y ⊕=+=3DC D C D C Y ⊕=+=4Y Y 逻辑图4-5图4.48所示是一个由两台水泵向水池供水的系统。
水池中安置了A 、B 、C 三个水位传感器。
当水池水位低于C 点时，两台水泵同时供水。
当水池水位低于B 点且高于C 点时，由水泵M1单独供水。
当水池水位低于A 点且高于B 点时，由水泵M2单独供水。
当水池水位高于A 点时，两台水泵都停止供水。
试设计一个水泵控制电路。
要求电路尽可能简单。
图4.48 习题4-5的示意图解：设水位低于传感器时，水位传感器的输出为1，水位高于传感器时，水位传感器的输出为0。
首先根据所给问题列出真值表。
其中有几种情况是不可能出现的，用约束项表示。
如果利用约束项化简 如果不利用约束项化简(a) 用约束项化简 (b) 不用约束项化简M 1的卡诺图 M 2的卡诺图B M =1BA C M +=2ABM =1CB A ABC M ⋅+=2B)(C B A ⊕=逻辑图习题4-5的逻辑图4-6试用3线-8线译码器74HC138和门电路实现如下多输出逻辑函数并画出逻辑图。
解：先将逻辑函数变换成最小项之和的形式 再变换成与74HC138一致的形式令74HC138的A 2= A ，A 1=B ，A 0= C ，4-7试用3线-8线译码器74HC138和逻辑门设计一组合电路。
该电路输入X ，输出Y 均为3位二进制数。
二者之间关系如下： 当2≤X <7时， Y=X －2X<2时, Y=1 X =7时, Y=6解：首先根据所给问题列出真值表。
CB AC AB C B A BC A Y ⋅++⋅⋅+=2C B A C B A BC A C B A C A B A C B A Y ⋅+++=++=1CB AC B A BC A ABC AC B A Y +++=+=312351m m m m C B A C B A BC A C B A Y ⋅⋅⋅=⋅+++=23472m m m m C B A ABC C B A BC A Y ⋅⋅⋅=⋅++⋅⋅+=23573m m m m C B A C B A BC A ABC Y ⋅⋅⋅=+++=074m m C B A ABC Y ⋅=⋅⋅+=)(1C B A C B A Y ++=BA C A Y +=2CB A ABC Y ⋅⋅+=4))((3C A B A Y ++=逻辑图逻辑图Y 2 Y 1 Y 0逻辑函数：4-8 试用4选1数据选择器产生逻辑函数解：将逻辑函数变换成最小项之和的形式 若用输入变量AB 作为地址，C 作为数据输入，则即A 1=A ，A 0=B ，D 0= D 2= ，D 1=1，D 3=C 。
逻辑图如下图(a)所示。
若用输入变量AC 作为地址， B 作为数据输入，则即A 1=A ，A 0=C ，D 0=1， D 2= ，D 1=D 3= B 。
逻辑图如下图(b)所示。
(a) AB 作为地址 (b) AC 作为地址4-9分析图4.49所示电路，写出输出Y 的逻辑函数式并化简。
CD BCA ABC CB AC B A C B A Y ++⋅⋅++⋅=BCC A C B A Y +⋅+⋅⋅=ABCC BA B A C B A Y +⋅⋅+⋅+⋅=1C CBA B AC CA B C A Y +⋅+⋅⋅+⋅=1B Y7547541m m m m m m Y ⋅⋅=++=531053100m m m m m m m m Y ⋅⋅⋅=+++=76762m m m m Y ⋅=+=图4.49 习题4-9的电路解：8选1数据选择器 C =A 2，B=A 1，A =A 0，D 7= D 3 =0，D 2=1，D 5=D 4= D 1= D 0=D ，D 6= ， 逻辑函数卡诺图化简化简后的逻辑函数4-10 试用8选1数据选择器产生逻辑函数解：令A=A 2，B=A 1，C=A 0，D 7= D 5= D 2= D 1=1，D 6= D 4= D 3= D 0=0，4-11 试用3线-8线译码器74HC138和最少数量的二输入逻辑门设计一个不一致电路。
当A 、B 、C 三个输入不一致时，输出为1，三个输入一致时，输出为0。
CB AC B A AC Y ⋅++=CB AC B A C B A ABC C B A C B A AC Y ⋅+++=⋅++=B CD AB C D A B C D A B C A B DC A B DC A CB D Y ⋅⋅+⋅++⋅++=AC D B D A B D Y ⋅++=逻辑图解：首先根据所给问题列出真值表。
真值表：如果直接按照真值表写出逻辑函数表达式，很难用二输入逻辑门实现。
但是，观察真值表不难发现，真值表中只有两行的Y 为0，因此，按照真值表写出反函数表达式，应该容易用二输入逻辑门实现。
逻辑函数表达式：题目要求用3线-8线译码器74HC138实现，而74HC138的每个输出对应一个最小项的反，因此，还必须把逻辑函数式变换成与74HC138的逻辑函数相同的形式。
ABCC B A Y Y +⋅⋅==70m m ABC C B A ABC C B A Y ⋅=⋅⋅⋅=+⋅⋅=ABC C B A Y +⋅⋅=逻辑图4-12试用8选1数据选择器产生逻辑函数解：如果用ABC 作为数据选择器的地址（A=A 2，B=A 1，C=A 0），D 作为数据，则函数变换成D 7= D 6=D 3 =1， D 5= D 0=0， D 4= D 1=D ， D 2= ，如果用BCD 作为数据选择器的地址（B=A 2，C=A 1，D=A 0），A 作为数据，则函数变换成D 7= D 6= D 4=1，D 2= D 0=0，D 5= D 1=A ， D 3 = 4-13根据表4.23所示的功能表设计一个函数发生器电路，用8选1数据选择器实现。
表4.23 习题4-13的功能表DC B BC ABCD CD B A D C A Y ⋅+++⋅+=D C B A D C AB D BC A BCD A D ABC ABCD CD B A D C B A D C AB DC B BC ABCD CD B A D C A Y ⋅+⋅+++++⋅+⋅+=⋅+++⋅+=D C B A C AB BC A ABC CD B A D C B A Y ⋅+⋅+⋅+⋅+⋅+⋅=111D DC BD BC BCD CD B A D C B A D C AB Y ⋅⋅+⋅+⋅+⋅+⋅+=111A DCA解：首先根据所给问题列出真值表。
真值表： 卡诺图化简化简后 用S 1AB 作为地址，S 0作为数据输入，即S 1=A 2，A= A 1，B = A 0。
函数变换为D 6= D 5= D 3 = 1，D 1=D 2= D 4=0，D 7= D 0= ，因此，画出逻辑图如下：BA S SB A S B A S AB S S AB S Y ⋅⋅⋅++++=0111011ABS S B A S B A S AB S B A S S BA S SB A S B A S AB S S AB S Y 10111100111011111⋅+⋅+⋅+⋅+⋅⋅⋅=⋅⋅⋅++++=0S BA 1S 0S 逻辑图4-14 图4.50所示是由3线8线译码器74HC138和8选1数据选择器构成的电路。
试分析① 当数据C 2C 1C 0= D 2D 1D 0时，输出F=? ② 当数据C 2C 1C 0≠D 2D 1D 0时，输出F=?图4.50 习题4-14的电路解：① 当数据C 2C 1C 0= D 2D 1D 0时，输出F=0 ② 当数据C 2C 1C 0≠D 2D 1D 0时，输出F=1这个电路可以检验数据C 2C 1C 0与 D 2D 1D 0是否相同。
4-15设计用3个开关控制一个电灯的逻辑电路，要求改变任何一个开关的状态都能控制电灯由亮变灭或者由灭变亮。
用数据选择器实现。
解：用A 、B 、C 分别表示3个开关的状态，Z=1表示电灯亮，Z=0表示电灯灭。
令ABC=000时的状态Z=0。
（注：此处先用格雷码写出变化表比较容易得真值表，初始状态也很重要）真值表： 逻辑函数表达式：1221FCB AC B A C B A C B A Z ⋅⋅+⋅⋅+⋅⋅+⋅⋅=3个变量，可以用4选1数据选择器实现。
若用输入变量AB 作为地址， C 作为数据输入，即A 1=A ，A 0=B ，D 0= D 3=C ，D 1=D 2= 。
4-16试用逻辑门设计一个带控制端的半加/半减器，控制端X=1时为半加器，X=0时为半减器。
解：根据所给问题列出真值表。
A 、B 为加/减的两个数。
做加法运算时，S 为半加/半减的和/首先差的输出，C O 为进位输出。
做减法运算时，S 为差的输出，C O 为借位输出。
半加器的功能是S=A+B 。
半减器的功能是S=A －B 。
真值表：逻辑函数不能化简，但是可以变换成异或表达式。
按照变换后的逻辑函数画逻辑图。
4-17试用3线-8线译码器74HC138和门电路设计一个1位二进制全减器电路。
输入是被减数、减数和来自低位的借位；输出是两数之差和向高位的借位信号。
解：全减器的功能是S i =A i －B i －C i 。