威盛ASIC笔试题及心得文档
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
威盛ASIC笔试题及心得文档
Written test questions and experience documents of via ASIC
威盛ASIC笔试题及心得文档
前言:个人简历是求职者给招聘单位发的一份简要介绍,包括个人的基本信息、过往实习工作经验以及求职目标对应聘工作的简要理解,在编写简历时,要强调工作目标和重点,语言精简,避免可能会使你被淘汰的不相关信息。写出一份出色的个人简历不光是对找工作很有用处,更是让陌生人对本人第一步了解和拉进关系的线。本文档根据个人简历内容要求和特点展开说明,具有实践指导意义,便于学习和使用,本文下载后内容可随意调整修改及打印。
1、用给出的一些门电路,搭出表达式output=en_try? ennomask : en这一表达式
entry,en,nomask是输入
2、给出电路,将时钟域1的脉冲传到时钟域2,两个时钟域的关系未知
3、给出三分频的电路
4、用pmos和nmos表示f=ab+cd(表达式与原题有点出入,记不清了,大概就这个意思)
5、两段verilog程序,判断哪一段会产生latch,并修改
6、给出了电路图,问在做dft测试时可能产生什么问题,并修改
7、给了张电路图,是功放与d触发器相连,问如何减少功耗(这个我一点都不懂)
8、触发器s
1、组合电路c1、触发器s
2、组合电路c2依次相连,问的是时延、时钟等之间的
关系(是不是要考虑hold,setup时间呢?)
9、这个实在想不出了:(
10、用方块表示cpu,硬盘,显卡,南桥(iobridge),北桥(memory bridge),usb控制
器,键盘,内存,画出计算机的结构。
11、关于计算机内存页面管理的东西,画图示意虚拟地址与物理地址的关系,简单介绍块
表
可怜我都不会做贴贴题目积攒一下rp,祝xdjm们好运
先说说题目吧
第一题:给你一堆逻辑门再给你一个逻辑表达式,让你用这些门实现这个表达式
第二题:关于时钟域的,要求把一个时钟域中的信号传递到另外一个时钟域中
第三题:画出三分频1:1的电路图
第四题:用pmos和nmos搭出一个表达式,表达式中只
有与和或
第五题:两个verilog代码,问哪个编译的时候会产生latch,如何修改才能去掉
第六题:给你个逻辑电路图,问会有什么问题,该如何修改
第七题:给一个电路图,问如何修改才能使功耗最低,但功能不变
第八题:给一个电路图,两个flip-flop,两个逻辑门窜联,输出信号反馈回来
已知门的延时和flip-flop所加时钟的skew
问正常工作的时钟需要满足什么条件
第九题:忘记了,谁补充一下吧
第十题:画出计算机体系结构简图
第十一题:问的使关于虚拟内存和物理内存
再说说感受:
1、我硕士做一些数字电路的设计和仿真,用vhdl多一些,这个职位和我硕士的工作不是
很
对口,但是上海没有逻辑的职位,因此就申了这个
2、via严重鄙视vhdl,写代码的读代码的全部是verilog
3、该职位要求有比较扎实的数字电路知识
4、要求对个人计算机的结构和原理有一定的认识
5、题目比较有针对性,应该是针对他们工作的需要,因此只要有一部分会做就可以了,
好累啊~
要面两次,
第一次是技术面试,有些技术问题,
不过我看去面我的都是win ce的行家,被我一句话把他们关于wince的问题都噎回去
了 ^_^
只好问windows的,关于进程通讯,进程访问空间,......很明显他们对windows知道
的也不多,
第二次是一个以前做过research的,不知道现在干吗,最后谈了一下我什么时候可以上班,我说是明年4月肯定可以。(哪个sb说3月可以)我
赶紧解释。
待遇,about 7k
通知日期:12月
等通知吧~
说心里话,那儿的办公环境好郁闷,
我还以为via在漕河痉
今年威盛笔试题目也许不是很难,但是最后我竟没做完(logic部分),感觉题目考察问题
很全面,考察的是基础和经验。没有经验和基础,想答好这套题不容易,也让我懂得,想
进名企不是那么容易的!
我把我能记起来的题目跟大家分享,不全面的希望补充:
1.仲裁器的两种模式算法。设计一个有三个设备的仲裁机制,画图说明,可以用自然语言
。(有点基础,根据经验能写就多写呵呵)
2.序列检测。输出脉冲。(这个题目是最简单的,被我考虑复杂了,竟用了35分钟,555
555。题目没看仔细啊!而且卷面勾勾改改,郁闷中)
3.可控制信号检测机制,一个组合逻辑,就是与非门、或非门的一个组合逻辑。根据图示
,写出一组输入信号,和预期输出信号。(这个题目比较简单。)
4.两头分别是一个触发器,中间是个组合逻辑,根据延迟,确定系统最大频率。并考虑当
延迟分别是mindelay和maxdelay时我们要考虑的关键时序问题。(前者我考虑的是建立时
间和保持时间是否满足时序要求,后者我考虑组合逻辑延时问题,并说明可以用流水线解
决。不一定对或者全面,大家讨论)。
6.有关fifo的问题。给出波形,考查fifo的概念。以及fifo数据宽度分别为64bits和128b
its时的层数。(此题如果设计过fifo估计就比较简单了,我凭感觉做的答案,就不写了,
免得大家见笑啊呵呵)
做完以上的题目时,我就剩下十分钟了,第七题和第十题都是英文的,估计我看懂也要用
5分钟,索性不做了,呵呵!哪位大侠做了,就想想,发个贴子。
回忆这次笔试经历,我分配时间缺乏经验,时间弄得很紧张。准备也不够充分,看
到以往的笔试题,感觉比较简单,等我亲自上考场。才发现不是那么回事。进入威盛,对
于我来说也许成为泡影,但我相信自己仍然有机会!!!
相关时间:XX-10-29
威盛笔试整得象高考一样,全国13个城市同时开始考,上下午分别针对北京,上海,
杭州三个研发中心考了3场。我报了北京和上海的三个