大规模集成电路一二章作业

郭小明2011060100010 大规模集成电路一二章作业

第一章作业

1、集成电路是哪一年有谁发明的？

答：1958年的Texas Instruments（美国德州仪器）公司的Jack Kilby 发明的，基于锗材料采用单管互连方法制作了一个简单的振荡器，可以使认为第一块雏形集成电路，1959年申请小型化电子电路的专利，并于2000年获得诺贝尔物理学奖。

2、诺伊斯对集成电路的主要贡献是什么？

答：

1959年提出的发明平面工艺技术和PN结隔离技术奠定了半导体集成电路的基础，美国仙童公司的Robert Noyce结合其同事Jean Hoerni发明的刻蚀氧化工艺，在电路上淀积金属薄层进行电路连接，使得复杂集成电路成为可能，并在1959年突出平面型晶体管之后，1961年推出用平面工艺制造出的第一块双极型集成电路，从此旋开了集成电路的新篇章。

1968年7月，Robert Noyce和Gordon Moore，离开Fairchild公司，建立Intel。

2000年，Jack Kilby，Robert Noyce获得Nobel物理奖。

3、MOS场效应管是哪年出现的？

1960年Jhon Atalla和Dawon Kahng发明了MOS场效应晶体管，1962年美国的RCA 公司研制出MOS场效应晶体管，并于1963年研制出第一块MOS集成电路。

4、集成电路的发展规律是由谁总结提出来的，具体规律是什么

摩尔定律是由英特尔（Intel）创始人之一戈登·摩尔（Gordon Moore）提出来的。其内容为：当价格不变时，集成电路上可容纳的晶体管数目，约每隔18个月便会增加一倍，性能也将提升一倍。换言之，每一美元所能买到的电脑性能，将每隔18个月翻两倍以上。这一定律揭示了信息技术进步的速度。

5、叙述集成电路的层次设计步骤

层次化设计是大规模集成电路设计中最广泛使用的方法，可以简化设计的复杂性。层次化设计分为自顶向下和自底向上两种方法。层次设计奖设计目标分为不同的层次级别，针对设计对象的不同，划分为不同的设计区域，如器件（版图级）、电路级、门级、模块（寄存器级）、系统级。设计域的划分时针对不同的设计描述方式确定的，相当于抽象设计表示方法，整个层次分为行为域、结构域和几何域。

对于一个复杂的数字IC来说，自顶向下的设计方法，可以分成如下几个步骤完成（1）系统描述（行为级设计）：讲用户需求转换为胸膛呢设计说明的过程，给出电路系统的具体要求，如速度、功耗、可靠性、采用的工艺、开发费用和开发周期等，作为电路系统设计过程的约束条件。

（2）抽取高层模型：先借助于硬件描述语言进行算法设计和描述，依据高度抽象的模型库，讲系统划分为子系统或模块的集合，各子系统之间通过数据流和控制流相互连接。然后通过寄存器传输机设计奖系统设计算法实体化，将子系统或模块的算法描述转换成实现其功能所采用的实际硬件，如寄存器、组合逻辑、多路转换器等，同时进行系统综合优化。

（3）逻辑组合：就是将门、触发器等功能进一步细化，转化成只包含基本门与触发器的逻辑电路

（4）电路设计：将门、触发器转换成晶体管、电阻、电容等基本的元件及连线，可以同时考虑电学及电路性能，并行进行电路分析

（5）物理设计：将晶体管、电阻、电容及连线转换成几何图形，进行电路参数提取及验证。

自底向上的设计过程是系统划分和分解的基础上，先进行单元（门级）的电路和版图设计，在单元精心设计后逐步向上进寄存器传输级功能模块、子系统设计直至最终的系统集成。自底向上的优点是可以保准局部最优，对单元的精心设计能够为更高层次的系统设计提供良好的基础，但是自底向上的设计过程缺乏全局观点的问题，没有考虑整个系统的设计要求。

第二章作业

1、集成电路的加工有哪些基本工艺？

答：平面工艺基础：热氧化工艺、扩散工艺、淀积工艺和光刻工艺

2、简述光刻工艺过程及作用

答：光刻工艺作用：掩膜版图形通过曝光复制到硅片表面光刻胶上，形成光刻图像，刻蚀未被光刻胶覆盖的部分并去胶。

光刻机：接触式光刻机、接近式光刻机和投影式光刻机。

掩膜版制备：制版系统分为图形处理系统和图形发生器。

光刻过程：在涂上光刻胶之前先进行热氧化处理，淀积一层绝缘的氮化硅薄膜，增加光刻胶与硅片之间的粘附性，以及防止湿法腐蚀时产生。光刻胶用甩胶机涂覆在硅片上。由于光刻胶中有溶剂，需要在80度左右的烘箱中进行烘干。因为集成电路制造是逐层加工的，每次光刻时都要将掩膜版与硅片上的对中记号，保证掩膜版上的图形与硅片上已加工的各层图形套准。将高压银灯G线或I线痛过掩膜版照射硅片上的感光胶，使光刻胶获得与掩膜图形相同的感光图形。将曝光后的硅片浸泡到特定的显影液中，控制时间使光刻胶的曝光部

分被溶解掉。掩膜上的图形就被复制到光刻胶上。在120度-200度的温度下烘干残留在光刻胶中的有机溶液，提高光刻胶和硅片的粘接性及光刻胶的耐腐蚀性。以复制到光刻胶上的图形作为掩膜，下层材料进行腐蚀，图形被复制到下层材料商。最后去除光刻胶。

3、简述双阱CMOS集成电路工艺加工过程？

双阱CMOS工艺主要步骤如下。

1、衬底准备：衬底氧化，生长Si3N4。

2、光刻P阱，形成阶版：在P阱区腐蚀Si3N4，P阱注入。

3、去光刻胶，P阱扩散并牛长SiO2。

4、腐蚀Si3N4，N阱注入并扩散：。

5、有源区衬底氧化：生长Si3N4，有源区光刻和腐蚀，形成有源区版。

6、N管场注入光到：N管场注入。

7、场区氧化：肯源区Si3N4和SiO2腐蚀，栅氧化，沟通掺杂(闭值电压调节注入)。

8、多晶硅淀积、掺杂、光刻和腐蚀，形成多晶硅版。

9、NMOS管光刻和注入硼，形成N+版。

10、PMOS管光刻和注入磷，形成P+版。

11、硅片表面生长SiO2薄膜。

12、接触孔光到，接触孔腐蚀。

13、淀积铝，反刻铝．形成铝连线。

4、MOS晶体管什么类型？

MOS晶体管分为PMOS、NMOS、二极管。

5、版图设计的过程分为那几步？

通常情况下，整个版图设计可分为划分（Partition）、布图规划（Floor-planning）、布局（Placement）、布线（Routing）和压缩（Compaction）。

1、划分：对于一个大的电路系统，其芯片上将会包含上一亿个晶体管，为了降低设计复杂

性，通常把整个电路划分成若干个模块（5-25个左右），将处理问题的规模缩小。划分时要考虑的因素包括模块的大小、模块的数目和模块之间的连线数等。

2、布图规划：布图规划的任务是要为每一个模块和整个芯片选择一个好的布图方案。据模

块包含的器件数估计其面积，再根据该模块和其它模块的连接关系以及上一层模块或芯片的形状估计该模块的形状和相对位置。其优化目标是：电路性能，包括时延，噪声、串扰等，同时考虑P/G、Clock、Bus、Interconnect的可布性。布图规划中的模块为软模