五进制计数器
做一个五进制的加减法计数器
做一个五进制的加减法计数器标准化管理部编码-[99968T-6889628-J68568-1689N]一、做一个五进制的加减法计数器，输入控制端为1时，做加法，为0时，做减法，用JK触发器实现。
第一步：根据要求进行逻辑抽象，得出电路的原始状态图。
取输入数据变量为X，检测的输出变量为Z，该电路的功能是五进制计数器。
当X=1时，计数器作加“1”运算，设初态为S0。
状态由S做加1运算，状态转为S1，输出为0；状态S1做加1运算，转为状态S2，输出为0；状态S2做加1运算，转为状态S3，输出为0；状态S3做加1运算，转为状态S4，输出为0；当状态S4继续做加1运算时，状态由S4转到S，输出为1。
当X=0时，计数器作减“1”运算。
状态由S做减1运算，此时产生借位，状态转为S 4，输出为1；状态S4做减1运算，转为状态S3，输出为0；状态S3做减1运算，转为状态S2，输出为0；状态S2做减1运算，转为状态S1，输出为0；状态S1做减1运算，状态由S1转为状态S，输出为0。
由此得出状态转换图：第二步：状态编码。
该电路是五进制计数器，有五种不同的状态，分别用S0、S1、S2、S3、S4表示五种状态，这五种状态不能作状态化简。
在状态编码时，依据2n+1<N<2n，当N=5时，n=3，选触发器的个数n=3。
触发器按自然态序变化，采用二进制计数编码。
设S0=000，S1=001，S2=010，S3=011，S4=100。
用JK 触发器构成逻辑电路，JK 触发器的特性方程Q n+1=J Q n + K Q n 。
XQ 3 00 011110（1）Z=X Q n3 + X Q 3n Q 2n Q 1nXQ 3 0111 10(b) Q 3n+1=X Q 2n Q 1n + X Q 3n Q 2n Q 1nQ 2n Q 1nXQ 3n 00 01 11 1000 01 11 102n+1=X Q 3n + X Q 2n Q 1n + X Q 2n Q 1n + X Q 2n 1nQ 2n Q 1n XQ 3n00 01 1110 (4)Q 1n+1=X Q 3n + Q 2n Q 1n + X Q 3n Q 1n 再由JK 触发器特性方程求出各个触发器的驱动方程：J 1= X Q 3n + X Q 3n + Q 2nK 1 = X Q 3nJ 2 = X Q 1n + X Q 3nK 2 = X Q 3n + X Q 1n + X Q 1n J 3 = X Q 2n Q 1n + X Q 2n Q 1n K 3 = X Q 2n Q 1n第四步：画出逻辑电路图：第五步：检测该电路是否有自启动能力：电路有三个无效状态：101,110,111。
74LS90引脚图及引脚功能
74LS90引脚图及引脚功效74LS90计数器是一种中范围二一五进制计数器,管脚引线如图,功效表如表所示.表3.6-1 7490功效表A．将输出QA与输入B相接,构成8421BCD码计数器;B．将输出QD与输入A相接,构成5421BCD码计数器;C．表中H为高电平.L为低电平.×为不定状况.74LS90逻辑电路图如图3.6-1所示,它由四个主从JK触发器和一些附加门电路构成,全部电路可分两部分,个中FA触发器构成一位二进制计数器;FD .FC.FB构成异步五进制计数器,在74LS90计数器电路中,设有专用置“0”端R1.R2和置位（置“9”）端S1.S2.74LS90具有如下的五种根本工作方法：（1）五分频：即由FD .FC.和FB构成的异步五进制计数器工作方法.（2）十分频（8421码）：将QA 与CK2联接,可构成8421码十分频电路.（3）六分频：在十分频（8421码）的基本上,将QB 端接R1,QC端接R2.其计数次序为000～101,当第六个脉冲感化后,出近况态QC QBQA=110,应用QBQC=11反馈到R1和R2的方法使电路置“0”.（4）九分频：QA →R1.QD→R2,构成道理同六分频.（5）十分频（5421码）：将五进制计数器的输出端QD接二进制计数器的脉冲输入端CK1,即可构成5421码十分频工作方法.此外,据功效表可知,构成上述五种工作方法时,S1.S2端起码应有一端接地;构成五分频和十分频时,R1.R2端亦必须有一端接地.。
做一个五进制的加减法计数器
一、做一个五进制的加减法计数器，输入控制端为1时，做加法，为0时，做减法，用JK触发器实现。
第一步：根据要求进行逻辑抽象，得出电路的原始状态图。
取输入数据变量为X，检测的输出变量为Z，该电路的功能是五进制计数器。
当X=1时，计数器作加“1”运算，设初态为S0。
状态由S0做加1运算，状态转为S1，输出为0；状态S1做加1运算，转为状态S2，输出为0；状态S2做加1运算，转为状态S3，输出为0；状态S3做加1运算，转为状态S4，输出为0；当状态S4继续做加1运算时，状态由S4转到S0，输出为1。
当X=0时，计数器作减“1”运算。
状态由S0做减1运算，此时产生借位，状态转为S4，输出为1；状态S4做减1运算，转为状态S3，输出为0；状态S3做减1运算，转为状态S2，输出为0；状态S2做减1运算，转为状态S1，输出为0；状态S1做减1运算，状态由S1转为状态S0，输出为0。
由此得出状态转换图：第二步：状态编码。
该电路是五进制计数器，有五种不同的状态，分别用S0、S1、S2、S3、S4表示五种状态，这五种状态不能作状态化简。
在状态编码时，依据2n+1<N<2n，当N=5时，n=3，选触发器的个数n=3。
触发器按自然态序变化，采用二进制计数编码。
设S0=000，S1=001，S2=010，S3=011，S4=100。
用JK 触发器构成逻辑电路，JK 触发器的特性方程Q n+1=J Q n + K Q n 。
（1）Z=X Q n 3 + X Q 3n Q 2n Q 1n00 01 1110(b) Q 3n+1=X Q 2n Q 1n + X Q 3n Q 2n Q 1nQ 2n Q 1nXQ 3n 00 01 11 100001 11 102n+1=X Q3n + X Q2n Q1n + X Q2n Q1n + X Q2n Q1nQ2n Q1nXQ3n00011110(4)Q1n+1=X Q3n + Q2n Q1n + X Q3n Q1n再由JK触发器特性方程求出各个触发器的驱动方程：J1 = X Q3n + X Q3n + Q2nK1 = X Q3nJ2 = X Q1n + X Q3nK2 = X Q3n + X Q1n + X Q1J3 = X Q2n Q1n + X Q2n Q1nK3 = X Q2n Q1n第四步：画出逻辑电路图：第五步：检测该电路是否有自启动能力：电路有三个无效状态：101,110,111。
LS90引脚图及引脚功能
74LS90引脚图及引脚功能
74LS90计数器是一种中规模二一五进制计数器，管脚引线如图，功能表如表所示。
表 7490功能表
与输入B相接，构成8421BCD码计数器；
A．将输出Q
A
与输入A相接，构成5421BCD码计数器；
B．将输出Q
D
C ． 表中H 为高电平、L 为低电平、×为不定状态。
74LS90逻辑电路图如图所示，它由四个主从JK 触发器和一些附加门电路组成，整个电路可分两部分，其中F A 触发器构成一位二进制计数器；F D 、F C 、F
B
构成异步五进制计数器，在74LS90计数器电路中，设有专用置“0”端R 1、R 2
和置位（置“9”）端S 1、S 2。
74LS90具有如下的五种基本工作方式：
（1）五分频：即由F D 、F C 、和F B 组成的异步五进制计数器工作方式。
（2）十分频（8421码）：将Q A 与CK 2联接，可构成8421码十分频电路。
（3）六分频：在十分频（8421码）的基础上，将Q B 端接R 1，Q C 端接R 2。
其计数顺序为000～101，当第六个脉冲作用后，出现状态Q C Q B Q A =110，利用Q B Q C =11反馈到R 1和R 2的方式使电路置“0”。
（4） 九分频：Q A →R 1、Q D →R 2，构成原理同六分频。
（5）十分频（5421码）：将五进制计数器的输出端Q D 接二进制计数器的脉冲输入端CK 1，即可构成5421码十分频工作方式。
此外，据功能表可知，构成上述五种工作方式时，S 1、S 2端最少应有一端接地；构成五分频和十分频时，R 1、R 2端亦必须有一端接地。
五进制计数器实验中注意事项
五进制计数器实验中注意事项
1.需小心处理进位：五进制计数器在进位时需要特别注意，因为
其进位是在每5个数位之间进行的，因此进位操作需要特别小心，以
确保计数器不会出错或跳过某个数字。
2.需仔细标注输入和输出：在搭建五进制计数器时，需要仔细标
注输入和输出管脚的位置，以确保插入电路板时正确连接，避免错误。
3.需使用适当的电路元器件：五进制计数器需要大量使用器件，
如555定时器、CD4017计数器和74LS138译码器等。
一定要选择正确
的电路元器件，并按照其设计标准使用，以确保能够正确工作。
4.需注意电路板的布局：五进制计数器的电路板需要精心设计，
确保电路元件的布局合理，电路的连接清晰，以及电源和地线的正确
连接等。
5.需根据实际需求进行调整：五进制计数器的设计需根据实际需
求进行调整，如选择计数范围、计数方式以及计数间隔等，以确保计
数器符合实际应用。
数字电子技术五进制计数器,详细
实验八时序逻辑电路Multisim仿真设计要求：（1）熟悉Multisim仿真软件（2）利用时序逻辑芯片或触发器设计时序逻辑电路（3）写明设计要点（4）列出设计电路对应的状态图（5）画出逻辑电路图（6）利用Multisim仿真软件进行仿真的截图五进制时序逻辑电路计数器要求:逢五进一，能自启动图1 状态转换初态末态输出Q2 Q1 Q0 Q2* Q1* Q0*Y0 0 0 0 0 1 00 0 1 0 1 0 00 1 0 0 1 1 00 1 1 1 0 0 01 0 0 0 0 0 11 1 1 X X X X表1 状态表Q1*Q0*Q2 00 01 11 100 001 010 100 0111 000 X X XQ1*Q0*Y 00 01 11 100 0 0 0 01 1 X X X表3 输出卡诺图由卡诺图易得：Y=Q2，J0=Q2’,K0=1,J1=Q0,K1=Q0,J2=Q0Q1,K2=1。
图2 逻辑图U1JK_FFJ Q~Q KRESET CLKSETU2JK_FF J Q~Q KRESET CLKSETU3JK_FF J Q~Q KRESETCLKSET 2.5VX22.5VX32.5VX42.5VVCC5.0VU4A74ALS08MS1键 = 空格 GNDVCC5.0V图3 仿真原理图图4 仿真运行图图5 自启动检验本次实验实现了逻辑电路五进制加一时序计数器的仿真，该电路在进入无效状态101、110、111时在CP时钟脉冲作用下可自启动。
74LS90引脚图及引脚功能(可打印修改)
74LS90引脚图及引脚功能74LS90计数器是一种中规模二一五进制计数器，管脚引线如图3.6-1，功能表如表3.6-1所示。
表3.6-1 7490功能表复位输入输出R1 R2 S1 S2 Q D Q C Q B Q AH H L ×H H × L × × H H X L × L L × L ×L × × L × L L ×L L L LL L L LH L L H计数计数计数计数A．将输出Q A与输入B相接，构成8421BCD码计数器；B．将输出Q D与输入A相接，构成5421BCD码计数器；C．表中H为高电平、L为低电平、×为不定状态。
74LS90逻辑电路图如图3.6-1所示，它由四个主从JK触发器和一些附加门电路组成，整个电路可分两部分，其中F A触发器构成一位二进制计数器；F D 、F C、F B构成异步五进制计数器，在74LS90计数器电路中，设有专用置“0”端R1、R2和置位（置“9”）端S1、S2。
74LS90具有如下的五种基本工作方式：（1）五分频：即由F D、F C、和F B组成的异步五进制计数器工作方式。
（2）十分频（8421码）：将Q A与CK2联接，可构成8421码十分频电路。
（3）六分频：在十分频（8421码）的基础上，将Q B端接R1，Q C端接R2。
其计数顺序为000～101，当第六个脉冲作用后，出现状态Q C Q B Q A=110，利用Q BQ C=11反馈到R1和R2的方式使电路置“0”。
（4）九分频：Q A→R1、Q D→R2，构成原理同六分频。
（5）十分频（5421码）：将五进制计数器的输出端Q D接二进制计数器的脉冲输入端CK1，即可构成5421码十分频工作方式。
此外，据功能表可知，构成上述五种工作方式时，S1、S2端最少应有一端接地；构成五分频和十分频时，R1、R2端亦必须有一端接地。
5进制计数器课程设计
5进制计数器课程设计一、课程目标知识目标：1. 学生能理解5进制计数的基本原理，掌握5进制数与10进制数的相互转换方法。
2. 学生能够运用5进制计数进行简单的数学运算，如加、减运算。
3. 学生了解5进制计数在计算机科学和生活中的应用。
技能目标：1. 学生能够独立设计并搭建一个简单的5进制计数器模型，锻炼动手操作能力。
2. 学生通过小组合作，解决5进制计数相关问题，提升团队协作能力和问题解决能力。
情感态度价值观目标：1. 学生对数学产生兴趣，认识到数学知识与实际生活的紧密联系。
2. 学生在学习过程中，培养耐心、细心的学习态度，提高自信心和自主学习能力。
3. 学生了解我国在数学领域的贡献，增强民族自豪感。
课程性质：本课程为数学学科的一节实践探究课，结合学生年级特点和认知水平，注重理论与实践相结合，培养学生的动手操作能力和实际问题解决能力。
学生特点：五年级学生具有一定的数学基础和逻辑思维能力，对新鲜事物充满好奇心，喜欢动手操作和团队合作。
教学要求：教师需注重启发式教学，引导学生主动探究5进制计数原理，关注学生的个体差异，鼓励学生积极参与课堂讨论和实践活动。
同时，教师应关注学生的情感态度，激发学生的学习兴趣和自信心。
通过本节课的学习，使学生达到课程目标，为后续相关知识的学习打下基础。
二、教学内容本节课依据课程目标，选取以下教学内容：1. 5进制计数原理：介绍5进制计数的基本概念、计数规则及其与10进制数的区别与联系。
2. 5进制与10进制的转换：讲解5进制数与10进制数之间的转换方法，并通过实例进行演示。
3. 5进制计数器设计与搭建：引导学生利用生活中的材料，设计并搭建一个简单的5进制计数器模型。
4. 5进制数学运算：教授5进制数的加、减运算方法，让学生通过实际操作进行练习。
5. 5进制计数在生活中的应用：介绍5进制计数在计算机科学、电子技术等领域的应用，激发学生学习兴趣。
教学内容安排如下：第一课时：5进制计数原理、5进制与10进制的转换。
同步5进制计数器的介绍与应用
同步5进制计数器的介绍与应用
5进制计数器是将数字通过5进制数系统进行计算的一种计数器，它可以将数字从0到4进行计数并循环。
同步5进制计数器有多个输
入端口，可以使得多个计数器同时计数，可以通过时间同步方式进行
计数。
同步5进制计数器应用广泛，例如在数字逻辑电路中，计时器、频率计等电子器件中。
可以通过同步5进制计数器实现复杂的数字逻
辑电路，从而实现各种应用需求，如节拍灯、闹钟、数据传输等等。
同时，同步5进制计数器也是数字系统设计的基本电路之一，容易实现，可靠性高，因此广泛应用于计算机等电子设备中。
五进制计数器状态表
五进制计数器状态表1. 任务背景在计算机科学中，计数器是一种用于记录和存储数字的设备或算法。
它可以按照特定的规则进行递增或递减操作，并将结果显示出来。
五进制计数器是一种特殊类型的计数器，它使用五个不同的数字（0、1、2、3和4）来表示数字。
2. 五进制计数系统五进制计数系统是一种基于5的数字系统，它使用0到4这五个数字来表示所有的数值。
与十进制系统不同，五进制系统没有使用6及以上的数字。
在五进制系统中，每一位上的数字都表示该位上所包含的5的幂次。
例如，第一个位置上的数字表示50（即1），第二个位置上的数字表示51（即5），第三个位置上的数字表示5^2（即25），以此类推。
3. 五进制计数器状态表为了方便理解和记录五进制计数器在不同状态下所对应的值，我们可以使用一个状态表来展示这些信息。
下面是一个示例：状态第三位第二位第一位0 0 0 01 0 0 12 0 1 03 0 1 14 1 0 0…在这个状态表中，每一行代表一个五进制数。
第一列是该状态的编号，从0开始递增。
第二、三、四列分别表示该状态下的第一位、第二位和第三位数字。
4. 状态转换规则五进制计数器的状态转换规则可以根据实际需求进行定义。
以下是一个示例的状态转换规则：•当前状态为0时，下一个状态为1；•当前状态为1时，下一个状态为2；•当前状态为2时，下一个状态为3；•当前状态为3时，下一个状态为4；•当前状态为4时，下一个状态回到0。
根据这个规则，我们可以继续填充上述的五进制计数器状态表。
例如：状态第三位第二位第一位…9 4 4 410 0 011 0 112 和和和和和和和和和和0 2…在这个示例中，我们可以看到状态表中的数字逐渐递增，直到9。
当达到9时，我们需要将第一位、第二位和第三位都设置为4，并将下一个状态设置为10。
这样就完成了从9到10的进位操作。
5. 应用场景五进制计数器可以应用于各种需要使用五进制计数系统的场景中。
以下是一些可能的应用场景：5.1 时间表示在某些文化中，时间以五进制进行表示。
可控五进制计数器的设计与实现
综合设计性实验报告题目：可控五进制计数器的设计与实现学生姓名：**学号：************班级：电本0801指导教师：***学期：2010——2011第2学期摘要计数器是利用数字电路技术数出给定时间内所通过的脉冲数并显示计数结果的数电子仪器。
电子计数器是其他数字化仪器的基础。
在它的输入通道接入各种模-数变换器，再利用相应的换能器便可制成各种数字化仪器。
电子计数器的优点是测量精度高、量程宽、功能多、操作简单、测量速度快、直接显示数字，而且易于实现测量过程自动化，在工业生产和科学实验中得到广泛应用。
计数器是应用最多的时序逻辑电路，其主要特点是任一时刻的输出不仅取决于当时的输入，还取决于前一时刻的状态。
计数器可以用于对时钟信号的计数，同时可以实现分频，定时，产生节拍脉冲和脉冲序列。
本实验主要是针对其计数功能进行研究。
通过设计来实现可控的五进制计数。
关键字：卡诺图逻辑图计数器波形图1.引言电子计数器是一种多功能的电子测量仪器。
它利用电子学的方法测出一定时间内输入的脉冲数目，并将结果以数字形式显示出来。
可控五进制计数器是每五个脉冲信号向前进一位，且当控制端不同时产生的进位输出不同。
计数是一种最简单基本的运算，计数器就是实现这种运算的逻辑电路，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能，计数器是由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS触发器、T触发器、D触发器及JK触发器等。
计数器在数字系统中应用广泛，如在电子计算机的控制器中对指令地址进行计数，以便顺序取出下一条指令，在运算器中作乘法、除法运算时记下加法、减法次数，又如在数字仪器中对脉冲的计数等等。
计数器可以用来显示产品的工作状态，一般来说主要是用来表示产品已经完成了多少份的折页配页工作。
它主要的指标在于计数器的位数，常见的有3位和4位的。
数字电子技术课程设计-同步五进制加法计数器-D触发器JK触发器
长沙学院课程设计说明书题目同步五进制加法计数器系(部) 电子与通信工程专业(班级) 电气工程及其自动化姓名黄明发学号***********指导教师瞿瞾起止日期 5.21-5.25数字电子技术课程设计任务书(5)系（部）：电子与通信工程系专业：电气工程及其自动化指导教师：瞿曌长沙学院课程设计鉴定表目录课程设计的目的 (4)课程设计内容及要求 (4)课程设计原理 (4)课程设计方案步骤 (4)建立状态图 (5)建立状态表 (5)状态图化简、分配，建立卡诺图 (5)确定状态方程以及激励方程 (5)绘制逻辑图，检查自启动能力 (6)绘制逻辑电路图并仿真 (6)观察时序电路逻辑分析仪，调节频率 (6)课程设计的思考与疑问 (7)课程设计总结 (8)参考文献 (8)其主要目的是通过本课程，培养、启发学生的创造性思维，进一步理解数字系统的概念，掌握小型数字系统的设计方法，掌握小型数字系统的组装和调试技术，掌握查阅有关资料的技能。
课程设计内容及要求设计一个小型数字电子系统——同步五进制加法计数器电路。
试用触发器设计一个同步五进制加法计数器。
应检查是否具有自启动能力。
设置一个复位按钮和一个启动按钮。
采用数码管显示计数器的数值。
课程设计原理计数器对时钟脉冲进行计数，每来一次上升沿时钟脉冲，计数器状态改变一次，每五个时钟脉冲完成一个计数周期。
原理图如A-1示，信号源同时接入三个D 触发器（74LS74N ）的，开关键1J 作为启动按钮和暂停按钮，开关键3J 则作为复位键，即数据清零按钮。
各驱动点210D D D 由三个D 触发器输出端Q 的组合驱动。
nnQ Q 10驱动触发器D0，nnQ Q 10 驱动触发器D1，01Q Q 则驱动触发器D2。
三个触发器的输出端都连接到数码管的接口上，信号源截一开关启动，PR 端接一双键开关用来复位清零。
同步五进制加法计数器图A-1建立状态表无进制计数器共有5个状态，需要3个触发器构成，按照状态图，写出加法计数器的状态表，如图加法计数器状态表A-3状态图化简、分配，建立卡诺图D2的卡诺图B-3确定状态方程以及激励方程nn Q Q D 100==1+n Q …………………………①)(101nnQ Q D ⊕==11+n Q ……………………②nn Q Q D 012==12+n Q …………………………③绘制逻辑图，检查自启动能力三个触发器有823=种情况，那么检验5、6、7是否能进入自启动的循环状态图中，将5、6、7的BCD 码带入激励方程中，看能否进入循环圈内，分析如下：5——101 代入方程 Q0=0 Q1=1 Q2=0 那么上升沿脉冲后为 010 6——110 代入方程 Q0=0 Q1=1 Q2=0 那么上升沿脉冲后为 010 7——111代入方程Q0=0Q1=0Q2=1那么上升沿脉冲后为 100由此可知，此计数器具有自启动功能，所以可以绘制逻辑电路图了；若是，代入激励方程后，不能进入循环状态图中，那么就得改变卡诺图中，取任意状态的5、6、7的状态值，重新书写激励方程，知道能够自启动为止。
电子线路实训——五进制计数器
目录<一>、前言 (1)一、设计题目 (2)二、题目功能及要求 (2)三、总体方案设计 (2)四、单元电路设计 (2)（一）、电路的结构设计 (2)（二）、元器件参数设计 (6)五、整体电路分析 (6)六、元器件明细 (7)七、设计结果验证 (7)八、电路的使用说明书 (8)九、心得体会 (8)十、参考资料 (8)前言一转眼，大二已经结束了，在这一学年里我们学了电路、模拟电子技术和数字电子技术等许多课程，学习和掌握了电子方面的很多理论知识。
为了让我们更好的掌握所学的电子理论知识，并将理论联系到实际中，学校特地的为我们安排了这次的电子线路实训。
让我们在掌握了模电、数电理论的基础上，进行理论联系实际和体会电子技术应用的初级训练。
在实训的过程中，我们自己设计自己焊接，运用课堂上所学的理论知识对实际问题进行分析和解决，并弄懂所做电路的工作原理，搞清电路中各元器件的功能、作用，同时学习查阅资料，自学一些课外知识。
增强了我们分析问题和解决问题的能力，培养和训练了我们制作电子电路的基本技能，提高了我们各方面的综合能力，为我们今后更好的适应社会的需求打下了基础。
这样电子线路实训的机会是很难得，大学四年这样的机会并不多，所以我很珍惜这次的实训，非常认真的对待它。
最后在自己的努力和老师的指导、同学的帮助下，我顺利的完成了这次的电子线路的实训。
一、设计题目五进制计数器二、题目功能及要求设计一个五进制计数器，实现0-5的循环计数。
要求用555电路来实现脉冲的产生，其他常用芯片可自己选择。
三、总体方案设计该五进制计数器的控制系统框图如下图所示。
由计数控制器、状态译码器、计数器、秒脉冲发生器和数码显示器组成。
计数控制器主要用于记录计数器的工作状态，通过译码器来控制数码显示器，脉冲发生器产生整个定时系统的时基脉冲，通过计数器实现计数。
其中脉冲发生器用555电路来实现，计数器选用十进制计数器74160，计数控制器是一个与非门，选用用74ls00，译码器则用7448来实现。
五进制计数器
目录0.前言 (1)1. 课题设计的目的 (2)2.课题设计所学要的器件 (2)3. 课题设计内容 (2)1.课题设计的要求 (2)2.课题设计所需器件的说明 (2)3.课题设计实验步骤的设计 (3)4.课题设计实验的现象 (4)4. 课题设计实验现象的分析 (5)心得与体会 (6)参考文献 (6)五进制计数器摘要伴随着现代科技的发展。
越来越多的更具现代性的一些东西进入了我们平凡的生活中。
从最早体积庞大的第一代电脑直到现在的平板掌上电脑，无时无刻的在告诉着我们：科技发展的迅速。
在算法这个领域，我国可以说是历史悠久。
从我们的《九章算术》到现代的科学计算机。
从我们祖先的算盘再到如今的计算机各种进制的计算。
在我们的生活中，我们经常打交道的就是十进制了。
它方便快捷。
适用于我们日常生活中的一些计算。
那么如果问计算机是怎么进行计算比较复杂的运算的呢？大部分人应该都知道二进制。
进制算法中有很多种算法，那么除了二进制之外还有多少人知道五进制、七进制、十六进制呢？本次课设就是在实验室中通过简单的数字数字模拟实验电路，来模拟五进制计数器。
通过观察二极管的状态来了解五进制的算法。
关键词：五进制进制算法数字模拟电路0.前言计数器是利用数字电路技术数出给定时间内所通过的脉冲数并显示计数结果的数电子仪器。
在电子计数器的输入通道接入各种模-数变换器，再利用相应的换能器便可制成各种数字化仪器。
而本课题设计主要是针对其计数功能进行研究。
在本课题设计中要求设计一个五进制计数器电路。
当控制端脉冲对模拟电路进行模拟实验时，实现二极管000---001---010---011---100的变换。
选定触发器，画出电路图。
1.课题设计的目的1.了解时序电路的设计方法和步骤，掌握计数器的工作原理。
2.了解芯片的调试、安装、以及使用步骤。
2.课题设计所学要的器件数字模拟实验电路板可提供手动脉冲数字模拟电路板74LS112P 芯片三枚74LS08P芯片一枚导线若干。
五进制可逆计数器设计方法及过程
五进制可逆计数器设计方法及过程
五进制可逆计数器是一种能够在五个状态之间进行计数的计数器，这五个状态分别是0、1、2、3和4。
设计一个五进制可逆计数器的方法及过程如下：
步骤1：确定计数器的位数
首先需要确定计数器所需的位数。
根据需求确定计数器的位数，例如确定一个3位的计数器。
步骤2：确定计数器的状态转移规则
在五进制计数器中，数位的值从0递增到4，然后再次回到0。
因此，确定计数器的状态转移规则如下：
当计数器的当前状态为4时，下一个状态为0；
当计数器的当前状态为0、1、2或3时，下一个状态为当前状态加1。
步骤3：设计计数器的电路
根据上述状态转移规则，设计计数器的电路。
可以使用触发器、逻辑门等组合逻辑电路来实现计数器。
步骤4：测试计数器
完成电路设计后，进行计数器的测试。
可以通过提供不同的输入信号，观察计数器的输出是否按照预期进行计数。
步骤5：添加可逆功能
五进制可逆计数器是指这个计数器可以在正向和逆向两个方向上进行计数。
为了实现可逆功能，可以在电路中添加一个控制信号，用来控制计数器的计数方向。
通过以上步骤，就可以设计一个五进制可逆计数器。
在实际的设计过程中，可能需要根据具体的需求对电路进行优化和调整。
实验十五集成二～五～十进制计数器的应用
实验十五集成二～五～十进制计数器的应用一、实验目的：1.掌握集成二～五～十进制计数器的逻辑功能；2.学会集成二～五～十进制计数器的应用。
二、实验原理：1.集成二～五～十进制计数器7490简介：集成二～五～十进制计数器内部电路如图1所示，其由四个J、K触发器及控制门电路组成。
其中FF0为T’触发器，在CP0作用下，Q完成一位二进制计数；FF3～FF1组成异步五进制计数器，在CP1作用下，Q3Q2Q1按421码完成五进制计数；在计数基础上，集成计数器还附加S91、S92两个置9功能端和R0l、R02两个置0功能端，当S91S92=1时，计数器Q3Q2Q1Q完成置9功能；S91S92=0、R01R02=1时，计数器Q3Q2Q1Q完成置0功能。
2.集成二～五～十进制计数器7490功能表：3.集成二～五～十进制计数器7490的应用：(1)构成8421BCD十进制加法异步计数器：由于集成二～五～十进制计数器内的二~五进制计数器均为下降沿触发，故在构成十进制计数器时，只需将421码五进制加法计数器的时钟CP1接二进制计数器的输出Q，则当Q从1返回0时，CP1得到下降沿，使Q3Q2Q1进行加1计数，故CP在时钟信号作用下，Q3Q2Q1Q完成8421BCD十进制加法异步计数器功能。
(2)构成5421BCD十进制加法异步计数器：集成二～五～十进制计数器构成5421BCD十进制加法异步计数器连接图如图3所示。
当CP1在时钟信号作用下，Q3Q2Q1按421码完成五进制计数；在Q3从1返回0时，CP得到下降沿Q 0按一位二进制计数；故CP1在时钟信号作用下，QQ3Q2Q1完成5421BCD十进制加法异步计数器功能。
(3)构成模10以内任意进制计数器①反馈置0法：由于集成二～五～十进制计数器具有附加异步“入1”复位端R01、R02，因此在将集成计数器构成模10(8421BCD十进制加法异步计数器、5421BCD十进制加法异步计数器)计数器基础上，适当利用计数器输出反馈回R01、R02，使计数器进入反馈端输出为1状态时，计数器复位，达到改变计数器计数时序，完成模10内任意进制计数功能。
74LS90引脚图及引脚功能
74LS90引脚图及引脚功能
74LS90计数器是一种中规模二一五进制计数器，管脚引线如图3.6-1，功能表如表3.6-1所示。
表3.6-1 7490功能表
A．将输出Q A与输入B相接，构成8421BCD码计数器；
B．将输出Q D与输入A相接，构成5421BCD码计数器；
C．表中H为高电平、L为低电平、×为不定状态。
74LS90逻辑电路图如图3.6-1所示，它由四个主从JK触发器和一些附加门电路组成，整个电路可分两部分，其中F A触发器构成一位二进制计数器；F D、F C、F B构成异步五进制计数器，在74LS90计数器电路中，设有专用置“0”端R
1、R2和置位（置“9”）端S1、S2。
74LS90具有如下的五种基本工作方式：
（1）五分频：即由F D、F C、和F B组成的异步五进制计数器工作方式。
（2）十分频（8421码）：将Q A与CK2联接，可构成8421码十分频电路。
（3）六分频：在十分频（8421码）的基础上，将Q B端接R1，Q C端接R2。
其计数顺序为000～101，当第六个脉冲作用后，出现状态Q C Q B Q A=110，利用Q B Q C=11反馈到R1和R2的方式使电路置“0”。
（4）九分频：Q A→R1、Q D→R2，构成原理同六分频。
（5）十分频（5421码）：将五进制计数器的输出端Q D接二进制计数器的脉冲输入端CK1，即可构成5421码十分频工作方式。
此外，据功能表可知，构成上述五种工作方式时，S1、S2端最少应有一端接地；构成五分频和十分频时，R1、R2端亦必须有一端接地。
基于74LS112的同步五进制加法计数器的设计与仿真
基于74LS112的同步五进制加法计数器的设计与仿真
季丽琴
【期刊名称】《智能计算机与应用》
【年(卷),期】2018(008)006
【摘要】根据同步时序逻辑电路设计思路,利用集成边沿JK触发器74LS112设计的同步五进制加法计数器,借助Muhism10进行仿真调试.该计数器主要由脉冲信号模块、触发模块和计数显示模块组成,可实现0～4共计5种计数状态.实验结果表明,该计数器的设计合理,不仅完美体现了理论推导与仿真实践的高度一致,而且可以作为设计任意进制同步加法计数器的参考.
【总页数】3页(P124-126)
【作者】季丽琴
【作者单位】苏州健雄职业技术学院电子信息学院,江苏太仓215400
【正文语种】中文
【中图分类】TH724
【相关文献】
1.关于同步十进制加法计数器的最优化设计 [J], 刘振来;石玉军;李守义;向根祥
2.基于74LS192的任意进制加法计数器的设计 [J], 穆玉珠;王术群
3.同步万进制计数器的设计与仿真分析 [J], 张燕;行小帅;张清泉;熊军
4.用波形分析法设计同步十进制加法计数器 [J], 罗春华
5.基于74LS112的同步五进制加法计数器的设计与仿真 [J], 季丽琴
因版权原因，仅展示原文概要，查看原文内容请购买。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验报告
课程名称：电子技术基础2 第7 次实验实验名称：同步时序电路逻辑设计
实验时间：2013 年11 月10 日
实验地点：机号
学号：姓名：
教师姓名：评定成绩：
实验7 同步时序电路逻辑设计一、实验目的：
1．掌握同步时序电路逻辑设计过程。
2．掌握实验测试所设计电路的逻辑功能。
3．学习EDA软件的使用。
二．实验仪器：
序号芯片或器材名称型号
1 主从JK触发器JKFF
2 二输入与门组件AND-2
3 BCD数字显示译码器7SED-B
三、实验原理：
同步时序电路逻辑设计流程图如图7-1 所示。
其主要步骤有：
1．确定状态转移图或状态转移表
根据设计要求写出状态说明，列出状态转移图或状态转移表，这是整个逻辑设计中最困
难的一步，设计者必须对所需要解决的问题有较深入的理解，并且掌握一定的设计经验和技巧，才能描绘出一个完整的、较简单的状态转移图或状态转移表。
2．状态化简
将原始状态转移图或原始状态转移表中的多余状态消去，以得到最简状态转移图或状态
转移表，这样所需的元器件也最少。
3．状态分配
这是用二进制码对状态进行编码的过程，状态数确定以后，电路的记忆元件数目也确定了，但是状态分配方式不同也会影响电路的复杂程度。
状态分配是否合理需经过实践检验，因此往往需要用不同的编码进行尝试，以确定最合理的方案。
4．选择触发器
通常可以根据实验室所提供的触发器类型，选定一种触发器来进行设计，因为同步时序
电路触发器状态更新与时钟脉冲同步，所以在设计时应尽量采用同一类型的触发器。
选定触发器后，则可根据状态转移真值表和触发器的真值表作出触发器的控制输入函数的卡诺图，然后求得各触发器的控制输入方程和电路的输出方程。
5．排除孤立状态
理论上完成电路的设计后，还需检查电路有否未指定状态，若有未指定状态，则必须检
查未指定状态是否有孤立状态，即无循环状态，如果未指定状态中有孤立状态存在，应采取措施排除，以保证电路具有自启动性能。
经过上述设计过程，画出电路图，最后还必须用实验方法对电路的逻辑功能进行验证，
如有问题，再作必要的修改。
时序电路的功能测试可以用静态和动态两种方法进行，静态测试由逻辑开关或数据开关提供输入信号，测试各级输出状态随输入信号变化的情况，可用指示灯观察，用状态转移真值表或功能表来描述。
动态测试是在方波信号的作用下，确定各输出端输出信号与输入信号之间的时序图，可用示波器观察波形。
在实际的逻辑电路设计中，以上的设计过程往往不能一次性通过，要反复经过许多次仿真调试，才能符合设计要求，既费时费力，又提高了产品的成本，而且，随着电路的复杂化，受工作场所及仪器设备等因素的限制，许多试验不能进行。
为了解决这些问题，很多国内外的电子设计公司推出了专门用于电子线路仿真和设计的“电子设计自动化（EDA）”（Electronics Design Automation）软件，例如Proteus,电子产品设计人员利用这个软件对所设计的电路行仿真和调试，一方面可以验证所设计的电路是否能达到设计要求的技术指标，另一方面又可以通过改变电路中元器件的参数，使整个电路性能达到最佳。
四、实验内容：
要求：
设计一个自然二进制码的五进制计数器
实验步骤：
①画出状态图
该电路无输入，只要对触发脉冲进行计数，所以状态图已经确定。
根据题意画出自然二进制码的5进制状态图。
②列状态表
现态次态输出
Q1n Q2n Q3n Q1n+1 Q2n+1 Q3n+1 Z
0 0 0 0 0 1 0
0 0 1 0 1 0 0
0 1 0 0 1 1 0
0 1 1 1 0 0 0
1 0 0 0 0 0 1
1 0 1 x x x x
1 1 0 x x x x
1 1 1 x x x x
③采用JK 触发器，由状态表和触发器激励表可作出激励函数的卡诺图，根据卡图，得J2、J1、J0,K2、K1.K0、Z 的表达式为
J0=Q2' K0=1
J1=K1=Q0
J2=Q0Q1 K2=1
④根据化简结果，画出逻辑电路图
五、实验体会：
在进行实验前，先看懂课件中的例题分析，在根据例题中的思路寻找本题与例题的相通之处，将这种相通之处充分利用分析清楚实验的思路，着手实验之前必须，弄清楚每一步，以及实验中计数器的变化，否则没有完备的思路就匆忙做实验只会浪费时间和精力，在进行试验时，如果有错误要耐心仔细的找出问题所在并修改更正。