数字逻辑电路与系统设计蒋立平主编习题解答
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
百度文库-让每个人平等地提升自我
第4章习题及解答
用门电路设计一个 4线一2线二进制优先编码器。编码器输入为 A 3A 2A1A0,A3优先级
最高,A o 优先级最低,输入信号低电平有效。输出为 Y i Y o ,反码输出。电路要求加
一 G 输出端,以指示最低优先级信号
Ao 输入有效。
题 解:根据题意,可列出真值表,求表达式,画出电路图。其真值表、表达式和电路图如
图题解所示。由真值表可知 G As A 2 A i A o 。
(b)求输岀表达式
图题解4.1
试用3线一8线译码器74138扩展为5线一32线译码器。译码器 74138逻辑符号如图(a ) 所示。 题 解:5线一32线译码器电路如图题解所示。
A 3 A 2 A 1 A o Y 1 Y o G
o o o o o o o o o o 1 o o o o o 1 o o o o o o 1 1 o o o o 1 o o o o o o 1 o 1 o o o o 1 1 o o o o o 1 1 1 o o o 1 o o o o 1 o 1 o o 1 o 1 o 1 o 1 o o 1 o 1 o 1 1 o 1 o 1 1 o o 1 o o 1 1 o 1 1 o o 1 1 1 o
1 1 1 1 1 1 1
1 1 o
(c)编码器电路图
(a)真值表
Y o A 3 A 2 A 3 A i
A A 2
Ai
Ao
Y i
Y o
百度文库
-
让每个人平等地提升自我
图题解4.3
写出图所示电路输出F i和F2的最简逻辑表达式。译码器74138功能表如表所示。
1
A
B
C
图P4.5
题解:由题图可得:
F 1(C,B,A)
m(0,2,4,6) A F 2(C ,B ,A )
m(1,3,5,7) A
试用一片4线一16线译码器74154和与非门设计能将 8421BCD 码转换为格雷码的代码转 换器。译码器74154的逻辑符号如图所示。
解:设4位二进制码为 B 3B 2B 1B 0,4位格雷码为R 3R 2R R 0。根据两码之间的关系可得:
R 3(
B 3
, B 2 , B 1, B 0)
m(8 ~15) B 3
只2但月2, B °)
m(4 ~ 11) m 4m 5m 6m 7m 8m 9 m 10mn R 1(B 3 , B 2, B 1, B 0 )
m(2~5,10~13) m 2 m 3m 4m 5m 10m 11m 12mn 3
R 0(
B 3
, B 2 , B 1 , B 0)
m(1,2,5,6,9,10,13,14) m 1 m 2 m 5 m 6m 9 m 10m 13m 14
则将译码器74154使能端均接低电平,码输入端从高位到低位分别接 B 3、B 2、B 「B 0,根
据上述表达式,在译码器后加3个8输入端与非门,可得R 2、R 、R 3可直接输出。(图 略)
试用8选1数据选择器74151实现下列逻辑函数。74151逻辑符号如图(a )所示。
⑴ F(A,B,C) m(2,4,5,7) ⑵ F(A,B,C) M (0,6,7) ⑶ F (代 B,C) (A B)(B C)
⑷ F (代 B,C,D) BC ACD ACD ABCD ABCD ⑸ F(A,B,C,D) m(0,2,3,5,6,7,8,9)
d(1^15)
题解:如将A 、B 、C 按高低位顺序分别连接到数据选择器
74151的地址码输入端,将数据
选择器的输出作为函数值 F 。则对各题,数据选择器的数据输入端信号分别为:
(注意,数
据选择器的选通控制端 ST 必须接有效电平,图略) ⑴ D 。 D 1 D 3 D 6
0, D 2 D 4 D 5 D 7 1 ⑵ D 0 D 6 D 7 0, D 1 D 2 D 3 D 4 D 5 1 ⑶ D 0
D 2
D 3 D 6
0, D 1 D 4
D 5 D 7
1
⑷
D 0 D 5 D, D 1 D 4 D, D 2 D 6 1, D 3
D 7 0
⑸ D 。 D , D 2 D, D 1
D3 D4 1, D5 D6 D7 0或1
图为4线-2线优先编码器逻辑符号,其功能见图( a )
题解:由图(a )真值表可见,当编码器无信号输入时,
E0 1,因此可以利用 E0的状态
来判断扩展电路中哪一个芯片有编码信号输入。所设计电路如图题解所示,由电路可见, 试用一片3线一8线译码器74138和两个与非门实现一位全加器。
译码器74138功能表如
表所示。
题解:全加器的输出逻辑表达式为:
S(A,B i ,C i1)(AB i AB i )C i1\(AB AB i )C i1 真值表。试用两个 4线-2线优先编码 器、两个2选1数据选择器和一个非门和一个与门, 设计一个带无信号编码输入标志的
8线-3线优先编码器。
当咼位编码器( 择器的0通道, 示咼位编码器( 2)的E0 0时,表示咼位编码器( 将高位编码器(2 )的码送到YY o 端; 2)无编码信号输入,而低位编码器( 无编码信号输入,则将低位编码器(
1 )的码送到 2)有编码信号输入,故选通数据选 当高位编码器(2)的E0 1时,表
YY 0端(当无编码信号输入输入时,
YY 。00 )。编码器输出的最咼位码,由咼位编码器( 见,EO Y 1表示无编码信号输入。
2)的EO 信号取反获得。由电路可
m(1,2,4,7)
G(A,B,C i1)(AB ABJG 1 AB i
m(3,5,6,7)
A o A 1
EO
1 )有可能有编码信号输入,也可能
E0Y Y o
Y 图题解4.11
Y 2