Quartus原理图输入法指南
QuartusII使用教程图形输入
骤来复原
第11页/共35页
11
二、在QuartusII6.0环境下建立工程
工程创建时的准备工作
QuartusII通过“工程（Project）”来管理设计文 件，必须为此工程创建一个放置与此工程相关的 所有设计文件的文件夹；
此文件夹名不宜用中文，也最好不要用数字，应 放到磁盘上容易找到的地方，不要放在软件的安 装目录中；
第8页/共35页
8
一、准备
1、使用QuartusII软件之前， 请确保软件已正常破解
若启动QuartusII时看到如下界 面，则说明软件尚未正常破解， 需要破解后才能正常使用：
将本机D:\Altera目录下的License.Dat文件 中的MAC号即完成破解;
右图所示为查看本机MAC地址（实际地址） 的方法。
思考题：
1、什么是可编程逻辑器件，简述其优点；
2、简述QuartusII从事本实验项目设计的流程。
第7页/共35页
7
第二部分：QuartusII软件使用
请同学们参照后面的步骤，提前做好预习， 熟悉QuartusII软件的操作环境；
QuartusII软件可到实验中心网站上下载， 要注意它的破解步骤
一、实验目的
1. 学习EDA集成工具软件Quartus II的使用； 2. 学会基于PLD的EDA设计流程； 3. 学会使用原理图设计小型数字电路； 4. 掌握对设计进行综合、仿真和设计下载的方法。
二、实验目仪器及器件
1、实验设备：数字电路实验箱1台 2、实验器件：可编程逻辑器件（背板）
第1页/共35页
Execution controls
Floorplan
Compiler report
若QuartusII界面上 To reset views:
QuartusⅡ原理图输入设计法入门
2.编辑输入原理图文件
如图3.21，右侧空白处就是原理图的编辑区
图3.21 图形编辑界面
§ 3.2
比较器的完整原理图
Quartus II原理图输入法
2.编辑输入原理图文件
3.22
比较器的原理图
§ 3.2
1）元件的选择与放置
Quartus II原理图输入法
2.编辑输入原理图文件
双击鼠标的左键，将弹出Symbol对话框，或单击鼠标右键，在弹出的选择 对话框中选择Insert-Symbol，也会弹出该对话框。如图3.23所示P44
四、时序仿真设计文件
Quartus II原理图输入法
• 4.进行功能仿真
– QuartusⅡ软件中默认的是时序仿真，如果进行功能仿 真则需要先对仿真进行设置，步骤如下：
• 1）选择QuartusⅡ主窗口Assignments菜单下的Settings…命 令，可以进入参数设置页面，如下图所示，然后单击 Simulation Settings ，在右边的对话框中的Simulation mode 中选择“Functional”；
图3.25 引脚属性编辑对话框
§ 3.2
Quartus II原理图输入法
2.编辑输入原理图文件
3）设定各输入、输出引脚名 编辑好所有引脚后保存
§ 3.2
三、编译设计图形文件
Quartus II原理图输入法
执行Processing-Start Compilation,如图3.27进行编译
编译结束后会出现错误和警告提示
图3.27 执行编译命令
图3.29 输出信号对输入信 号延时时间报告
• QuartusⅡ软件中的编译类型有全编译和分步编译两种。 • 全编译的过程包括分析与综合（Analysis & Synthesis）、 适配（Fitter）、编程（Assembler）、时序分析 (Classical Timing Analysis)这4个环节，而这4个环节各自 对应相应的菜单命令，可以单独分步执行，也就是分步编 译。
北邮数电实验Quartus原理图输入法设计与实现
北京邮电大学实验报告Quartus原理图输入法设计与实现学院：信息与通信工程学院班级：姓名：学号：一、实验名称：Quartus II 原理图输入法设计二、实验任务要求：1.用逻辑门实现一个半加器，仿真验证其功能，并生成新的半加器图形模块单元。
2.用实验内容一中生成的半加器模块和逻辑门实现一个全加器，仿真验证其功能，并下载到实验板上测试，要求用拨码开关设定输入信号，发光二极管显示输出信号。
3. 用3 线-8 线译码器（74LS138）和逻辑门设计并实现相应的函数，仿真验证其功能，并下载到实验板上测试。
要求用拨码开关设定输入信号，发光二极管显示输出信号。
二．设计思路与过程：真值表：1 1 1 1 1(3)逻辑函数为F=C B A +C B A +C B A +CBA，真值表如下A B C F0 0 0 10 0 1 10 1 0 10 1 1 01 0 0 01 0 1 01 1 0 01 1 1 1运用数字电路中所学习的知识，可以简单设计出半加器，全加器和译码器的实验原理图。
运行并观察仿真结果。
在菜单中选择Pin 项，将自己的输入信号与输出信号与实验板的引脚进行绑定。
将其成功下载后，便可以在实验板上实现相应的功能。
三．实验原理图：1.半加器：2.全加器：3.译码器：四．仿真波形图：1. 半加器：2.全加器：3.译码器：五．仿真波形分析：1. 半加器：半加器是能实现两个1 位二进制数相加求得和数及向高位进位的逻辑电路，加数和被加数分别用a,b 表示，求得的和与向高位进位用变量s,c 来表示。
易得c=ab，s=a⊕b，故只有当a,b 同时为高位时，c才输出高位，只要当a,b 不同时，则s 输出高位。
波形与理论完全符合。
2. 全加器：全加器是实现两个1 位二进制数及低位来的进位相加（即将3 个二进制数相加）求得和数及向高位进位的逻辑电路。
，由其原理易得，s=a⊕b⊕ci ，（a⊕b）c= ci+ab,将理论与波形图对比，完全符合。
QuartusⅡ原理图输入操作基础
3.2 输入设计文件
1、原理图输入法－优缺点：
优点：
1）可以与传统的数字电路设计法接轨，即使用传统设计方法得到电 路原理图，然后在QuartusⅡ平台完成设计电路的输入、仿真验证和综合， 最后下载到目标芯片中。 2） 它将传统的电路设计过程的布局布线、绘制印刷电路板、电路焊 接、电路加电测试等过程取消，提高了设计效率，降低了设计成本，减 轻了设计者的劳动强度。
当设计通过编译后选择当设计通过编译后选择quartusquartus主窗口主窗口toolstools菜单菜单下下netlistnetlistviewersviewersrtlviewerrtlviewer命令弹出命令弹出rtlrtl阅读器窗口阅读器窗口3333编译设计文件编译设计文件55rtlrtl阅读器阅读器rtlrtl阅读器窗口图阅读器窗口图3333编译设计文件编译设计文件5rtl阅读器rtl阅读器窗口的右边是过程设计结果的主窗口包括设计电路的模块和连线rtl阅读器的左边是层次列表在每个层次上一树状形式列出了设计电路的所有单元
3.3 编译设计文件
分步编译就是使用对应命令分步执行对应的编译环节， 每完成一个编译环节，生成一个对应的编译报告。分步编 译跟全编译一样分为四步： 1、分析与综合（Analysis & Synthesis） ：设计文件 进行分析和检查输入文件是否有错误，对应的菜单命令是 QuartusⅡ主窗口Process菜单下Start\Start Analysis & Synthesis，对应的快捷图标是在主窗口的工具栏上的 ； 2、适配（Fitter） ：在适配过程中，完成设计逻辑器 件中的布局布线、选择适当的内部互连路径、引脚分配、 逻辑元件分配等，对应的菜单命令是QuartusⅡ主窗口 Process菜单下Start\Start Fitter ；（注：两种编译方式引 脚分配有所区别 ）
第2章 Quartus II原理图输入
作者: 苏莉萍
陈东
廖超平
2．建立工程项目 运行Quatrus II软件,执行File => New Project Wizad 命令,建立工程。如下图示。
EDA技术与VHDL实用教程
作者: 苏莉萍
陈东
廖超平
在图2-2界面中点击Next按扭。
EDA技术与VHDL实用教程
作者: 苏莉萍
陈东
(3)设置仿真时间
(4)设置栅格的大小
(5)设置输入信号的波形 (6)保存文件，保存名为默认名 (7)进行功能仿真
EDA技术与VHDL实用教程
作者: 苏莉萍
陈东
廖超平
一、建立工程文件夹
1．新建一个文件夹作为工程项目目录
首先在计算机中建立一个文件夹作为工 程项目目录，此工程目录不能是根目录 ，比如D:，只能是根目录下的目录，比 如D:\EDA_book\code\Chapter2\ BiJiaoQi
EDA技术与VHDL实用教程
重点和难点
Quartus II原理图输入法
EDA技术与VHDL实用教程
作者: 苏莉萍
陈东
廖超平
引
言
本书介绍的FPGA/CPLD开发软件选用 Altera 公司的Quartus II，原理图输入设 计法是Quartus II的重要输入设计法，本 章讨论原理图输入设计法的基本知识，在 第三章再对原理图输入设计法作进一步的 深入讨论。 本章先介绍Quartus II原理图输入法的 文件建立、文件编辑、文件编译和文件仿 真方法，然后再介绍Quartus II 的器件编 程方法。
作者: 苏莉萍 陈东 廖超平
EDA技术与VHDL实用教程
第2章 Quartus II原理图输入 设计法入门
第2章 Quartus II原理图输入
EDA技术与VHDL实用教程 EDA技术与VHDL实用教程
作者: 作者: 苏莉萍
陈东
廖超平
这是选择其它EDA工具的对话框，我们使用 工具的对话框， 这是选择其它 工具的对话框 Quatrus II的集成环境进行开发，因此不作任何 的集成环境进行开发， 的集成环境进行开发 改动。 改动。按Next进入工程的信息总概对话框如下 进入工程的信息总概对话框如下 按钮就建立了一个空的工程项目。 图。按Finish按钮就建立了一个空的工程项目。 按钮就建立了一个空的工程项目
EDA技术与VHDL实用教程 EDA技术与VHDL实用教程
作者: 作者: 苏莉萍
陈东
廖超平
一、编程硬件与编程模式 所使用的Altera 编程硬件可以是 Master 所使用的 Blaster、ByteBlasterMV、ByteBlaster 、 、 II 或USB-Blaster 下载电缆或 Altera 编程 单元 (APU)。国内许多开发板和实验箱使 。 用ByteBlasterMV或ByteBlaster II下载电 或 下载电 缆。具体情况请查看所使用的开发板和实 验箱的有关所明。 验箱的有关所明。
EDA技术与VHDL实用教程 EDA技术与VHDL实用教程
作者: 作者: 苏莉萍
陈东
廖超平
一、建立工程文件夹 1．新建一个文件夹作为工程项目目录 ． 首先在计算机中建立一个文件夹作为工 程项目目录， 程项目目录，此工程目录不能是根目录 比如D:，只能是根目录下的目录， ，比如 ，只能是根目录下的目录，比 如D:\EDA_book\code\Chapter2\ BiJiaoQi
EDA技术与VHDL实用教程 EDA技术与VHDL实用教程
作者: 作者: 苏莉萍
第2章 Quartus II原理图输入
15
作者: 苏莉萍 陈东 廖超平
二、编辑设计图形文件
1． 建立原理图文件 ▪ 执行File => New命令，弹出新建文件对话
框如图。
2ED0A2技0术/与1V2H/D2L实用教程
16
作者: 苏莉萍 陈东 廖超平
▪ 如上图示，Quatrus II支持五种设计输入法 文件：“AHDL File”是AHDL文本文件； “Block Diagram/Schematic File”是流程 图和原理图文件，简称原理图文件；“EDIF File”是网表文件；“Verilog HDL File”是 Verilog HDL文本文件；“VHDL File”是 VHDL文本文件。选择“Block Diagram/ Schematic File”，按OK即建立一个空的原 理图文件。
2ED0A2技0术/与1V2H/D2L实用教程
11
作者: 苏莉萍 陈东 廖超平
▪ 按Next按钮，出现添加工程文件的对话框如图
2ED0A2技0术/与1V2H/D2L实用教程
12
作者: 苏莉萍 陈东 廖超平
▪ 若原来已有文件，可选择，这里直接按Next 进行下一步，选择FPGA器件的型号如图示。
2ED0A2技0术/与1V2H/D2L实用教程
2ED0A2技0术/与1V2H/D2L实用教程
14
作者: 苏莉萍 陈东 廖超平
▪ 这是选择其它EDA工具的对话框，我们使用 Quatrus II的集成环境进行开发，因此不作任何 改动。按Next进入工程的信息总概对话框如下 图。按Finish按钮就建立了一个空的工程项目。
2ED0A2技0术/与1V2H/D2L实用教程
2ED0A2技0术/与1V2H/D2L实用教程
Quartus原理图输入法指南
提示： *需提前拷贝好文件 (.bdf或.gdf) *仅拷贝所需文件 *拷贝到工程目录中 *文件被调用时默认 已加入工程文件
3
3、选择所用FPGA型号，单击Next
提示： *下载与之有关 *课程实验台中 芯片为Cyclone的 EP1C6Q2单击Next
*可给连接线命名，源处、目标处同名表示已实现连接
9
⑶输入/输出管脚的设定 *按需选择input、output元件，并与相应元件管脚连接 *对所有input、output元件进行命名
提示： *命名尽量简明 *Node、Bus、Conduit 的命名规则不同 *其它元件实例名亦可 修改
3、保存原理图设计文件 从菜单File→Save进入、或使用工具条，可保存文件
☆编译是相对工程文件而言的，必须先打开工程文件！ 1、设置顶层文件
*在窗口Project Navigator→Files中，选中目标文件后、 点击鼠标右键，即可设置为顶层文件
*进入菜单Project，亦可将当前编辑文件设置为顶层文件
12
2、编译顶层文件 *选择菜单Processing→Compiler Tool后，点击Start即可
待换
24
⑶选择编程模式及配置文件 *在编程窗口Mode栏中，选择JTAG模式 *核对下载文件路径及文件名，可用Add File手工选择 *选中下载文件的Program/Configure复选框
待换
25
⑷配置下载 *在编程窗口中，单击Start，对目标FPGA器件配置下载
待换
*下载失败时，根据提示的错误信息，作相应处理 *下载成功后，即可进行所设计电路的硬件调试、测试
*在编辑区可移动元件，放置到合适的位置
8
⑵元件的连接 *根据源处/目标处管脚类型，使工具箱相应连接线有效 *在源处按下鼠标左键、移至目标处、松开鼠标左键即可
Quartus-II使用教程图形输入
查看Quartus II生成的报告和统计数 据，了解设计的性能和资源使用情况， 以便进一步优化设计。
04 常见问题与解决方案
CHAPTER
如何处理设计中的冲突
冲突类型
资源冲突、时序冲突等。
解决方法
优化设计，重新分配资源，调整时序约束等。
避免策略
在设计阶段进行充分的仿真和时序分析，提 前发现并解决冲突。
Quartus II 使用教程 - 图形输 入
目录
CONTENTS
• 图形输入简介 • Quartus II 中的图形输入 • 图形输入工具的使用 • 常见问题与解决方案 • 图形输入的未来发展
01 图形输入简介
CHAPTER
什么是图形输入
图形输入是一种编程方式，通过图形化界面将设计的电路原理 图输入到EDA（Electronic Design Automation）软件中，如 Quartus II。
保存和导出设计
完成设计后，保存原理图文件并导出为 Quartus II项目文件（.qpf）。
优化和验证设计
优化设计
根据需要优化设计，例如调整元件布局、 布线等，以提高设计的性能和可制造性。
时序分析
进行时序分析，检查设计的时序约束 是否满足要求，如果不满足，需要对
设计进行调整。
仿真验证
使用仿真工具对设计进行验证，确保 设计的正确性和可靠性。
如何开始一个新的图形输入项目
启动 Quartus II 软件
打开 Quartus II 软件，选择“File”菜单中的“New Project”。
选择项目类型
在“New Project”对话框中，选择“Graphical Project”作为项目operties”对话框中，设置项目名称、保存路径、目 标器件等参数。
QuartusII原理图设计方法
§ 2.1
四、时序仿真设计文件
2、设置仿真时间
Quartus II原理图输入法
执行Edit-End Time…命令，设置合适的时间
§ 2.1
四、时序仿真设计文件
2、设置仿真时间
Quartus II原理图输入法
执行Edit-Grid Size…命令，设置合适的时间
§ 2.1
四、时序仿真设计文件
Quartus II原理图输入法
1quartusii原理图输入法quartusii设计软件界面如图1所示图1quartusii软件界面一quartusii设计流程介绍与maxplus软件一样quartusii软件的开发流程也概括为设计输入设计编译设计仿真和设计下载等过程下面分别加以描述
实验二 QuartusⅡ原理图输入设计法
QuartusⅡ原理图输入设计法学习：
§ 2.1
1）元件的选择与放置
Quartus II原理图输入法
2.编辑输入原理图文件
元件放置完成
§ 2.1
2）连接各个元件符号
Quartus II原理图输入法
2.编辑输入原理图文件
把鼠标移置一个input元件连接处，单击鼠标左键，移到要与之相连的非门元件
的连接处，松开鼠标即可连接两个要连的元件如图2.24所示
§ 2.1
五、生成元件符号
Quartus II原理图输入法
生成的符号存放在本工程目录下，文件名BiJiaoQi，文件后缀名.bsf
选择器件的封装形
式、引脚数目和速
度级别约束可选器 选择Cyclone系列 件的范围。
图2.5 选择器件对话框
§ 2.1
Quartus II原理图输入法
一、Quartus II设计流程介绍 5） 图2.6 询问是否选择其他EDA工具
Quartus_II使用教程1和2 加详细例子,图形细解每一步
§2.3 相关技术基本知识与基本技能一、QuartusⅡ原理图输入法应用数字逻辑电路的基本知识，使用QuartusⅡ原理图输入法可非常方便地进行数字系统的设计。
应用QuartusⅡ原理图输入法，还可以把原有的使用中示规模的通用数字集成电路设计的数字系统移植到FPGA或CPLD中。
下面以一个二人表决器的设计为例说明QuartusⅡ原理图输入法的使用方法。
(一)建立工程文件夹1.新建一个文件夹作为工程项目目录首先在计算机中建立一个文件夹作为工程项目目录，此工程目录不能是根目录，比如D:，只能是根b录下的b录，比如D:\EDA _book\code\Chapter3\BiaoJueQi。
下一页§2.3 相关技术基本知识与基本技能2.建立工程项目运行Quartus Ⅱ软件，执行File=>New Project Wizard 命令，建立工程，如图2-17所示。
在图2-18界面中单击Next按钮。
在所弹出的图2-19 New Project Wizard对话框中，填写Directory，Name, Top-Level Entity等项目。
其中第一、第二、第三个文本框分别是工程项目目录、项目名称和项目顶层设计实体的名称。
单击Next按钮，出现添加工程文件的对话框，如图2-20所示。
若原来己有文件，可选择相应文件，这单直接单击Next进行下一步，选择FPGA器件的型号，如图2-21所示。
下一页上一页§2.3 相关技术基本知识与基本技能在Family下拉框中，根据需要选择一种型号的FPGA，比如Cyclone系列FPGA。
然后在“Available devices:”中根据需要的FPGA 型号选择FPGA型号，比如“EP1C3T144C8”，注意在Filters一栏中选中“Show Advanced Devices”以显示所有的器件型号。
再单击Next按钮，出现如图2-22所示对话框。
最新quartus__用原理图输入法设计八位全加器实验
q u a r t u s__用原理图输入法设计八位全加
器实验
实验一用原理图输入法设计八位全加器
一实验目的
熟悉利用Quartus II 的原理图输入方法设计简单组合电路，掌握层次化设计的方法，并通过一个8位全加器的设计把握利用EDA软件进行原理图输入方式的电子线路设计的详细流程。
二实验原理
一个8位全加器可以由8个一位全加器构成，加法器间的进位可以串行方式实现，即将低位加法器的进位输出 cout 与相邻的高位加法器的最低进位输入信号 cin 相接。
而1位全加器可以按照5.4节介绍的方法来完成。
三实验内容
1：完成半加器和全加器的设计，包括原理图输入、编译、综合、适配、仿真、实验板上的硬件测试，并将此全加器电路设计成一个硬件符号入库。
键1、键2、键3（PIO0/1/2）分别接ain、bin、cin；发光管D2、D1（PIO9/8）分别接sum和cout。
半加器原理图如下所示：
半加器仿真波形图如下图所示：
一位全加器原理图如下所示：
一位全加器仿真波形如下图所示：
2，建立一个更高层次的原理图设计，利用以上获得的1位全加器构成8位全加器，并完成编译、综合、适配、仿真、和硬件测试。
建议选择电路模式1（附图F-2）：键2、键1输入8位加数：键4、键3输入8位被加数：数码6和数码5显示加和：D8显示进位cout。
八位全加器原理图如下所示：
八位全加器波形图如下所示：
四实验总结
通过本次实验，我掌握了Quartus II 的原理图输入方法设计简单组合电路和层次化设计的方法和详细流程。
2.实验二 QuartusII原理图输入法层次化设计
fadd instab cs co实验二 QuartusII 原理图输入法层次化设计一、实验目的1. 掌握原理图文件的设计方法2. 掌握调用模块设计原理图文件的方法3. 掌握原理图文件层次化设计的方法 二、 实验器材 计算机与QuartusII 工具软件三、实验原理1、按照原理图设计法的步骤操作，根据图1设计一个一位全加器，编译仿真通过后，把fadd.bdf 文件生成fadd.bsf 符号文件，以备在项目二中调用该符号。
2、 按图2设计一个四位二进制加法器，设计原理图前，需将1中的fadd.bdf 和fadd.bsf 文件复制到此项目目录下 四、实验步骤（一）设计一位全加器1. 在D 盘下新建文件夹：D:\fadd2. 新建项目fadd ：1）打开QuartusII2）File →New Project Wizard …… 3）选择项目文件夹路径：D:\fadd 4）输入项目名和文件名：fadd 5）点击“Next ”，直到最后。
3. 建立原理图文件fadd ：1）File →New2）选择第二项：Block Diagram/Schematic File 4. 画电路图（见图1）1）选择器件：GND 、vcc 、74151、input 、output 。
2）连线：节点线。
3）修改输入输出名称。
输入：a 、b 、c 。
输出：s 、co 。
5. 保存设计图形文件。
Save ：路径（D:\fadd ） 6. 点击图标，对文件进行编译。
如有错误，重复第4、5步。
7. 执行File →Create/Update →Create Symbol Files for Current File 命令，生成符号文件hadd.bsf 。
（二）设计四位二进制加法器1、在D盘下新建文件夹：D:\add42、将项目（一）中的fadd.bdf和fadd.bsf文件复制到此项目目录下3、新建项目add4：a)打开QuartusIIb)File→New Project Wizard ……c)选择项目文件夹路径：D:\add4d)输入项目名和文件名：add4e)点击“Next”，直到最后。
Quartus原理图输入法设计三人表决器实验
Quartus2原理图输入法(上机实训)原理图输入法设计三人表决器实验一：Quartus II 7.2 启动___________•方法一、直接双击桌聞上的图标Lawd，可以打开Quartus IT 7.2 ：•方法二、执行：【开始【程序】一(Alteral - [Quartus II 7. 2] - (Quartus II 7. 2 TalkBack Install]菜单命令，可N打开软件°•启动软件后，甘你的电脑没有Internet互联网，会岀现提示，提示你没有连接到Altera的官方网站*将无法获得更新的资潞f点击瞪确定d继续，因为这不影响软件的正常使用・二Quartus II 7.2 软件界面"Lx -gggp isfcirn 4詰4仝：- • ”ZL」J 土Quartus II 7.2软件的狀认启动界面如下图所示，由标题栏、菜单栏、常用工具栏、整源管理窗口* 程序编译或仿真运行状态的显示窗口、程序編译或仿頁的结果显示窗口和工程編辑T作区组成・三:Quartus II 7.2软件使用：_. ^I C E SC："' S■--仕n_1.新建项目工程使用Quartusl门.2设计一个数字逻辑电路，并用时序波形图对电路的功能进行仿真，同时还可以将设计正确的电路下载到可编程的逻辑器件(CTLD、FPGA)中.因软件在完成密个设计、编译.仿真和下载等这些丁.作过程中，会有很多相芸的文件产生，刃了便于管理这些设计文件・我们在设计电踣Zllih先骡建立一个项口工程(NewProject)・幷设瓷好这个工稗能正常工作的相关条件和坏境・建立工程的方法和步骤如下:（1）先建一个文件夹。
就在电脑本地硬盘找个地方建一个用于保存下一步工作中要产生的工程项目的文件夹.注意，文件夹的命名及其保存的路径中不能育中文字符.（2）再开始建立新项目工程・方法如右图点击：［File］菜单，选择下拉列衰中的［New Project Wizard...J 令・打开建立新项目工程的向导对话框。
quartus操作技巧
QuartusII操作技巧1、原理图输入时，标注可以通过复制，然后重命名设置，要注意的是，复制时必须连同连线一起复制，否则粘贴后就是纯文本而不是标注了。
2、原理图输入时，输入端口命名的技巧：假设输入端为a[7..0]、b[7..0]，则只需要先输入两个输入端口，将其命名为a0、b0并连好导线，然后将端口和导线一并复制，则可以很方便地生成a1b1……a7b7；同理，假设输出端为sum[7..0]，则只需要先输入一个输出端口，将其命名为sum0并连好导线，然后将端口和导线一并复制，则可以很方便地生成sum1……sum7。
3、在仿真集成环境下，软件默认位于上面的位为高位，下面的位为低位，如果有必要将上下位顺序颠倒时，可以将所有位全部选中，点仿真工具条上的，选中即可。
这里decending是指降序，ascending是升序。
4、在移位程序中，如果想把中间信号添加进仿真文件以显示移位过程，可这样操作：在name栏单击右键，insert nodes or bus→ node finder→Filter: pins:all & Register: post-fitting，然后list就可以显示并添加中间信号；引脚锁定时，在node filter的空白处单击右键，点node finder，方法同前。
另外，在锁定输出端dataout，中间信号是q[7..0]时，dataout和q[7]（或q[0]）锁定在同一个引脚才不会出现警告。
5、实验过程中，同一工程如果有几个设计实体，一则要注意编译前设置顶层实体，方法：project→set as top-level entity；二则要注意在仿真前设置当前要仿真的文件，否则会出现找不到仿真源文件的错误提示，方法：assignments|settings…下的simulator选项卡中选择simulation input 文件，并且在此选项卡里，还可以设置。
6、关于（）和[]在原理图源文件和VHDL源文件中的使用。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
6
二、形成原理图设计文件
1、建立原理图设计文件 从菜单File→New进入，在6种设计输入法中选择原理图输 入法，单击OK，即可进入原理图编辑器
提 示 ： 硬 件 实 验 课 程 要 求 如 此
7
2、编辑原理图设计文件 ⑴元件的选择与放置 *可在Symbol对话框中选择元件，单击OK
提示： *弹出Symbol方法：双 击鼠标左键、工具条… *元件库包含系统库和 Project库两类 *Project库由用户自定 义符号文件(.bsf)组成 *亦可在编辑区用Copy 及Paste命令实现选择
*在编辑区可移动元件，放置到合适的位置管脚类型，使工具箱相应连接线有效 *在源处按下鼠标左键、移至目标处、松开鼠标左键即可
提示： *连接线有3种：Node、 Bus、Conduit *所连接的源端、目标 端元件管脚类型应相同 *应避免移动元件时产 生多余交叉点 *工具箱有多种功能
提示： 修改原理图文件 后，必须重新编译、 生成仿真网表
19
⑵进行功能仿真 *在对话框的Simulator input中输入仿真波形文件名 *在对话框中单击Start，即可开始功能仿真 *在对话框中单击Report，可查看、核对输出波形
20
五、对原理图设计文件进行硬件测试
1、器件设置及引脚锁定
⑴器件设置 [该步骤可缺省] *从菜单Assignments→Device进入，可重新选择器件 *单击Device & Pin Options…，可配置Unused Pins状态等
提示： 有多种方法 触发编译开始
*编译结束时，会报告警告或错误的统计情况 *编译出错时，按Message提示修改错误，直至编译通过
13
四、对原理图设计文件进行时序仿真
1、建立用于仿真的波形文件
⑴进入波形文件编辑器 选择菜单File→New，在对话框的Other Files中选择 Vector Waveform File后，即可进入
Quartus II原理图输 入法指南
一、建立工程文件
1、填写工程目录名及工程文件名，可从菜单File→
New Project Wizard进入，完成后单击Next
提示： 可能会弹出 与工程文件或 工程目录有关 的询问对话框
2
2、添加所需原始设计文件到工程文件中，单击Next
提示： *需提前拷贝好文件 (.bdf或.gdf) *仅拷贝所需文件 *拷贝到工程目录中 *文件被调用时默认 已加入工程文件
※该步骤可省略，缺省值为1us及10ns
17
3、设置波形文件的输入波形信号
*选中工具箱的Zoom Tool，可调整Period的显示宽度 *选择并设置各个输入管脚的信号波形
提示： 管脚可以分组， 以简化设置信号值 的繁杂程度 (Edit→Grouping)
*将设置的波形信号，保存到文件中
18
4、进行功能仿真 ⑴生成功能仿真网表 *选择菜单Processing→Simulator Tool，弹出相应对话框 *在对话框中选择Functional后，单击Generate Functional Simulation Netlist，即可生成功能仿真网表
3
3、选择所用FPGA型号，单击Next
提示： *下载与之有关 *课程实验台中 芯片为Cyclone的 EP1C6Q240C8
4
4、添加准备使用的新EDA工具，单击Next
提示： 通常只需要 使用Quartus 提供的EDA工 具
5
5、查看、确认所建立的工程文件信息，单击Finish
提示： 此时建立的 只是一个空的 工程文件
*回到Insert Node or Bus对话框，点击OK即可完成选择
*保存文件，即可实现波形文件(.vwf)的建立
16
2、设置波形文件的仿真时间
*选中工具箱的Attach window，可显示波形文件编辑器菜单 *选择菜单Edit→End Time，在对话框中可设置结束时间 *选择菜单Edit→Grid Size，在对话框中可设置时间单位
*单击Hardware Setup，弹出Hardware Setup对话框
23
*单击Add Hardware，在所弹出对话框的Hardware type中 选择ByteBlasterMV or ByteBlasterⅡ
待换
提示： 未连接电 缆或断开实 验箱电源时， 将会出现异 常
*回到编程窗口，其第一行将显示相应的硬件类型信息
待换
24
⑶选择编程模式及配置文件 *在编程窗口Mode栏中，选择JTAG模式 *核对下载文件路径及文件名，可用Add File手工选择 *选中下载文件的Program/Configure复选框
待换
25
⑷配置下载 *在编程窗口中，单击Start，对目标FPGA器件配置下载
待换
*下载失败时，根据提示的错误信息，作相应处理 *下载成功后，即可进行所设计电路的硬件调试、测试
22
2、编程下载设计文件
--只介绍JTAG编程模式
JTAG模式可用编译好的SOF文件直接对FPGA器件进行配置
⑴连接硬件 *断开实验箱电源，用ByteBlasterMV或ByteBlasterⅡ下载 电缆连接好计算机并口与实验箱的开发板，然后打开电源 ⑵设置编程器 --初次安装或改变下载电缆时 *选择菜单Tools→Programer，进入编程窗口
⑵引脚锁定
*从菜单Assignments→Device进入，进入Pin Planner
21
*在Pin Planner中，针对原理图所有管脚[即Node Name]， 依次双击对应的Location栏，在出现的下拉列表中选择合适的
器件引脚
*保存引脚锁定信息至文件，可使用工具条、或从菜单进入
*再编译一次，把引脚锁定信息编译到下载文件中 (.sof或.pof)
*可给连接线命名，源处、目标处同名表示已实现连接
9
⑶输入/输出管脚的设定 *按需选择input、output元件，并与相应元件管脚连接 *对所有input、output元件进行命名
提示： *命名尽量简明 *Node、Bus、Conduit 的命名规则不同 *其它元件实例名亦可 修改
3、保存原理图设计文件 从菜单File→Save进入、或使用工具条，可保存文件
☆编译是相对工程文件而言的，必须先打开工程文件！ 1、设置顶层文件
*在窗口Project Navigator→Files中，选中目标文件后、 点击鼠标右键，即可设置为顶层文件
*进入菜单Project，亦可将当前编辑文件设置为顶层文件
12
2、编译顶层文件 *选择菜单Processing→Compiler Tool后，点击Start即可
En d
26
14
⑵选择所需的输入输出管脚 *在Name区域对应右键菜单中，从Insert打开Insert Node or Bus对话框，单击Node Finder
15
*在Node Finder对话框中，单击List后，可从左边选择所 需的输入输出管脚到右边
提示： *只可对顶层 文件建立仿真 文件 *Filter可决 定Nodes Found 的内容
10
4、生成原理图符号文件 *选择菜单File→Create/Update→Create Symbol Files
for Current File，将弹出文件名对话框
*编辑文件名并保存为文件
提示：*Symbol的Project库由该类文件组成 *该类文件应该在编译/仿真正确后生成
11
三、编译原理图设计文件