高频开关电源PCB布局与布线技巧

高频开关电源PCB布局与布线技巧

目前的交换式稳压器和电源设计更精巧、性能也更强大，但其面临的挑战之一，在于不断加速的开关频率使得PCB设计更加困难。PCB布局正成为区分一个开关电源设计好坏的分水岭。本文将就如何在第一次就实现良好PCB布局提出建议。

以一个将24V降为3.3V的3A交换式稳压器为例。乍看之下，一个10W稳压器不会太困难，所以设计师通常会忍不住直接进入建构阶段。

不过，在采用像美国国家半导体的Webench等设计软件后，我们可观察该构想实际上会遭遇哪些问题。输入上述要求后，Webench会选出该公司‘Simpler Switcher’系列的LM25576(一款包括3A FET的42V 输入组件)。它采用的是带散热垫的TSSOP‐20封装。

Webench选项包括对体积或效率的设计最佳化，这些均为单一选项。即高效率要求低开关频率(降低FET内的开关损耗)。因此需要大容量的电感和电容，因而需更大PCB空间。

注意：最高效率是84%，且此最高效率是当输入‐输出间的压差很低时实现的。此例中，输入/输出比率大于7。一般情况，用两个级降低级‐级比率，但透过两个稳压器得到的效率不会更好。

接着，我们选择最小PCB面积的最高开关频率。高开关频率最可能在布局方面产生问题。随后Webench 产生包含所有主动和被动组件的电路图。

电路设计

参考图1的电流通路：把FET在导通状态下流经的通路标记为红色；把FET在关断状态下的回路标记为绿色。我们观察到两种不同情况：两种颜色区域和仅一种颜色的区域。我们必须特别关注后一种情况，因为此时电流在零以及满量程电压间交替变化。这些均为高di/dt区域。

图1

高di/dt的交流电在PCB导线周围产生大量磁场，该磁场是该电路内其它组件甚至同一或邻近PCB上其它电路的主要干扰源。由于假设公共电流路径不是交流电，因此它不是关键路径，di/dt的影响也小得多。另一方面，随着时间变化，这些区域的负载更大。本例中，从二极管阴极到输出以及从输出地到二极管阳极是公共通路。当输出电容充放电时，该电容具有极高的di/dt。连接输出电容的所有线路必须满足两个条件：由于电流大，它们要宽；为最小化di/dt影响，它们必须尽量短。

图2

事实上，设计师不应采用把导线从Vout和接地引至电容的所谓传统布局方法。这些导线应是流经大交流电的。将输出和接地直接连至电容端子是更好的方法。因此，交替变化的电流仅展现在电容上。连接电容的其它导线现在流经的几乎是恒定电流，且与di/dt相关的任何问题都已被解决。

图3

接地是另一个经常发生误解之处。简单地在‘level 2’放置一个地平面并将全部接地连接连至其上并不会获得好的结果。

图4

让我们看看为什么。我们的设计范例显示，有高达3A的电流

必须从接地流回到源端(一个24V汽车电池或一个24V电源)。

在二极管、COUT、CIN和负载的接地连接处会有大电流。而交

换式稳压器的接地连接流经的电流小。同样情况也适用于电阻

分压器的接地参考。若上述全部接地接脚都连至一个地平面，

我们会遇到接地弹跳(ground bouncing)。虽然很小，但电路中的感应点(如藉以获得反馈电压的电阻分压器)将不会有稳定的参考接地。这样，整个稳压精密度将受到极大影响。实际上，我们甚至会从隐藏在level 2的地平面中得到‘震铃(ringing)’，而该震铃非常难以定位。

图5

另外，大电流连接必须用到连接地平面的过孔，而过孔是另一

个干扰和噪声源。把CIN接地连接作为电路输入和输出侧所有

大电流接地导线的星节点是更好的方案。星节点连接地平面及

两个小电流接地连接(IC和分压器)。

图6

现在地平面很洁净：没有大电流、没有地弹跳。

所有大电流地是以星型与CIN地连接起来的。所

有设计师必须做的是使接地导线(全部在PCB的

第一层)尽可能短而粗。在这种背景下，若节省

铜，基本上不会获得好结果。

布线技巧

布线手法会为电阻分压器带来差别。该导线从COUT连至电阻分压器，其接地回到COUT。我们必须确保该回路不会形成一个开放区域。开放区域会产生接收天线的作用。若我们能保证导线下的地平面是没被干扰的，则由导线和其下的接地以及level 1和level 2间形成的区域应是不受干扰的。现在，我们可得知为何接地不应放在level 4，因为距离显着增加了。

另一种方式是电阻分压器的地连接可布线至level 1，使两条导线平行并尽可能靠近以使区域更小。这些观察适用于讯号流经的全部导线：传感器连接、放大器输出、ADC或音讯功率放大器的输入。对每个模拟讯号，都要处理得使其不太容易导入噪声。

只要有可能，就尽量最小化开放区域的这个要求，对低阻抗导线也同样适用；在这种情况下，我们有一个向PCB其它部份或其它设备发射干扰讯号的潜在源(天线)。注意：就开放区域来说是越小越好。

以下两条导线也很关键：从IC的开关输出到二极管和电感节点；从二极管到该节点。这两条导线都有很高的di/dt：无论是开关导通还是二极管流过电流，所以这些导线应尽可能短而粗。从节点到电感以及从电感到COUT的导线就不那么关键。在本例中，电感电流相对恒定且变化缓慢。我们所要做的是确保它是低阻抗点以最小化压降。

实际布局

我们看一下好的布局(下面)。主要组件是一款与外接FET一起使用的MSOP‐8封装控制器。

观察CIN附近的空间。注意：该电容的接地点直接连至二极管阳极。你无法使‘电源地’内的导线过短！FET[SW]应向上移动几毫米以缩短阴极‐电感‐FET导线。

COUT区域是看不到的。但我们可观察到电阻分压器(FB1‐FB2)非常接近该IC。FB2与另一个地平面连接，IC的地接脚也一样处理。利用三个过孔把‘讯号’地连至地平面，而‘电源’地也是利用三个过孔连接PCB的GND接脚。这样，‘讯号’地就不会‘看’到‘电源’地的任何接地弹跳。

若你遵循几个简单规则(本文仅讨论了其中一些)，则你的PCB布局将不会遇到麻烦。在动手布局前，仔细思考PCB布局将事半功倍，有助于节省处理开关电源异常所需花费的时间。

图7

节点阻抗

应检查高阻抗节点，因为它们很容易被干扰。

最关键节点是IC的反馈接脚，其讯号取自电阻分压器。FB接脚是放大器(如LM25576)或比较器的输入(如采用磁滞稳压器的场合)。在两种情况，FB点的阻抗都相当高。因此，电阻分压器应放置在FB接脚的右侧，从电阻分压器中间连一条短导线到FB。从输出到电阻分压器的导线是低阻抗，且可用较长导线连至电阻分压器。此处的重点是布线方法而非导线长度。

其它节点就不是如此关键了。所以不必忧虑开关节点、二极管、COUT、开关IC的VIN接脚或CIN。