lvds接口定义及原理知识
LVDS原理及设计指南
LVDS原理及设计指南LVDS全称为低压差分信号(Low Voltage Differential Signaling)，是一种高速串行接口技术，广泛应用于电子设备中进行高速数据传输。
LVDS主要通过两对差分信号进行数据传输，其中一对信号传输高电平信号，另一对信号传输低电平信号，通过差分运算来提高抗干扰能力和抗噪声能力，以实现高质量的数据传输。
LVDS的工作原理如下：1.发送端：将输入信号通过电流驱动压缩成低压差分信号，并通过双绞线传输给接收端。
2.传输线路：使用双绞线进行数据传输，利用差分运算来抵消传输线上的共模噪声和反射噪声。
3.接收端：对接收到的低压差分信号进行解码，还原成原始的输入信号。
设计LVDS接口时需要注意以下几点：1.信号线路的设计：为了保证信号的完整性和稳定性，需要控制信号线的阻抗匹配，减小信号线的长度和延迟，并避免信号线与高频噪声信号线的交叉和平行布线。
2.布线和PCB设计：保持信号线的长度均匀，并尽量使用同一层或相邻层进行差分信号线布线，以减小信号线之间的不平衡和串扰。
3.电源和接地：为了提供噪声的抑制和信号的稳定性，需要使用低噪声电源和低阻抗接地。
4.EMI抑制：由于LVDS接口传输速率高，会引起较大的电磁辐射干扰，因此需要在设计中加入适当的EMI抑制措施，如电磁屏蔽、地线设计和滤波器等。
5.信号匹配：为了保证所发送信号的完整性和稳定性，需要将发送端与接收端之间的差分阻抗匹配，以最大限度地减小信号反射和串扰。
总之，LVDS是一种高速串行接口技术，通过差分运算进行数据传输，具有抗噪声和抗干扰能力强的特点。
在设计LVDS接口时需注意信号线路的设计、布线和PCB设计、电源和接地、EMI抑制以及信号匹配等方面，以保证高质量的数据传输。
LVDS屏接口定义解析
常见LVDS 屏接口定义讲解很多初学者对于如何区分屏的接口类型很是头疼，是LVDS 屏，TTL 屏还是RS DS 屏？总是很难搞清出。
如何快速识别出液晶屏的接口类型则需要一些经历的，下面从屏的屏线接口的样式来对接口类型做出分类的介绍，帮助大家快速识别屏的接口类型。
以下方法是个人认识，缺乏之处请大家谅解。
〔1〕TTL 屏接口样式：D6T 〔单6位TTL 〕：31扣针，41扣针。
对应屏的尺寸主要为笔记本液晶屏〔8寸，10寸，11寸，12寸〕，还有局部台式机屏15寸为41扣针接口。
S6T 〔双6位TTL 〕：30＋45针软排线，60扣针，70扣针，80扣针。
主要为台式机的14寸，15寸液晶屏。
D8T 〔单8位TTL 〕：很少见S8T 〔双8位TTL 〕：有，很少见80扣针〔14寸，15寸〕 〔2〕LVDS 屏接口样式：D6L 〔单6位LVDS 〕：14插针，20插针，14片插，30片插〔屏显基板100欧姆电阻的数量为4个〕主要为笔记本液晶屏〔12寸，13寸，14寸，15寸〕 D8L 〔单8位LVDS 〕：20插针〔5个100欧姆〕〔15寸〕S6L 〔双6位LVDS 〕：20插针，30插针，30片插〔8个100欧姆〕〔14寸，15寸，17寸〕S8L 〔双8位LVDS 〕：30插针，30片插〔10个100欧姆电阻〕〔17寸，18寸，19寸，20寸，21寸〕 〔3〕RSDS 屏接口样式:50排线，双40排线，30＋50排线。
主要为台式机〔15寸，17寸〕液晶屏。
上面我们知道了屏的型号和接口了，但是我们还不知道这个是多少位的屏和多少的供电，为了让大家轻松搞会这一步，我们拿一个单6位LVDS 的屏来解析一下，此款屏的型号为：LP141*3〔20针插接口〕屏接口定义在液晶屏的规格书里面都有这一个页面在屏的接口定义中我们看出液晶屏的供电为3.3这里面出现了两组数据每组中都有一对时钟信号，这个屏我们就能看出这是一个30针双8位屏，屏的供电为5V。
完整版)LVDS接口详解
完整版)LVDS接口详解LVDS输出接口是一种数字视频信号传输方式，它利用低压差分信号技术接口，在两条PCB走线或一对平衡电缆上通过差分进行数据的传输。
相比于TTL接口，LVDS输出接口具有高速率、低噪声、远距离、高准确度等优点，因此在17in及以上液晶显示器中得到了广泛的应用。
LVDS接口电路由驱动板侧的LVDS输出接口电路（LVDS发送器）和液晶面板侧的LVDS输入接口电路（LVDS接收器）组成。
LVDS发送器将驱动板主控芯片输出的17L电平并行RGB数据信号和控制信号转换成低电压串行LVDS信号，然后通过柔性电缆传送到液晶面板侧的LVDS接收器。
LVDS接收器再将串行信号转换为TTL电平的并行信号，送往液晶屏时序控制与行列驱动电路。
在数据传输过程中，LVDS接口采用差分信号对的形式进行传输，每个数据传输通道或时钟传输通道的输出都为两个信号（正输出端和负输出端）。
这种方式不仅可以提高数据传输速率，还可以减少电磁干扰和功耗，使得LVDS输出接口更加稳定可靠。
不同种类的液晶显示器的驱动板上的LVDS发送器并不相同。
有些LVDS发送器是一片或两片独立的芯片，例如DS90C383；而有些则是集成在主控芯片中，例如主控芯片gm5221内部集成了LVDS发送器。
LVDS输出接口也分为四种类型，其中第一种是单路6位LVDS输出接口。
这种接口电路采用单路方式传输，每个基色信号（即RGB三色中的其中任何一种颜色）采用6位数据（XOUT0＋、TXOUT0－，TXOUT1＋、TXOUT1－，TXOUT2＋、TXOUT2－），共18位RGB（6bit X 3（RGB3色））数据，因此也被称为18位或18bit LVDS接口。
第二种是双路6位LVDS输出接口。
在这种接口电路中，两个基色信号（例如红色和绿色）共用一条传输线，而蓝色信号则使用另一条传输线，每个基色信号采用6位数据，因此也被称为双路18位或18bit LVDS接口。
LVDS屏接口定义解析
常见LVDS屏接口定义讲解很多初学者对于如何区分屏的接口类型很是头疼，是LVDS屏，TTL屏还是RSDS 屏？总是很难搞清出。
如何快速识别出液晶屏的接口类型则需要一些经验的，下面从屏的屏线接口的样式来对接口类型做出分类的介绍，帮助大家快速识别屏的接口类型。
以下方法是个人认识，不足之处请大家谅解。
（1）TTL屏接口样式：D6T（单6位TTL）：31扣针，41扣针。
对应屏的尺寸主要为笔记本液晶屏（8寸，10寸，11寸，12寸），还有部分台式机屏15寸为41扣针接口。
S6T（双6位TTL）：30＋45针软排线，60扣针，70扣针，80扣针。
主要为台式机的14寸，15寸液晶屏。
D8T（单8位TTL）：很少见S8T（双8位TTL）：有，很少见80扣针（14寸，15寸）（2）LVDS屏接口样式：D6L（单6位LVDS）：14插针，20插针，14片插，30片插（屏显基板100欧姆电阻的数量为4个）主要为笔记本液晶屏（12寸，13寸，14寸，15寸）D8L（单8位LVDS）：20插针（5个100欧姆）（15寸）S6L（双6位LVDS）：20插针，30插针，30片插（8个100欧姆）（14寸，15寸，17寸）S8L（双8位LVDS）：30插针，30片插（10个100欧姆电阻）（17寸，18寸，1 9寸，20寸，21寸）（3）RSDS屏接口样式:50排线，双40排线，30＋50排线。
主要为台式机（15寸，17寸）液晶屏。
上面我们知道了屏的型号和接口了，但是我们还不知道这个是多少位的屏和多少的供电，为了让大家轻松搞会这一步，我们拿一个单6位LVDS的屏来解析一下，此款屏的型号为：LP141X3（20针插接口）屏接口定义在液晶屏的规格书里面都有这一个页面这里面出现了两组数据每组中都有一对时钟信号，这个屏我们就能看出这是一个30针双8位屏，屏的供电为5V。
常见的LVDS接口定义20PIN单6定义：1：电源2：电源3：地4：地5：R0- 6：R0+ 7：地8：R1- 9：R1+ 10：地11：R2- 12：R2+ 13：地14：CLK- 15：CLK+ 16空17空18空19空20空每组信号线之间电阻为（数字表100欧左右）指针表20－100欧左右（4组相同阻值）20PIN双6定义：1：电源2：电源3：地4：地5：R0- 6：R0+ 7：R1- 8：R1+ 9：R2- 10：R2+ 11：CLK- 12：CLK+ 13：RO1- 14：RO1+ 15：RO2- 16：RO2+ 17：RO3-18：RO3+19：CLK1- 20：CLK1+知识点：TTL接口的屏线明显比LVDS的屏线多常见31扣41扣30+50 60扣7 0扣80扣TTL的屏也有单组数据和双组数据之分以此类推就可以了常见TTL屏线D6T（单6位TTL）：31扣针，41扣针。
LVDS接口定义
LVDS接口又称RS-644总线接口，是20世纪90年代才出现的一种数据传输和接口技术。
LVDS即低电压差分信号，这种技术的核心是采用极低的电压摆幅高速差动传输数据，可以实现点对点或一点对多点的连接，具有低功耗、低误码率、低串扰和低辐射等特点，其传输介质可以是铜质的PCB连线，也可以是平衡电缆。
LVDS在对信号完整性、低抖动及共模特性要求较高的系统中得到了越来越广泛的应用。
目前，流行的LVDS技术规范有两个标准：一个是TIA/EIA（电讯工业联盟/电子工业联盟）的ANSI/TIA/EIA－644标准，另一个是IEEE 1596.3标准。
如上图，就是一块单六位LVDS 30针接口的液晶屏，其中1脚GND就是地，2脚、3脚VCC就是电压，4、6、7脚为存储IC（一般为24C之类的芯片）的读写信号脚，就是我们常换DELL机器的屏所说的码片，这里面存储了屏的一些信息，如型号、生产日期等，DELL 之类的少类的机器就往屏上这个IC里写入了自家的识别信号。
8脚R0-、9脚R0+为第一组LVDS信号，依次类推，每往下一组信号中间都空一脚，共三组R-及R+信号，一直到接口的17脚CLKIN-、18脚CLKIN+，这两脚很重要，断开一根线，屏就无法显示，R-+的信号，少了一根两根还可以点亮屏，当然会显示不正常！这四对信号用数字表量阻值表现为100欧--120欧（不同屏）。
像我以前装液晶显示器的时候，这个单六位LVDS，只要对应单六位，再对应屏的分辨率（分辨率很重要）写个程序，屏线只用十根线，几乎就可以点亮这类的屏！这类屏我们常称为单六，当然液晶显示器的屏还有单八，单八的就多了对R3-和R3+，别小看这多出的一对信号，液晶屏的色彩就会多很多~单八位的己经过时了，以前15寸的液晶显示器的屏很多都是单八位的。
当然，还有双八的~现在的市面上的液晶显示器都是双八位的接口啦~这里，我可以大胆的说：笔记本上用的都是单六，和双六的~现在液晶显示器上用的都是双八位了，早期的还有TTL、TMDS、TCON接口的，这类接口的我们修本的完全不必了解。
lvds液晶屏幕接口详解
1．LVDS输出接口概述之答禄夫天创作液晶显示器驱动板输出的数字信号中，除了包含RGB数据信号外，还包含行同步、场同步、像素时钟等信号，其中像素时钟信号的最高频率可超出28MHz。
采取TTL接口，数据传输速率不高，传输距离较短，且抗电磁干扰（EMI）能力也比较差，会对RGB数据造成一定的影响；另外，TTL多路数据信号采取排线的方式来传送，整个排线数量达几十路，不单连接方便，而且不适合超薄化的趋势。
采取LVDS输出接口传输数据，可以使这些问题迎刃而解，实现数据的高速率、低噪声、远距离、高准确度的传输。
那么，什么是LVDS输出接口呢？LVDS，即Low Voltage Differential Signaling，是一种低压差分信号技术接口。
它是美国NS公司（美国国家半导体公司）为克服以TTL电平方式传输宽带高码率数据时功耗大、EMI电磁干扰大等缺点而研制的一种数字视频信号传输方式。
LVDS输出接口利用非常低的电压摆幅（约350mV）在两条PCB走线或一对平衡电缆上通过差分进行数据的传输，即低压差分信号传输。
采取LVDS输出接口，可以使得信号在差分PCB线或平衡电缆上以几百Mbit／s的速率传输，由于采取低压和低电流驱动方式，因此，实现了低噪声和低功耗。
目前，LVDS输出接口在17in及以上液晶显示器中得到了广泛的应用。
2．LVDS接口电路的组成在液晶显示器中，LVDS接口电路包含两部分，即驱动板侧的LVDS输出接口电路（LVDS发送器）和液晶面板侧的LVDS输入接口电路（LVDS接收器）。
LVDS发送器将驱动板主控芯片输出的17L电平并行RGB数据信号和控制信号转换成低电压串行LVDS信号，然后通过驱动板与液晶面板之间的柔性电缆（排线）将信号传送到液晶面板侧的LVDS接收器，LVDS接收器再将串行信号转换为TTL电平的并行信号，送往液晶屏时序控制与行列驱动电路。
图1所示为LVDS接口电路的组成示意图。
LVDS（低电压差分信号）原理简介
LVDS（低电压差分信号）原理简介1 、LVDS信号介绍LVDS：Low Voltage Differential Signaling，低电压差分信号。
LVDS传输支持速率一般在155Mbps（大约为77MHZ）以上。
LVDS是一种低摆幅的差分信号技术，它使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。
IEEE在两个标准中对LVDS信号进行了定义。
ANSI/TIA/EIA-644中，推荐最大速率为655Mbps，理论极限速率为1.923Mbps。
1.1 LVDS信号传输组成图1 LVDS信号传输组成图LVDS信号传输一般由三部分组成：差分信号发送器，差分信号互联器，差分信号接收器。
差分信号发送器：将非平衡传输的TTL信号转换成平衡传输的LVDS信号。
通常由一个IC来完成，如：DS90C031差分信号接收器：将平衡传输的LVDS信号转换成非平衡传输的TTL信号。
通常由一个IC来完成，如：DS90C032差分信号互联器：包括联接线（电缆或者PCB走线），终端匹配电阻。
按照IEEE 规定，电阻为100欧。
我们通常选择为100，120欧。
1.2 LVDS信号电平特性LVDS物理接口使用1.2V偏置电压作为基准，提供大约400mV 摆幅。
LVDS驱动器由一个驱动差分线对的电流源组成（通常电流为3.5mA），LVDS接收器具有很高的输入阻抗，因此驱动器输出的电流大部分都流过100Ω的匹配电阻，并在接收器的输入端产生大约350mV 的电压。
电流源为恒流特性，终端电阻在100――120欧姆之间，则电压摆动幅度为：3.5mA * 100 = 350mV ；3.5mA * 120 = 420mV 。
下图为LVDS与PECL（光收发器使用的电平）电平变化。
图2 LVDS与PECL电平图示由逻辑“0”电平变化到逻辑“1”电平是需要时间的。
由于LVDS信号物理电平变化在0。
lvds液晶屏幕接口详解
1．LVDS输出接口概述液晶显示器驱动板输出的数字信号中，除了包括RGB数据信号外，还包括行同步、场同步、像素时钟等信号，其中像素时钟信号的最高频率可超过28MHz。
采用TTL接口，数据传输速率不高，传输距离较短，且抗电磁干扰（EMI）能力也比较差，会对RGB数据造成一定的影响；另外，TTL多路数据信号采用排线的方式来传送，整个排线数量达几十路，不但连接不便，而且不适合超薄化的趋势。
采用LVDS输出接口传输数据，可以使这些问题迎刃而解，实现数据的高速率、低噪声、远距离、高准确度的传输。
那么，什么是LVDS输出接口呢？LVDS，即Low Voltage Differential Signaling，是一种低压差分信号技术接口。
它是美国NS公司（美国国家半导体公司）为克服以TTL电平方式传输宽带高码率数据时功耗大、EMI电磁干扰大等缺点而研制的一种数字视频信号传输方式。
LVDS输出接口利用非常低的电压摆幅（约350mV）在两条PCB走线或一对平衡电缆上通过差分进行数据的传输，即低压差分信号传输。
采用LVDS输出接口，可以使得信号在差分PCB线或平衡电缆上以几百Mbit／s的速率传输，由于采用低压和低电流驱动方式，因此，实现了低噪声和低功耗。
目前，LVDS输出接口在17in及以上液晶显示器中得到了广泛的应用。
2．LVDS接口电路的组成在液晶显示器中，LVDS接口电路包括两部分，即驱动板侧的LVDS输出接口电路（LVDS发送器）和液晶面板侧的LVDS输入接口电路（LVDS接收器）。
LVDS发送器将驱动板主控芯片输出的17L电平并行RGB数据信号和控制信号转换成低电压串行LVDS信号，然后通过驱动板与液晶面板之间的柔性电缆（排线）将信号传送到液晶面板侧的LVDS接收器，LVDS接收器再将串行信号转换为TTL电平的并行信号，送往液晶屏时序控制与行列驱动电路。
图1所示为LVDS接口电路的组成示意图。
图1 LVDS接口电路的组成示意图在数据传输过程中，还必须有时钟信号的参与，LVDS接口无论传输数据还是传输时钟，都采用差分信号对的形式进行传输。
lvds接口原理
lvds接口原理
LVDS（Low Voltage Differential Signaling）是一种串行通信接
口标准，主要用于高速点对点数据传输。
LVDS接口通过使用
两个信号线，分别称为正非平衡（positive/negative）信号线，
来传输数据。
LVDS接口的原理可以概括为以下几个步骤：
1. 编码器：发送端将输入的并行数据编码成串行LVDS信号。
编码器将每一个数据位分别与对应的正非平衡信号线相连，当数据为1时，正线上的电压高于负线上的电压，当数据为0时，正线上的电压低于负线上的电压。
2. 传输线路：LVDS信号通过传输线路传输到接收端。
传输线
路应具备良好的抗干扰能力和差分传输特性。
3. 解码器：接收端接收到LVDS信号后，对正非平衡信号进
行解码。
解码器根据正线和负线上的电压差异，判断出数据位是1还是0。
4. 输出：解码器将解码后的信号输出为并行数据。
LVDS接口适用于高速数据传输，主要特点包括高速传输、低
功耗、抗干扰能力强等。
由于其优异的性能，LVDS接口在液
晶显示器、摄像头、工业自动化等领域得到广泛应用。
lvds液晶屏幕接口详解
1．LVDS输出接口概述液晶显示器驱动板输出的数字信号中，除了包括RGB数据信号外，还包括行同步、场同步、像素时钟等信号，其中像素时钟信号的最高频率可超过28MHz。
采用TTL接口，数据传输速率不高，传输距离较短，且抗电磁干扰（EMI）能力也比较差，会对RGB数据造成一定的影响；另外，TTL 多路数据信号采用排线的方式来传送，整个排线数量达几十路，不但连接不便，而且不适合超薄化的趋势。
采用LVDS输出接口传输数据，可以使这些问题迎刃而解，实现数据的高速率、低噪声、远距离、高准确度的传输。
那么，什么是LVDS输出接口呢？LVDS，即Low Voltage Differential Signaling，是一种低压差分信号技术接口。
它是美国NS公司（美国国家半导体公司）为克服以TTL电平方式传输宽带高码率数据时功耗大、EMI电磁干扰大等缺点而研制的一种数字视频信号传输方式。
LVDS输出接口利用非常低的电压摆幅（约350mV）在两条PCB走线或一对平衡电缆上通过差分进行数据的传输，即低压差分信号传输。
采用LVDS输出接口，可以使得信号在差分PCB线或平衡电缆上以几百Mbit／s的速率传输，由于采用低压和低电流驱动方式，因此，实现了低噪声和低功耗。
目前，LVDS输出接口在17in及以上液晶显示器中得到了广泛的应用。
2．LVDS接口电路的组成在液晶显示器中，LVDS接口电路包括两部分，即驱动板侧的LVDS输出接口电路（LVDS发送器）和液晶面板侧的LVDS输入接口电路（LVDS接收器）。
LVDS发送器将驱动板主控芯片输出的17L电平并行RGB数据信号和控制信号转换成低电压串行LVDS信号，然后通过驱动板与液晶面板之间的柔性电缆（排线）将信号传送到液晶面板侧的LVDS接收器，LVDS接收器再将串行信号转换为TTL电平的并行信号，送往液晶屏时序控制与行列驱动电路。
图1所示为LVDS接口电路的组成示意图。
图1 LVDS接口电路的组成示意图在数据传输过程中，还必须有时钟信号的参与，LVDS接口无论传输数据还是传输时钟，都采用差分信号对的形式进行传输。
lvds接口定义及原理知识
30PIN单8定义：
1：空2：电源3：电源 4：空 5：空 6：空 7：空 8：R0- 9：R0+ 10：地 11：R1- 12：R1+ 13：地 14：R2- 15：R2+ 16：地 17：CLK- 18：CLK+ 19：地 20：R3- 21：R3+ 22：地 23：空 24：空 25：空 26：空 27：空 28空 29空 30空
。LVDS驱动和接收器不依赖于特定的供电电压，因此它很容易迁移到低压供电的系统中去，而性能不变。作为比较，ECL和PECL技术依赖于供电电压，ECL要求负的供电电压，PECL参考正的供电电压总线上电压值（Vcc)而定。而GLVDS是一种发展中的标准尚未确定的新技术，使用500mV的供电电压可提供250mV 的信号摆幅。不同低压逻辑信号的差分电压摆幅示于图1。 LVDS在两个标准中定义。IEEE P1596.3(1996年3月通过)，主要面向SCI(Scalable Coherent Interface)，定义了LVDS的电特性，还定义了SCI协议中包交换时的编码；ANSI/EIA/EIA-644(1995年11月通过)，主要定义了LVDS的电特性，并建议了655Mbps的最大速率和1.823Gbps的无失真媒质上的理论极限速率。在两个标准中都指定了与物理媒质无关的特性，这意味着只要媒质在指定的噪声边缘和歪斜容忍范围内发送信号到接收器，接口都能正常工作。 LVDS具有许多优点：①终端适配容易；②功耗低；③具有fail-safe特性确保可靠性；④低成本；⑤高速传送。这些特性使得LVDS在计算机、通信设备、消费电子等方面得到了广泛应用。图2给出了典型的LVDS接口，这是一种单工方式，必要时也可使用半双工、多点配置方式，但一般在噪声较小、距离较短的情况下才适用。每个点到点连接的差分对由一个驱动器、互连器和接收器组成。驱动器和接收器主要完成TTL信号和LVDS信号之间的转换。互连器包含电缆、PCB上差分导线对以及匹配电阻。 LVDS驱动器由一个驱动差分线对的电流源组成通常电流为3.5mA)，LVDS接收器具有很高的输入阻抗，因此驱动器输出的电流大部分都流过 100Ω的匹配电阻，并在接收器的输入端产生大约350mA 的电压。当驱动器翻转时，它改变流经电阻的电流方向，因此产生有效的逻辑〃1〃和逻辑〃0〃状态。低摆幅驱动信号实现了高速操作并减小了功率消耗，差分信号提供了适当噪声边缘和功率消耗大幅减少的低压摆幅。功率的大幅降低允许在单个集成电路上集成多个接口驱动器和接收器。这提高了PCB板的效能，减少了成本。 不管使用的LVDS传输媒质是PCB线对还是电缆，都必须采取措施防止信号在媒质终端发生反射，同时减少电磁干扰。LVDS要求使用一个与媒质相匹配的终端电阻（100±20Ω），该电阻终止了环流信号，应该将它尽可能靠近接收器输入端放置。LVDS驱动器能以超过155.5Mbps的速度驱动双绞线对，距离超过10m。对速度的实际限制是：①送到驱动器的TTL数据的速度；②媒质的带宽性能。通常在驱动器侧使用复用器、在接收器侧使用解复用器来实现多个 TTL信道和一个LVDS信道的复用转换，以提高信号速率，降低功耗。并减少传输媒质
lvds液晶屏幕接口详解
1．LVDS输出交心概括之阳早格格创做液晶隐现器启动板输出的数字旗号中，除了包罗RGB数据旗号中，还包罗止共步、场共步、像素时钟等旗号，其中像素时钟旗号的最下频次可超出28MHz.采与TTL交心，数据传输速率没有下，传输距离较短，且抗电磁搞扰（EMI）本领也比较好，会对付RGB数据制成一定的做用；其余，TTL多路数据旗号采与排线的办法去传递，所有排线数量达几十路，没有单连交便当，而且没有符合超薄化的趋势.采与LVDS输出交心传输数据，不妨使那些问题迎刃而解，真止数据的下速率、矮噪声、近距离、下准确度的传输.那么，什么是LVDS输出交心呢？LVDS，即Low V oltage Differential Signaling，是一种矮压好分旗号技能交心.它是好国NS公司（好国国家半导体公司）为克服以TTL电仄办法传输宽戴下码率数据时功耗大、EMI电磁搞扰大等缺面而研制的一种数字视频旗号传输办法.LVDS输出交心利用非常矮的电压晃幅（约350mV）正在二条PCB走线大概一对付仄稳电缆上通过好分举止数据的传输，即矮压好分旗号传输.采与LVDS输出交心，不妨使得旗号正在好分PCB线大概仄稳电缆上以几百Mbit／s的速率传输，由于采与矮压战矮电流启动办法，果此，真止了矮噪声战矮功耗.暂时，LVDS输出交心正在17in及以上液晶隐现器中得到了广大的应用.2．LVDS交心电路的组成正在液晶隐现器中，LVDS交心电路包罗二部分，即启动板侧的LVDS输出交心电路（LVDS收支器）战液晶里板侧的LVDS 输进交心电路（LVDS交支器）.LVDS收支器将启动板主控芯片输出的17L电仄并止RGB数据旗号战统制旗号变换成矮电压串止LVDS旗号，而后通过启动板与液晶里板之间的柔性电缆（排线）将旗号传递到液晶里板侧的LVDS交支器，LVDS交支器再将串止旗号变换为TTL电仄的并止旗号，支往液晶屏时序统制与止列启动电路.图1所示为LVDS交心电路的组成示企图.图1 LVDS交心电路的组成示企图正在数据传输历程中，还必须奇尔钟旗号的介进，LVDS 交心无论传输数据仍旧传输时钟，皆采与好分旗号对付的形式举止传输.所谓旗号对付，是指LVDS交心电路中，每一个数据传输通道大概时钟传输通道的输出皆为二个旗号（正输出端战背输出端）.需要证明的是，分歧的液晶隐现器，其启动板上的LVDS 收支器没有尽相共，有些LVDS收支器为一片大概二片独力的芯片（如DS90C383），有些则集成正在主控芯片中（如主控芯片gm5221内里便集成了LVDS收支器）.3．LVDS输出交心电路典型与TTL输出交心相共，LVDS输出交心也分为以下四种典型：（l）单路6位LVDS输出交心那种交心电路中，采与单路办法传输，每个基色（即RGB三色中的其中所有一种颜色）旗号采与6位数据（XOUT0＋、TXOUT0－，TXOUT1＋、TXOUT1－，TXOUT2＋、TXOUT2－），共18位RGB（6bit X 3（RGB3色））数据，果此，也称18位大概18bit LVDS交心.此，也称18位大概18bit LVDS 交心.（2）单路6位LVDS输出交心那种交心电路中，采与单路办法传输，每个基色旗号采与6位数据，其中奇路数据为18位，奇路数据为18位，共36位RGB数据，果此，也称36位大概36bit LVDS交心.（3）单路8位1TL输出交心那种交心电路中，采与单路办法传输，每个基色旗号采与8位数据（XOUT0＋、TXOUT0－，TXOUT1＋、TXOUT1－，TXOUT2＋、TXOUT2－，TXOUT3+,TXOUT3），共24位RGB 数据(8bit X 3)，果此，也称24位大概24bit LVDS交心.（4）单路8位1TL输出位交心那种交心电路中，采与单路办法传输，每个基色旗号采与8位数据，其中奇路数据为24位，奇路数据为24位，共48位RGB数据，果此，也称48位大概48bit LVDS交心4．典型LVDS收支芯片介绍典型的LVDS收支芯片分为四通道、五通道战十通道几种，底下简要举止介绍.（1）四通道LVDS收支芯片图2 所示为四通道LVDS收支芯片（DS90C365）内里框图.包罗了三个数据旗号（其中包罗RGB、数据使能DE、止共步旗号HS、场共步旗号VS）通道战一个时钟旗号收支通道.图2 4通道LVDS收支芯片内里框图4通道LVDS收支芯片主要用于启动6bit液晶里板.使用四通道LVDS收支芯片不妨形成单路6bit LVDS交自电路战奇／奇单路6bit LVDS交心电路.（2）五通道LVDS收支芯片图3 所示为五通道LVDS收支芯片（DS90C385）内里框图.包罗了四个数据旗号（其中包罗RGB、数据使能DE、止共步旗号IIS、场共步旗号vs）通道战一个时钟旗号收支通道.图3 5通道LVDS收支芯片内里框图五通道LVDS收支芯片主要用于启动8bit液晶里板.使用五通道LVDS收支芯片主要用去形成单路8bit LVDS交心电路战奇／奇单路8bit LVDS交心电路.（3）十通道LVDS收支芯片图4所示为十通道LVDS收支芯片（DS90C387）内里框图.包罗了八个数据旗号（其中包罗RGB、数据使能DE、止共步旗号HS、场共步旗号VS）通道战二个时钟旗号收支通道.图4 十通道LV DS收支芯片内里框图十通道LVDS收支芯片主要用于启动8bit液晶里板.使用十通道LYDS收支芯片主要用去形成奇／奇单路8bit LVDS位交心电路.正在十通道LVDS收支芯片中，树坐了二个时钟脉冲输出通道，那样搞的手段是不妨越收机动的符合分歧典型的LVDS 交支芯片.当LVDS交支电路共样使用一片十通道LVDS交支芯片时，只需使用一个通道的时钟旗号即可；当LVDS交支电路使用二片五通道LVDS交支芯片时，十通道LYDS收支芯片需要为每个LVDS交支芯片提供单独的时钟旗号.5．LVDS收支芯片的输进与输出旗号（1）LVDS收支芯片的输进旗号LVDS收支芯片的输进旗号去自决控芯片，输进旗号包罗RGB数据旗号、时钟旗号战统制旗号三大类.①数据旗号：为了证明的便当，将RGB旗号以及数据选通DE战止场共步旗号皆算做数据旗号.正在供6bit液晶里板使用的四通道LVDS收支芯片中，公有十八个RGB旗号输进引足，分别是R0～R5白基色数据（6bit 白基色数据，R0为最矮灵验位，R5为最下灵验位）六个，G0～G5绿基色数据六个，B0～B5蓝基色数据六个；一个隐现数据使能旗号DE（数据灵验旗号）输进引足；一个止共步旗号HS输进引足；一个场共步旗号VS输进引足.也便是道，正在四通道LYDS收支芯片中，公有二十一个数据旗号输进引足.正在供8bit液晶里板使用的五通道LVDS收支芯片中，公有二十四个RGB旗号输进引足，分别是白基色数据R0～W（8bit白基色数据，R0为最矮灵验位，R7为最下灵验位）八个，绿基色数据G0～G7八个，蓝基色数据B0～B7八个；一个灵验隐现数据使能旗号DE（数据灵验旗号）输进引足；一个止共步旗号HS输进引足；一个场共步旗号VS输进引足；一个各用输进引足.也便是道，正在五通道LVDS收支芯片中，公有二十八个数据旗号输进引足.该当注意的是，液晶里板的输进旗号中皆必须要有DE旗号，然而有的液晶里板只使用简单的DE旗号而没有使用止场共步旗号.果此，应用于分歧的液晶里板时，有的LVDS收支芯片大概只需输进DE旗号，而有的需要共时输进DE战止场共步旗号.②输进时钟旗号：即像素时钟旗号，也称为数据移位时钟（正在LVDS收支芯片中，将输进的并止RGB数据变换成串止数据时要使用移位寄存器）.像素时钟旗号是传输数据战对付数据旗号举止读与的基准.③待机统制旗号（POWER DOWN）：当此旗号灵验时（普遍为矮电通常），将关关LVDS收支芯片中时钟PLL锁相环电路的供电，停止IC的输出.④数据与样面采用旗号：用去采用使用时钟脉冲的降下沿仍旧下落沿读与所输进的RGB数据.有的LVDS收支芯片大概本去没有树坐待机统制旗号战数据与样面采用旗号，然而也有的除了上述二个统制旗号还树坐有其余一些统制旗号.（2）LVDS收支芯片的输出旗号LVDS收支芯片将以并止办法输进的TTL电仄RGB数据旗号变换成串止的LVDS旗号后，曲交支往液晶里板侧的LVDS 交支芯片.LVDS收支芯片的输出是矮晃幅好分对付旗号，普遍包罗一个通道的时钟旗号战几个通道的串止数据旗号.由于LVDS收支芯片是以好分旗号的形式举止输出，果此，输出旗号为二条线，一条线输出正旗号，另一条线输出背旗号.①时钟旗号输出：LVDS收支芯片输出的时钟旗号频次与输进时钟旗号（像素时钟旗号）频次相共.时钟旗号的输出常表示为：TXCLK＋战TXCLK－，时钟旗号占用LVDS收支芯片的一个通道.②LVDS串止数据旗号输出：对付于四通道LVDS收支芯片，串止数据占用三个通道，其数据输出旗号常表示为TXOUT0＋、TXOUT0－，TXOUT1＋、TXOUT1－，TXOUT2＋、TXOUT2－.对付于五通道LVDS收支芯片，串止数据占用四个通道，其数据输出旗号常表示为TXOUT0＋、TXOUT0－，TXOUT1＋、TXOUTI－，TXOUT2＋、TXOUT2－，TXOUT3＋、TXOUT3－.对付于十通道LVDS收支芯片，串止数据占用八个通道，其数据输出旗号常表示为TXOUT0＋、TXOUT0－，TXOUT1＋、TXOUT1－，TXOUT2＋、TXOUT2－，TXOUT3＋、TXOUT3－，TXOUT4＋、TXOUT4－，TXOUT5＋、TXOUT5－，TXOUT6＋、TXOUT6－，TXOUT7＋、TXOLT7－.如果只瞅电路图，是没有克没有及从LVDS收支芯片的输出旗号TXOUT－、TXOUT0＋中瞅出其内里到底包罗哪些旗号数据，以及那些数据是何如排列的（大概者道那些数据的圆法是何如的）.究竟上，分歧厂家死产的LVDS收支芯片，其输出数据排列办法大概是分歧的.果此，液晶隐现器启动板上的LVDS收支芯片的输出数据圆法必须与液晶里板LVDS交支芯片央供的数据圆法相共，可则，启动板与液晶里板没有匹配.那也是调换液晶里板时必须思量的一个问题.博家面拔LVDS收支芯片正在一个时钟脉冲周期内，每个数据通道皆输出7bit的串止数据旗号，而没有是罕睹的8bit数据，如图5所示图5LVDS交心电路正在一个时钟脉冲周期内传输7bit数据（3）LVDS收支芯片输出旗号的圆法LVDS收支芯片输出旗号的圆法，即LVDS收支芯片输进的RGB数据，以及止共步旗号HS、场共步旗号VS、灵验隐现数据使能旗号DE正在各个输出通道中数据位的排列程序.由于几个大的LYDS芯片死产厂家制定了分歧的尺度，果此，存留着几种分歧的LVDS收支芯片数据输出圆法，正在调换液晶隐现器启动板大概调换液晶里板时，必须弄浑LVDS交心液晶里板所央供的LVDS旗号圆法，使液晶隐现器启动板侧LVDS 收支芯片的输出数据圆法与液晶里板LVDS交支芯片所央供的数据圆法相共.①单路6bit LVDS收支芯片数据输出圆法：单路6bit LVDS收支电路使用四通道LVDS收支芯片，输出旗号圆法如图6所示.图6 单路6bit LVDS收支芯片数据输出圆法图6中NA的意义是已使用.此例为统制旗号仅使用DE的模式，已使用止共步旗号HS战场共步旗号VS.关于DE、IIS、VS旗号的使用问题，将正在第9章举止介绍.当统制旗号为DE＋止场共步旗号模式时，图中的二个NA调换为场共步旗号VS战止共步旗号HS.②单路6bit LVDS收支芯片数据输出圆法：单路6bit LVDS 收支电路使用二片四通道LVDS收支芯片，输出旗号圆法如图7所示.图7 单路6bit LVDS收支芯片数据输出圆法从图7中不妨瞅出，单路6bit LVDS收支芯片数据输出圆法与单路6bit LVDS收支芯片数据输出圆法是相共的，只没有过一路传递奇数像素RGB数据，另工路传递奇数像素RGB数据.OR0、OR1、…中的“O”代表奇数像素，ER0、ER1、…中的“E”代表奇数像素.③单路8bit LVDS收支芯片数据输出圆法：单路8bit LVDS收支电路使用五通道LVDS收支芯片，输出旗号圆法有多种，底下只介绍其中的二种.图8所示是其中的一种输出旗号圆法.图9所示是爆收那种数据旗号圆法的电路交法.图8 单路8bit LVDS收支芯片数据输出圆法之一图9 所示数据输出圆法的电路交法图10 所示为单路8bit LVDS收支芯片的另一种数据输出圆法.图10 单路8bit LVDS收支芯片数据输出圆法之二图11 所示圆法中的统制旗号仅使用DE模式，当统制旗号为DE＋止场共步旗号模式时，第二数据通道TXOUT2中的二个NA应调换为场共步旗号VS战止共步旗号HS（通过对付启动板编程可改写）.从以上二种输出圆法中不妨瞅出，数据旗号的排列程序没有共很大，没有过，要念让其排列普遍，真足不妨通过对付启动板编程去完毕.图11 单路8bit LVDS收支芯片数据输出圆法之一④单路8bit LVDS收支芯片数据输出圆法：单路8bit LVDS收支电路使用二片五通道LVDS收支芯片大概一片十通道LVDS收支芯片，单路8bit LVDS收支芯片数据输出圆法也有多种形式，图11所示是其中的一种.上头咱们了解了屏的型号战交心了，然而是咱们还没有了解那个是几位的屏战几的供电，为了让大家沉快搞会那一步，咱们拿一个单6位LVDS的屏去剖析一下，此款屏的型号为：LP141X3（20针插交心）屏交心定义正在液晶屏那内里出现了二组数据每组中皆有一对付时钟旗号，那个屏咱们便能瞅出那是一个30针单8位屏，屏的供电为5V.罕睹的LVDS交心定义20PIN单6定义：1：电源2：电源3：天4：天5：R0 6：R0+ 7：天8：R1 9：R1+ 10：天11：R2 12：R2+ 13：天14：CLK 15：CL K+ 16空17空18空19空20空每组旗号线之间电阻为（数字表100欧安排）指针表20－100欧安排（4组相共阻值）20PIN单6定义：1：电源2：电源3：天4：天5：R0 6：R0+ 7：R1 8：R1+ 9：R2 10：R2+ 11：CLK 12：CLK+ 1 3：RO1 14：RO1+ 15：RO2 16：RO2+ 17：RO3 18：RO 3+ 19：C L K120：C L K1+每组旗号线之间电阻为（数字表100欧安排）指针表20－100欧安排（8组相共阻值）20PIN单8定义：1：电源2：电源3：天4：天5：R0 6：R0+ 7：天8：R1 9：R1+ 10：天11：R2 12：R2+ 13：天14：C L K15：C L K+16：R317：R3+ 每组旗号线之间电阻为（数字表100欧安排）指针表20－100欧安排（5组相共阻值）30PIN单8定义：1：电源2：电源3：电源4：空5：空6：空7：天8：R0 9：R0+ 10：R1 11：R1+ 12：R2 13：R2+ 14：天15：CLK 16：CLK + 17：天18：R3 19：R3+ 20：RB0 21：RB0+ 22：RB1 2 3：RB1+ 24：天25：RB2 26：RB2+ 27：CLK2 28：C L K2+29：R B330：R B3+ 每组旗号线之间电阻为（数字表100欧安排）指针表20－100欧安排（10组相共阻值）普遍14PIN、20PIN、30PIN 为LVDS交心，15寸（含15寸）以下多为3.3V供电17（含17）以上多为5V供电.那不过罕睹屏是那样程序，而没有是所有的皆是那样.罕睹TTL的屏交心定义列：那是一个罕睹的41扣TTL的屏交心去瞅瞅与LVDS 的屏有什么辨别（屏型号为M12153DS 41扣单六位TTL屏）知识面：TTL交心的屏线明隐比LVDS的屏线多罕睹31扣41扣30+50 60扣70扣80扣TTL的屏也有单组数据战单组数据之分以此类推便不妨了罕睹TTL屏线D6T（单6位TTL）：31扣针，41扣针.对付应屏的尺寸主要为条记原液晶屏（8寸，10寸，11寸，12寸），另有部分台式机屏15寸为41扣针交心.S6T（单6位TTL）：30＋45针硬排线，60扣针，70扣针，80扣针.主要为台式机的14寸，15寸液晶屏.S8T（单8位TTL）：有，很少睹80扣针（14寸，15寸）。
lvds液晶屏幕接口详解
1．LVDS输出接口概述液晶显示器驱动板输出的数字信号中，除了包括RGB数据信号外，还包括行同步、场同步、像素时钟等信号，其中像素时钟信号的最高频率可超过28MHz。
采用TTL接口，数据传输速率不高，传输距离较短，且抗电磁干扰（EMI）能力也比较差，会对RGB数据造成一定的影响；另外，TTL 多路数据信号采用排线的方式来传送，整个排线数量达几十路，不但连接不便，而且不适合超薄化的趋势。
采用LVDS输出接口传输数据，可以使这些问题迎刃而解，实现数据的高速率、低噪声、远距离、高准确度的传输。
那么，什么是LVDS输出接口呢？LVDS，即Low Voltage Differential Signaling，是一种低压差分信号技术接口。
它是美国NS公司（美国国家半导体公司）为克服以TTL电平方式传输宽带高码率数据时功耗大、EMI电磁干扰大等缺点而研制的一种数字视频信号传输方式。
LVDS输出接口利用非常低的电压摆幅（约350mV）在两条PCB走线或一对平衡电缆上通过差分进行数据的传输，即低压差分信号传输。
采用LVDS输出接口，可以使得信号在差分PCB线或平衡电缆上以几百Mbit／s的速率传输，由于采用低压和低电流驱动方式，因此，实现了低噪声和低功耗。
目前，LVDS输出接口在17in及以上液晶显示器中得到了广泛的应用。
2．LVDS接口电路的组成在液晶显示器中，LVDS接口电路包括两部分，即驱动板侧的LVDS输出接口电路（LVDS发送器）和液晶面板侧的LVDS输入接口电路（LVDS接收器）。
LVDS发送器将驱动板主控芯片输出的17L电平并行RGB数据信号和控制信号转换成低电压串行LVDS信号，然后通过驱动板与液晶面板之间的柔性电缆（排线）将信号传送到液晶面板侧的LVDS接收器，LVDS接收器再将串行信号转换为TTL电平的并行信号，送往液晶屏时序控制与行列驱动电路。
图1所示为LVDS接口电路的组成示意图。
图1 LVDS接口电路的组成示意图在数据传输过程中，还必须有时钟信号的参与，LVDS接口无论传输数据还是传输时钟，都采用差分信号对的形式进行传输。
LVDS接口简介
lvds接口标准:LVDS接口又称RS-644总线接口，是20世纪90年代才出现的一种数据传输和接口技术。
LVDS即低电压差分信号，这种技术的核心是采用极低的电压摆幅高速差动传输数据，可以实现点对点或一点对多点的连接，具有低功耗、低误码率、低串扰和低辐射等特点，其传输介质可以是铜质的PCB连线，也可以是平衡电缆。
LVDS在对信号完整性、低抖动及共模特性要求较高的系统中得到了越来越广泛的应用。
目前，流行的LVDS技术规范有两个标准：一个是TIA/EIA（电讯工业联盟/电子工业联盟）的ANSI/TIA/EIA－644标准，另一个是IEEE 1596.3标准。
1995年11月，以美国国家半导体公司为主推出了ANSI/TIA/EIA－644标准。
1996年3月，IEEE公布了IEEE 1596.3标准。
这两个标准注重于对LVDS接口的电特性、互连与线路端接等方面的规范，对于生产工艺、传输介质和供电电压等则没有明确。
LVDS可采用CMOS、GaAs或其他技术实现，其供电电压可以从+5V到+3.3V，甚至更低；其传输介质可以是PCB连线，也可以是特制的电缆。
标准推荐的最高数据传输速率是655Mbps，而理论上，在一个无衰耗的传输线上，LVDS的最高传输速率可达1.923Gbps。
---- OpenLDI标准在笔记本电脑中得到了广泛的应用，绝大多数笔记本电脑的LCD显示屏与主机板之间的连接接口都采用了OpenLDI标准。
OpenLDI接口标准的基础是低压差分信号（Low Voltage Differential Signaling，LVDS）接口，它具有高效率、低功耗、高速、低成本、低杂波干扰、可支持较高分辨率等特点。
LVDS接口在电信、通讯、消费类电子、汽车、医疗仪器中广泛使用，并已经得到了AMP、3M、Samsung、Sharp、Silicon Graphics等公司的支持。
为了向台式机领域渗透，NS 公司又专门针对LCD显示器推出了新的支持OpenLDI标准的芯片组DS90C387和DS90CF388，新的芯片组支持从VGA（640×4 80）～QXGA（2048×1536）的分辨率。
LVDS接口定义及标准
LVDS接口定義及標準LVDS接口又稱RS-644總線接口，是20世紀90年代才出現的一種數據傳輸和接口技術。
LVDS即低電壓差分信號，這種技術的核心是採用極低的電壓擺幅高速差動傳輸數據，可以實現點對點或一點對多點的連接，具有低功耗、低誤碼率、低串擾和低輻射等特點，其傳輸介質可以是銅質的PCB連線，也可以是平衡電纜。
LVDS在對信號完整性、低抖動及共模特性要求較高的系統中得到了越來越廣泛的應用。
目前，流行的LVDS技術規範有兩個標準：一個是TIA/EIA（電訊工業聯盟/電子工業聯盟）的ANSI/TIA/EIA－644標準，另一個是IEEE 1596.3標準。
1995年11月，以美國國家半導體公司為主推出了ANSI/TIA/EIA－644標準。
1996年3月，IEEE 公佈了IEEE 1596.3標準。
這兩個標準注重於對LVDS接口的電特性、互連與線路端接等方面的規範，對於生產工藝、傳輸介質和供電電壓等則沒有明確。
LVDS可採用CMOS、GaAs或其他技術實現，其供電電壓可以從+5V到+3.3V，甚至更低；其傳輸介質可以是PCB連線，也可以是特製的電纜。
標準推薦的最高數據傳輸速率是655Mbps，而理論上，在一個無衰耗的傳輸線上，LVDS的最高傳輸速率可達1.923Gbps。
LVDS接口的原理及電特性一個簡單的LVDS傳輸系統由一個驅動器和一個接收器通過一段差分阻抗為100Ω的導體連接而成，如圖1所示。
驅動器的電流源（通常為3.5mA）來驅動差分線對，由於接收器的直流輸入阻抗很高，驅動器電流大部分直接流過100Ω的終端電阻，從而在接收器輸入端產生的信號幅度大約350 mV 。
通過驅動器的開關，改變直接流過電阻的電流的有無，從而產生「1」和「0」的邏輯狀態。
在有些最新生產的LVDS接收器中，100Ω左右的電阻直接集成在片內輸入端上了，如MAXIM公司的MAX9121/9122等。
在LVDS系統中，採用差分方式傳送數據，有著比單端傳輸方式更強的共模噪聲抑制能力。
LVDS介绍及详细原理说明
LVDSJawen_tao2011-05-09目录一、简介 (2)1、为何要用LVDS? (2)2、LVDS信号传输组成 (2)二、LVDS电气特性 (4)三、传输协议 (5)四、线路接法 (10)五、Layout (13)一、简介LVDS（Low Voltage Differential Signal）即低电压差分信号。
1、为何要用LVDS?LVDS接口又称RS644总线接口，1994年由美国国家半导体公司（NS）提出的为克服以TTL电平方式传输宽带高码率数据时功耗大、EMI电磁干扰大等缺点而研制的一种视频信号传输模式，是一种电平标准，广泛应用于液晶屏接口。
液晶显示器驱动板输出的数字信号是TTL信号，除了包括RGB数据信号外，还包括行同步、场同步、像素时钟等信号，像素时钟信号的最高频率可超过28MHZ.采用TTL接口，数据传输速率不高(一个CLK周期只能传输1bit数据)，传输距离较短，且抗电磁干扰能力比较差，会对RGB数据造成一定的影响。
另外，TTL 多路数据信号采用并行的传输方式，整个并口数量达几十路（RGB各8位，8x3=24，加 DE,HSYNC,VSYNC,至少27位），不但连接不便，而且不适合超薄化的趋势。
采用LVDS输出接口传输数据，可以使这些问题迎刃而解，实现数据的高速率、低噪声、远距离、高准确度的传输。
2、LVDS信号传输组成最基本的LVDS器件就是LVDS驱动器和接收器。
LVDS的驱动器由驱动差分线对的电流源组成，电流通常为3.5 mA。
如下图，LVDS接收器具有很高的输入阻抗，因此驱动器输出的大部分电流都流过100 Ω的匹配电阻（R=100Ω），并在接收器的输入端产生大约350 mV的电压。
（电流源为恒流特性，终端电阻在100—120 欧姆之间，则电压摆动幅度为：3.5mA x 100=350Mv；3.5mA x 120=420mV。
）当驱动器（LVDS发送）翻转时，它改变流经电阻的电流方向，因此产生有效的逻辑“1”和逻辑“0”状态。
LVDS介绍及详细原理说明
LVDSJawen_tao2011-05-09目录一、简介 (2)1、为何要用LVDS? (2)2、LVDS信号传输组成 (2)二、LVDS电气特性 (4)三、传输协议 (5)四、线路接法 (10)五、Layout (13)一、简介LVDS（Low Voltage Differential Signal）即低电压差分信号。
1、为何要用LVDS?LVDS接口又称RS644总线接口，1994年由美国国家半导体公司（NS）提出的为克服以TTL电平方式传输宽带高码率数据时功耗大、EMI电磁干扰大等缺点而研制的一种视频信号传输模式，是一种电平标准，广泛应用于液晶屏接口。
液晶显示器驱动板输出的数字信号是TTL信号，除了包括RGB数据信号外，还包括行同步、场同步、像素时钟等信号，像素时钟信号的最高频率可超过28MHZ.采用TTL接口，数据传输速率不高(一个CLK周期只能传输1bit数据)，传输距离较短，且抗电磁干扰能力比较差，会对RGB数据造成一定的影响。
另外，TTL 多路数据信号采用并行的传输方式，整个并口数量达几十路（RGB各8位，8x3=24，加 DE,HSYNC,VSYNC,至少27位），不但连接不便，而且不适合超薄化的趋势。
采用LVDS输出接口传输数据，可以使这些问题迎刃而解，实现数据的高速率、低噪声、远距离、高准确度的传输。
2、LVDS信号传输组成最基本的LVDS器件就是LVDS驱动器和接收器。
LVDS的驱动器由驱动差分线对的电流源组成，电流通常为3.5 mA。
如下图，LVDS接收器具有很高的输入阻抗，因此驱动器输出的大部分电流都流过100 Ω的匹配电阻（R=100Ω），并在接收器的输入端产生大约350 mV的电压。
（电流源为恒流特性，终端电阻在100—120 欧姆之间，则电压摆动幅度为：3.5mA x 100=350Mv；3.5mA x 120=420mV。
）当驱动器（LVDS发送）翻转时，它改变流经电阻的电流方向，因此产生有效的逻辑“1”和逻辑“0”状态。
lvds接口定义及原理知识
30PIN双6定义：
1：电源2：电源3：地 4：地 5：R0- 6：R0+ 7：地 8：R1- 9：R1+ 10：地 11：R2- 12：R2+ 13：地 14：CLK- 15：CLK+ 16：地 17：RS0- 18：RS0+ 19：地 20：RS1- 21：RS1+ 22：地 23：RS2- 24：RS2+ 25：地 26：CLK2- 27：CLK2+
1：电源2：电源3：地 4：地 5：R0- 6：R0+ 7：R1- 8：R1+ 9：R2- 10：R2+ 11：CLK- 12：CLK+ 13：RO1- 14：RO1+ 15：RO2- 16：RO2+ 17：RO3- 18：RO3+
19：CLK1- 20：CLK1+
30PIN单6定义：
1：空2：电源3：电源 4：空 5：空 6：空 7：空 8：R0- 9：R0+ 10：地 11：R1- 12：R1+ 13：地 14：R2- 15：R2+ 16：地 17：CLK- 18：CLK+ 19：地 20：空- 21：空 22：空 23：空 24：空 25：空 26：空 27：空 28空 29空 30空
每组信号线之间电阻为（数字表120欧左右）
30PIN单8定义：
1：空2：电源3：电源 4：空 5：空 6：空 7：空 8：R0- 9：R0+ 10：地 11：R1- 12：R1+ 13：地 14：R2- 15：R2+ 16：地 17：CLK- 18：CLK+ 19：地 20：R3- 21：R3+ 22：地 23：空 24：空 25：空 26：空 27：空 28空 29空 30空
常规LVDS接口液晶屏定义
常规LVDS接⼝液晶屏定义低电压差分信号传输(Low Voltage Differential Sig-naling，LVDs)是20世纪90年代才出现的⼀种新型的适⽤于⾼速数据传输的的接⼝技术，最早由美国国家半导体公司提出，在信号完整性⽅⾯有良好的性能，可确保铜导线能够⽀持千兆位以上的数据传输。
这种技术的核⼼是采⽤极低的电压摆幅⾼速差动传输数据，可以实现点对点或⼀点对多点的连接，并具有低功耗、低误码率、低串扰和低辐射等特点，在计算机、通信设备、消费电⼦等⽅⾯得到了⼴泛应⽤，并通过TIA／EIA的确认，成为该组织的标准(ANSI／TIA／EIA-644)。
1 LVDS基本原理和特点LVDS的⼯作原理如图1所⽰。
驱动器由⼀个恒定电流源(通常为3.5 mA)驱动⼀对差分信号线组成，接收器有很⾼的DC输⼊阻抗，⼏乎不会消耗电流，与传输线阻抗匹配的终端电阻(约为100 Ω)跨接在两条差分信号线上，并尽可能靠近接收器输⼊端，绝⼤部分的驱动电流将流经100Ω的终端电阻，并在接收器输⼊端产⽣⼤约350 mV的压降。
当驱动状态反转时，流经电阻的电流⽅向改变，于是在接收端产⽣了⼀个有效“O”或“1”的逻辑状态。
成本等⽅⾯有着众多优点：⾼速传输能⼒LVDS驱动器能以超过155.5 Mb／s的速度驱动双绞线对，距离超过10 m。
ANSI／TIA／EIA-644标准中就推荐了655 Mb／s的最⼤速率和1.923 Gb／s的⽆失真媒质上的理论极限速率。
低噪声因为低电压摆幅、低边沿速率、奇模式差分信号以及恒流驱动器，LVDS产⽣的电磁⼲扰低。
当差分传输线紧耦合时，噪声抑制能⼒更强。
低功耗 LVDS器件⽤CMOS⼯艺实现了低的静态功耗；恒流源模式驱动设计降低系统功耗，并极⼤地降低了Iss的频率成分对功耗的影响。
节省成本LVDS器件⽤低成本的电缆线和连接器件就可以达到很⾼的速率。
LVDS产⽣极低的噪声，噪声控制和EMI等问题也迎刃⽽解。
lvds液晶屏幕接口详解完整版
l v d s液晶屏幕接口详解标准化管理处编码[BBX968T-XBB8968-NNJ668-MM9N]1．LVDS输出接口概述液晶显示器驱动板输出的数字信号中，除了包括RGB数据信号外，还包括行同步、场同步、像素时钟等信号，其中像素时钟信号的最高频率可超过28MHz。
采用TTL接口，数据传输速率不高，传输距离较短，且抗电磁干扰（EMI）能力也比较差，会对RGB 数据造成一定的影响；另外，TTL多路数据信号采用排线的方式来传送，整个排线数量达几十路，不但连接不便，而且不适合超薄化的趋势。
采用LVDS输出接口传输数据，可以使这些问题迎刃而解，实现数据的高速率、低噪声、远距离、高准确度的传输。
那么，什么是LVDS输出接口呢LVDS，即Low Voltage Differential Signaling，是一种低压差分信号技术接口。
它是美国NS公司（美国国家半导体公司）为克服以TTL电平方式传输宽带高码率数据时功耗大、EMI电磁干扰大等缺点而研制的一种数字视频信号传输方式。
LVDS输出接口利用非常低的电压摆幅（约350mV）在两条PCB走线或一对平衡电缆上通过差分进行数据的传输，即低压差分信号传输。
采用LVDS输出接口，可以使得信号在差分PCB线或平衡电缆上以几百Mbit／s的速率传输，由于采用低压和低电流驱动方式，因此，实现了低噪声和低功耗。
目前，LVDS输出接口在17in及以上液晶显示器中得到了广泛的应用。
2．LVDS接口电路的组成在液晶显示器中，LVDS接口电路包括两部分，即驱动板侧的LVDS输出接口电路（LVDS发送器）和液晶面板侧的LVDS输入接口电路（LVDS接收器）。
LVDS发送器将驱动板主控芯片输出的17L电平并行RGB数据信号和控制信号转换成低电压串行LVDS信号，然后通过驱动板与液晶面板之间的柔性电缆（排线）将信号传送到液晶面板侧的LVDS接收器，LVDS接收器再将串行信号转换为TTL电平的并行信号，送往液晶屏时序控制与行列驱动电路。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
lvds接口定义及原理知识LVDS接口定义作者:bechade 更新时间:2007-9-22 7:31:10 文章录入:chfygl--------------------------------------------------------------------------------20PIN单6定义：1：电源2：电源3：地4：地5：R0-6：R0+ 7：地8：R1-9：R1+ 10：地11：R2-12：R2+ 13：地14：CLK-15：CLK+ 16空17空18空19 空20空每组信号线之间电阻为（数字表120欧左右）20PIN双6定义：1：电源2：电源3：地4：地5：R0-6：R0+ 7：R1-8：R1+ 9：R2-10：R2+ 11：CLK-12：CLK+ 13：RO1-14：RO1+ 15：RO2-16：RO2+ 17：RO3-18：RO3+19：CLK1-20：CLK1+每组信号线之间电阻为（数字表120欧左右）20PIN单8定义：1：电源2：电源3：地4：地5：R0-6：R0+ 7：地8：R1-9：R1+ 10：地11：R2-12：R2+ 13：地14：CLK-15：CLK+ 16：R3-17：R3+每组信号线之间电阻为（数字表120欧左右）30PIN单6定义：1：空2：电源3：电源4：空5：空6：空7：空8：R0-9：R0+ 10：地11：R1-12：R1+ 13：地14：R2-15：R2+ 16：地17：CLK-18：CLK+ 19：地20：空-21：空22：空23：空24：空25：空26：空27：空28空29空30空每组信号线之间电阻为（数字表120欧左右）30PIN单8定义：1：空2：电源3：电源4：空5：空6：空7：空8：R0-9：R0+ 10：地11：R1-12：R1+ 13：地14：R2-15：R2+ 16：地17：CLK-18：CLK+ 19：地20：R3-21：R3+ 22：地23：空24：空25：空26：空27：空28空29空30空每组信号线之间电阻为（数字表120欧左右）30PIN双6定义：1：电源2：电源3：地4：地5：R0-6：R0+ 7：地8：R1-9：R1+ 10：地11：R2-12：R2+ 13：地14：CLK-15：CLK+ 16：地17：RS0-18：RS0+ 19：地20：RS1-21：RS1+ 22：地23：RS2-24：RS2+ 25：地26：CLK2-27：CLK2+每组信号线之间电阻为（数字表120欧左右）30PIN双8定义：1：电源2：电源3：电源4：空5：空6：空7：地8：R0-9：R0+ 10：R1-11：R1+ 12：R2-13：R2+ 14：地15：CLK-16：CLK+ 17：地18：R3-19：R3+ 20：RB0-21：RB0+ 22：RB1-23：RB1+ 24：地25：RB2-26：RB2+ 27：CLK2- 28：CLK2+ 29：RB3-30：RB3+每组信号线之间电阻为（数字表120欧左右）一般14PIN、20PIN、30PIN为LVDS接口。
什么是LVDS？现在的液晶显示屏普遍采用LVDS接口，那么什么是LVDS呢？LVDS（Low Voltage Differential Signaling)即低压差分信号传输，是一种满足当今高性能数据传输应用的新型技术。
由于其可使系统供电电压低至2V，因此它还能满足未来应用的需要。
此技术基于ANSI/TIA/EIA-644 LVDS 接口标准。
LVDS 技术拥有330mV 的低压差分信号(250mV MIN and 450mV MAX) 和快速过渡时间。
这可以让产品达到自100 Mbps 至超过1 Gbps 的高数据速率。
此外，这种低压摆幅可以降低功耗消散，同时具备差分传输的优点。
LVDS 技术用于简单的线路驱动器和接收器物理层器件以及比较复杂的接口通信芯片组。
通道链路芯片组多路复用和解多路复用慢速TTL 信号线路以提供窄式高速低功耗LVDS 接口。
这些芯片组可以大幅节省系统的电缆和连接器成本，并且可以减少连接器所占面积所需的物理空间。
LVDS 解决方案为设计人员解决高速I/O 接口问题提供了新选择。
LVDS 为当今和未来的高带宽数据传输应用提供毫瓦每千兆位的方案。
更先进的总线LVDS (BLVDS)是在LVDS 基础上面发展起来的，总线LVDS (BLVDS) 是基于LVDS 技术的总线接口电路的一个新系列，专门用于实现多点电缆或背板应用。
它不同于标准的LVDS，提供增强的驱动电流，以处理多点应用中所需的双重传输。
BLVDS 具备大约250mV 的低压差分信号以及快速的过渡时间。
这可以让产品达到自100 Mbps 至超过1Gbps 的高数据传输速率。
此外，低电压摆幅可以降低功耗和噪声至最小化。
差分数据传输配置提供有源总线的+/-1V 共模范围和热插拔器件。
BLVDS 产品有两种类型，可以为所有总线配置提供最优化的接口器件。
两个系列分别是：线路驱动器和接收器和串行器/解串器芯片组。
总线LVDS 可以解决高速总线设计中面临的许多挑战。
BLVDS 无需特殊的终端上拉轨。
它无需有源终端器件，利用常见的供电轨（3.3V 或5V），采用简单的终端配置，使接口器件的功耗最小化，产生很少的噪声，支持业务卡热插拔和以100 Mbps 的速率驱动重载多点总线。
总线LVDS 产品为设计人员解决高速多点总线接口问题提供了一个新选择。
附件：摘要：介绍了LVDS（低电压差分信号）技术的原理和应用，并讨论了在单板和系统设计中应用LVDS时的布线技巧。
关键词：LVDS PCB设计1 LVDS介绍LVDS（Low Voltage Differential Signaling)是一种低摆幅的差分信号技术，它使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。
几十年来，5V供电的使用简化了不同技术和厂商逻辑电路之间的接口。
然而，随着集成电路的发展和对更高数据速率的要求，低压供电成为急需。
降低供电电压不仅减少了高密度集成电路的功率消耗，而且减少了芯片内部的散热，有助于提高集成度。
减少供电电压和逻辑电压摆幅的一个极好例子是低压差分信号（LVDS）。
LVDS物理接口使用1.2V 偏置提供400mV摆幅的信号（使用差分信号的原因是噪声以共模的方式在一对差分线上耦合出现，并在接收器中相减从而可消除噪声）。
LVDS驱动和接收器不依赖于特定的供电电压，因此它很容易迁移到低压供电的系统中去，而性能不变。
作为比较，ECL和PECL技术依赖于供电电压，ECL要求负的供电电压，PECL参考正的供电电压总线上电压值（Vcc)而定。
而GLVDS是一种发展中的标准尚未确定的新技术，使用500mV的供电电压可提供250mV 的信号摆幅。
不同低压逻辑信号的差分电压摆幅示于图1。
LVDS在两个标准中定义。
IEEE P1596.3(1996年3月通过)，主要面向SCI(Scalable Coherent Interface)，定义了LVDS的电特性，还定义了SCI协议中包交换时的编码；ANSI/EIA/EIA-644(1995年11月通过)，主要定义了LVDS的电特性，并建议了655Mbps的最大速率和1.823Gbps的无失真媒质上的理论极限速率。
在两个标准中都指定了与物理媒质无关的特性，这意味着只要媒质在指定的噪声边缘和歪斜容忍范围内发送信号到接收器，接口都能正常工作。
LVDS具有许多优点：①终端适配容易；②功耗低；③具有fail-safe特性确保可靠性；④低成本；⑤高速传送。
这些特性使得LVDS在计算机、通信设备、消费电子等方面得到了广泛应用。
图2给出了典型的LVDS接口，这是一种单工方式，必要时也可使用半双工、多点配置方式，但一般在噪声较小、距离较短的情况下才适用。
每个点到点连接的差分对由一个驱动器、互连器和接收器组成。
驱动器和接收器主要完成TTL信号和LVDS信号之间的转换。
互连器包含电缆、PCB上差分导线对以及匹配电阻。
LVDS驱动器由一个驱动差分线对的电流源组成通常电流为3.5mA)，LVDS接收器具有很高的输入阻抗，因此驱动器输出的电流大部分都流过100Ω的匹配电阻，并在接收器的输入端产生大约350mA 的电压。
当驱动器翻转时，它改变流经电阻的电流方向，因此产生有效的逻辑〃1〃和逻辑〃0〃状态。
低摆幅驱动信号实现了高速操作并减小了功率消耗，差分信号提供了适当噪声边缘和功率消耗大幅减少的低压摆幅。
功率的大幅降低允许在单个集成电路上集成多个接口驱动器和接收器。
这提高了PCB板的效能，减少了成本。
不管使用的LVDS传输媒质是PCB线对还是电缆，都必须采取措施防止信号在媒质终端发生反射，同时减少电磁干扰。
LVDS要求使用一个与媒质相匹配的终端电阻（100±20Ω），该电阻终止了环流信号，应该将它尽可能靠近接收器输入端放置。
LVDS驱动器能以超过155.5Mbps的速度驱动双绞线对，距离超过10m。
对速度的实际限制是：①送到驱动器的TTL数据的速度；②媒质的带宽性能。
通常在驱动器侧使用复用器、在接收器侧使用解复用器来实现多个TTL信道和一个LVDS信道的复用转换，以提高信号速率，降低功耗。
并减少传输媒质和接口数，降低设备复杂性。
LVDS接收器可以承受至少±1V的驱动器与接收器之间的地的电压变化。
由于LVDS驱动器典型的偏置电压为+1.2V，地的电压变化、驱动器偏置电压以及轻度耦合到的噪声之和，在接收器的输入端相对于接收器的地是共模电压。
这个共模范围是：+0.2V～+2.2V。
建议接收器的输入电压范围为：0V～+ 2.4V。
2 LVDS系统的设计LVDS系统的设计要求设计者应具备超高速单板设计的经验并了解差分信号的理论。
设计高速差分板并不很困难，下面将简要介绍一下各注意点。
2.1 PCB板(A）至少使用4层PCB板（从顶层到底层）：LVDS信号层、地层、电源层、TTL信号层；（B）使TTL信号和LVDS信号相互隔离，否则TTL可能会耦合到LVDS线上，最好将TTL和LVDS信号放在由电源／地层隔离的不同层上；（C）使LVDS驱动器和接收器尽可能地靠近连接器的LVDS 端；（D）使用分布式的多个电容来旁路LVDS设备，表面贴电容靠近电源／地层管脚放置；（E）电源层和地层应使用粗线，不（F）保持PCB地线层返回路径宽而短；（G）要使用50Ω布线规则；应该使用利用地层返回铜线（gu9ound return wire）的电缆连接两个系统的地层；（H）使用多过孔(至少两个)连接到电源层(线)和地层(线)，表面贴电容可以直接焊接到过孔焊盘以减少线头。