模拟电路版图设计中的匹配艺术

合集下载

模拟电路版图的艺术

模拟电路版图的艺术

:(poly)&(active)&(nplus)&(psub):(poly)&(active)&(pplus)&(nwell) s G D S G DN+HVN+DIFFDRAIN GATESOURCEDRAIN GATE SOURCECONTACTPDD HVMT1DIFF林正松 / 矽拓科技有限公司7PMOSNMOSDRAINGATESOURCEDIFF POLYHPF+BLP+HV CONWELL+BLNWELL+HPFPOLYDIFFDRAINGATE SOURCELLCONTACT DIFF POLY1NWELLNdiffNWELL P+P1-P2 LAYOUT STRUCTUREMOS LAYOUT STRUCTURE COTOPMETAL-1之間加-MINLAYERMIMMETAL POLY STRUCTUREBOTTOM=POLY1+M2TOP=M1+M3林正松 /林正松 / 矽拓科技有限公司STYLE -3STYLE-1STYLE-2METAL FUSE POLY1 FUSEPOLY1 FUSEPOLY1CONTACT PASSCONTACT M1POLY1(1)OUT POUT N>>Unit CapacitorDUMMYpoly林正松 / 矽拓科技有限公司>>Unit Capacitor –Input Stage Matching林正松CONTACTSTYLE -1STYLE -2林正松 / 矽拓科技有限公司P+DIFFNDIFF林正松 / 矽拓科技有限公司NW OD P+ N+ P1 P2 CO M1 M2 VIACMOS LAYOUT CASE STUDY >>OP265 5644243 3417788IN林正松 /林正松 / 矽拓科技有限公司STYLE-1STYLE-2IR SP林正松 / 矽拓科技有限公司林正松 / 矽拓科技有限公司STYLE-2林正松 / 矽拓科技有限公司矩型工字型林正松 / 矽拓科技有限公司增加EMIT的周長,提昇趨動能力梯型林正松 / 矽拓科技有限公司林正松 / 矽拓科技有限公司P+NWELL N+林正松 / 矽拓科技有限公司47林正松 / 矽拓科技有限公司增加Driver 趨動能力,節省面積林正松 / 矽拓科技有限公司。

版图的匹配和抗干扰设计

版图的匹配和抗干扰设计


i 1
N
i
s
1 2 i m N 1 i 1
N
匹配设计
• 称均值mδ为系统失配 • 称方差sδ为随机失配 • 失配的分布: • 3δ失配:
| mδ |+3 sδ 概率99.7%
匹配设计
• 失配的原因
– 随机失配:尺寸、掺杂、氧化层厚度等影响元 件值的参量的微观波动(fluctuation)
匹配设计
• 晶体管匹配:主要关心元件之间栅源电压 (差分对)和漏极电流(电流镜)的偏差
– 栅源电压失配为:
k VGS Vt Vgs1 2k 2 – 漏极电流失配为:
2Vt I D 2 k2 1 I D1 k1 Vgs1
ΔVt, Δk为元件间的阈 值电压和跨导之差, Vgs1为第1个元件的有 效栅电压,k1, k2为两 个元件的跨导
• 降低系统失配的例子
– 一维公用重心设计 – 二维公用重心设计
匹配设计
• 降低系统失配的例子
– 单元整数比(R1:R2=1:1.5) – 均匀分布和公用重心 – Dymmy元件
R1 R2 R1 R2 R1
dummy R1 R2
R2 dummy
匹配设计
• 降低系统失配的例子
– 单元整数比(8:1) – 加dummy元件 – 公用重心布局 – 问题:布线困难,布线 寄生电容影响精度
15Ω
4u
匹配设计
• 系统失配例子 ——电容
假设对poly2的刻蚀 工艺偏差是0.1um, 两个电容的面积分 别是(10.1)2和(20.1)2, 则系统失配约为 1.1%
20um 20um
10um 10um
匹配设计

芯片设计中的模拟电路设计技巧是什么

芯片设计中的模拟电路设计技巧是什么

芯片设计中的模拟电路设计技巧是什么在当今的科技时代,芯片作为各种电子设备的核心组件,其性能和功能的优劣直接影响着设备的整体表现。

而在芯片设计中,模拟电路设计是一个至关重要的环节。

它与数字电路设计相辅相成,共同构成了复杂而强大的芯片系统。

那么,芯片设计中的模拟电路设计技巧究竟是什么呢?让我们一起来探讨一下。

首先,我们要明白模拟电路设计的目标是实现对连续信号的准确处理和传输。

与数字电路中只有“0”和“1”两种状态不同,模拟电路处理的信号是连续变化的电压或电流。

这就要求模拟电路设计师对电路中的各种参数有极其精确的把控。

电源管理是模拟电路设计中的一个关键技巧。

在芯片中,各个模块都需要稳定且合适的电源供应。

设计师需要精心设计电源电路,以确保在不同的工作条件下,电源电压的稳定性和噪声水平都能满足芯片的要求。

例如,采用低噪声的稳压器件、合理布局电源走线以减小电阻和电感带来的压降等。

器件选型也是至关重要的一环。

不同的半导体器件具有不同的特性,如晶体管的增益、带宽、噪声等参数。

设计师需要根据具体的应用需求,选择合适的器件。

比如,在对带宽要求较高的放大器设计中,可能会选择高速晶体管;而在对噪声要求苛刻的传感器接口电路中,则会选用低噪声的器件。

版图设计是模拟电路设计中容易被忽视但却极其重要的技巧。

良好的版图设计不仅能够提高电路的性能,还能增强芯片的可靠性。

在版图设计中,要考虑器件的匹配性、寄生参数的影响以及信号的完整性。

例如,对于需要高精度匹配的电阻或电容,应采用共心布局以减小工艺偏差带来的影响;对于高频信号线路,要注意减少寄生电感和电容,避免信号反射和衰减。

反馈技术在模拟电路设计中被广泛应用。

通过引入适当的反馈,可以改善电路的稳定性、线性度和增益精度。

负反馈能够减小增益误差、拓宽带宽并提高线性度,但如果反馈量过大,可能会导致电路不稳定。

因此,设计师需要准确计算反馈系数,以在性能优化和稳定性之间找到最佳平衡点。

噪声管理是模拟电路设计中必须面对的挑战。

实验一 匹配电路仿真与设计精品PPT课件

实验一 匹配电路仿真与设计精品PPT课件
fc
Lp
(b)
1. 打开ADS
三、ADS仿真步骤
OR
2. 新建一个Workspace,并命名为“学号或姓名”
3. 新建原理图
OR
元件库列表
原理图设计界面
元件列表
原理图编辑区
4. 在元件面板列表中选择“Simulating-S Param”,单击 和 放两个Term和一个S-P控件
5. 双击Term1、Term2端口,弹出设置对话框,设置参数:
二、基本阻抗匹配理论
Po
I 2RL
U
2 s
(Rs RL )2
RL
RL
kRs , Pi
U
2 s
Rs
Po
k (1 k)2
Pi
信号源的输出功率取决于Us、Rs和RL。在 信号源给定的情况下,输出功率取决于负 载电阻与信号源内阻之比k。当RL=Rs时可 获得最大输出功率,此时为阻抗匹配状态。 无论负载电阻大于还是小于信号源内阻, 都不可能使负载获得最大功率,且两个电 阻值偏差越大,输出功率越小。
2. 执行菜单命令【Insert】【Template】,选择“S_Params”,在原 理图中插入S参数仿真结果输出模版,并连线
3. 双击元件“MSUB”,设置微带线基本参数
4. 双击“DA_SSMatch1”控件,设置中心频率F、输入阻抗 (与源阻抗 ZS共轭匹配),负载阻抗Zload
5. 设置Term1、Term2的阻抗,S参数的扫频方案,完成设计
6. 双击S-Parameters控件,弹出设置对话框,设置参数
Start: 100MHz Stop: 1100MHz Step-size: 10MHz
7. 选择元件库 “Smith Chart Matching”,单击 ,在原理图中添 加“DA_SmithChartMatching”控件;单击工具栏“ ”和 “ ”,放置地并连接元件

集成电路版图设计基础第五章:模拟IC版图

集成电路版图设计基础第五章:模拟IC版图

电源分布是版图设计中非常重要 的一个环节,它涉及到如何合理 地分布电源网络,以保证电路的
稳定性和性能。
常用的电源分布技术包括电源网 格、电源岛和电源总线等,这些 技术可以有效减小电源网络的阻
抗和减小电压降。
热设计
在模拟IC版图设计中,热设计 是一个不可忽视的环节,它涉 及到如何有效地散热和防止热 失效。
验证与测试
功能验证
通过仿真测试或实际测试,验证版图实现的电路功能是 否正确。
时序验证
检查电路时序是否满足设计要求,确保电路正常工作。
ABCD
性能测试
对版图实现的电路进行性能测试,包括参数、频率、功 耗等方面的测试。
可测性、可维护性和可靠性测试
对版图进行测试,验证其在测试、维修和可靠性方面的 表现是否符合要求。
02
模拟IC版图设计流程
电路设计
确定设计目标
根据项目需求,明确电路 的功能、性能指标和限制 条件。
选择合适的工艺
根据电路需求,选择合适 的工艺制程,确保电路性 能和可靠性。
电路原理图设计
使用电路设计软件,根据 电路功能和性能要求,设 计电路原理图。
参数提取与仿真验证
对电路原理图进行仿真验 证,提取关键参数,确保 电路性能满足设计要求。
版图布局
确定版图布局方案
模块划分与放置
根据电路原理图和工艺制程要求,确定合 理的版图布局方案。
将电路原理图划分为若干个模块,合理放 置在版图上,确保模块间的连接关系清晰 、简洁。
电源与地线设计
考虑可测性、可维护性和可靠性
合理规划电源和地线的分布,降低电源和 地线阻抗,提高电路性能。
在版图布局时,应考虑测试、维修和可靠 性等方面的需求。

IC设计中的模拟电路布局与布线优化技巧

IC设计中的模拟电路布局与布线优化技巧

IC设计中的模拟电路布局与布线优化技巧在IC设计中,模拟电路布局与布线优化技巧是确保电路性能和可靠性的关键步骤。

模拟电路是指运用电子器件工作在连续值范围内,以建立电压和电流等模拟信号的电路。

在布局和布线过程中,设计师需要综合考虑电路的性能、功耗、面积和抗干扰能力等多个因素,以实现最佳的电路设计。

本文将介绍几种常用的模拟电路布局与布线优化技巧。

首先,为了实现良好的信号完整性,模拟电路布局应遵循一些基本原则。

尽可能减少信号线的长度和阻抗,以降低传输延迟和信号损耗。

在布局过程中,需要避免信号线和电源线之间的交叉,以减少串扰和噪声。

另外,将相应的模块组件尽可能靠近,以降低信号传输的电容和电感。

对于高频电路,还可以使用地平面层来分隔不同信号类型的部分,以减小地引起的耦合和干扰。

其次,模拟电路布线的优化技巧包括减小环路面积、降低电感和抗干扰设计等。

在模拟电路中,环路面积过大会导致磁耦合和电磁干扰。

因此,设计师需要通过减小信号路径的环路面积来降低干扰。

此外,对于高频和精密模拟电路,还需要特别注意地返回路径的布线,以减小共模干扰。

通过合理布线和引入电源平面,可以降低电感,提高电路的稳定性和可靠性。

另一个重要的优化技巧是降低功耗。

在设计模拟电路时,设计师应该注重功耗优化,以延长电池寿命和提高系统效率。

有效的方式包括降低功耗的电路架构选择、优化功耗的电源供应、使用合适的电源管理电路等。

此外,合理选择和优化器件工作状态也能够有效降低功耗。

例如,在未被使用时关闭模块或降低其工作频率。

此外,模拟电路布局和布线优化中还需要考虑EMI(电磁干扰)和ESD(静电放电)方面的设计。

对于EMI,可以通过合理的地引入来分隔不同信号类型的部分。

同时,考虑到ESD防护是非常重要的,需要对输入、输出和电源等接口进行静电放电保护设计。

使用合适的接地技术和正确的布局布线方式可以有效地降低EMI和ESD问题。

最后,借助于模拟电路设计工具,设计师可以更高效地实现模拟电路布局与布线的优化。

版图设计期末复习

版图设计期末复习

第一章绪论1、什么是Scaling-down,它对集成电路的发展有什么重要作用?在器件按比例缩小过程中需要遵守哪些规则(CE,CV,QCE),这些规则的具体实现方式(1)为了保证器件性能不变差,衬底掺杂浓度要相应增大。

通过Scaling-down使集成电路的集成度不断提高,电路速度也不断提高,因此Scaling-down是推动集成电路发展的重要理论。

(2)在CE规则中,所有几何尺寸,包括横向和纵向尺寸,都缩小k倍;衬底掺杂浓度增大k倍;电源电压下降k倍。

(3)在CV规则中,所有几何尺寸都缩小k倍;电源电压保持不变;衬底掺杂浓度增大k2倍。

(4)在QCE规则中,器件尺寸k倍缩小,电源电压α/k倍(1<α<k)变化,衬底掺杂浓度增大αk倍2、什么是摩尔定律?集成电路容量每18个月增加一倍。

3、什么是版图设计?包含哪两个要素?(1)版图设计就是按照线路的要求和一定的工艺参数,设计出元件的图形并进行排列互连,以设计出一套供IC制造工艺中使用的光刻掩膜版的图形,称为版图或工艺复合图(2)一定功能的电路结构;一定的工艺规则4、集成电路全定制和半定制设计的过程,及区别自动化技术:半定制,标准单元技术手工技术:全定制,一般用于高性能数字电路或者模拟电路第二章电路基础知识1、管子的串并联,电阻模型分析。

串联:两个宽长比为W/L的管子串联,若等价为一个管子,其宽长比为多少?并联:两个宽长比为W/L的管子并联,若等价为一个管子,其宽长比为多少?2、管子的尺寸标注3、复杂逻辑门的功能分析(写出逻辑表达式),或根据逻辑表达式,画出CMOS电路图4、传输门结构,原理(1)由两个增强型MOS管(一个P沟道,一个N沟道)组成。

(2)C=0,!C=1时,两个管子都夹断,传输门截止,不能传输数据。

(3)C=1,!C=0时,传输门导通。

(4)双向传输门:数据可以从左边传输到右边,也可以从右边传输到左边,因此是一个双向传输门。

版图的匹配和抗干扰设计

版图的匹配和抗干扰设计

偏置
参考
抗干扰设计
• 加滤波电容
– 电源线上和版图空余地 方可填加MOS电容进行 电源滤波 – 对模拟电路中的偏置电 压和参考电压加多晶电 容进行滤波 MOS CAP
P-P CAP
• 刻蚀速率与刻蚀窗的大小有关,导致隔离大的多 晶宽度小于隔离小的多晶宽度 均与周围环境有关 • 同类型扩散区相邻则相互增强,异类型相邻则相 互减弱
匹配设计
• 系统失配
– 梯度效应
• 压力、温度、氧化层厚度的梯度问题,元件间的 差异取决于梯度和距离
匹配设计
• 系统失配例子 ——电阻
– 电阻设计值之为2:1 – 由于poly2刻蚀速度的偏差, 假设其宽度偏差为0.1u,则会 带来约2.4%的失配 – 接触孔和接头处的poly电阻, 将会带来约1.2%的失配;对 于小电阻,失配会变大 R=R□•(Leff)/(Weff) R□=996欧姆 Wp = 0.1u 5u 2u
• 随机失配可通过选择合适的元件值和尺寸来减小
– 系统失配:工艺偏差,接触孔电阻,扩散区相 互影响,机械压力,温度梯度等
• 系统失配可通过版图设计技术来降低
匹配设计
• 随机统计波动 (Fluctuations)
– 周围波动(peripheral fluctuations)
• 发生在元件的边沿 • 失配随周长的增大而减小
Analog Power Digital Analog Digital Power
抗干扰设计
• 电容的屏蔽
电路中的高阻接 点接上极板,以 减小寄生和屏蔽 干扰;电容下面 用接地的阱来屏 蔽衬底噪声 此地应为“干净” 地!可独立接出, 不与其他电路共享
CAP
抗干扰设计
• 敏感信号线的屏蔽

集成电路模拟版图设计基础ppt课件

集成电路模拟版图设计基础ppt课件
4.2 LVS工具不仅能检 查器件和布线,而 且还能确认器件的 值和类型是否正确。
4. LVS文件
4.3 Environment
setting:
1) 将决定你用几层的 金属,选择一些你 所需要的验证检查。
2) 选择用命令界面运 行LVS,定义查看 LVS报告文件及LVS 报错个数。
定义金 属层数
关闭ERC 检查
2.2互连
2.2.1金属(第一层金属,第二层金属……) 2.2.2通孔
ppt课件
11
2.1 器件
2.1.1 MOS管
NMOS
PMOS
MOS管剖面图
2.1 器件
2.1.1 MOS管
NMOS工艺层立体图
ppt课件
NMOS版图
13
2.1 器件
2.1.1 MOS管 1) NMOS管
以TSMC,CMOS,N单阱工艺 为例
ppt课件
26
3. 版图编辑器 6) virtuoso编辑器 --版图编辑菜单
ppt课件
27
3. 版图编辑器 7) virtuoso编辑器 --显示窗口
ppt课件
28
3. 版图编辑器 8) virtuoso编辑器 --版图显示
ppt课件
29
3. 版图编辑器 9) virtuoso编辑器--数据流格式版图输出
ppt课件
39
1. 必要文件
PDK
*.tf display.drf
DRC LVS cds.lib .cdsenv .cdsinit
ppt课件
40
2. 设计规则
2.1 版图设计规则——工艺技术要求 2.2 0.35um,0.25um,0.18um,0.13um,不同的

【Analog layout技艺-match】

【Analog layout技艺-match】

我打算写关于模拟电路layout的一系列文章。

因为是第一篇,所以要介绍画模拟电路版图时,都要做的一些准备工作或者是要问的一些问题。

模拟部分不同于数字部分,它有时很抽象,有时也很死板,有的有很高的频率,有时有很大的电流总之就像人的情感,需要很好的控制才能发挥作用。

通常在画模拟电路之前或者整个过程中,你都要不停的问和了解比如:这个电路有什么功能,是做什么用的?它的电流总共有多少?最大电流多大,在哪些节点之间?什么地方需要有很好的对称?什么地方需要有很好的保护?什么地方需要相互隔开?什么地方可以靠在一起,什么地方不可以?等等,这些问题是常要问的,要和designer有很好的沟通,了解设计的思路和想法这样才能确保电路生产出来后,能够正常运行。

(当前以电路设计正确性为前提)match是需要注意的其中之一,为考虑器件的对称性。

电路中有很多地方需要有很好的对称性,以下就是常见的一种:上图为band-gap电路,器件的对称性,直接影响对电路的好坏,这就是了解了电路,才明白对称的意义是什么。

对于对称,不仅是在考虑器件之间的对称性,还好考虑诸如布线的长度,走势,布局水平还是垂直等等方方面面都有考虑对称的必要性。

如图:器件A与器件B有两条线相连,其中一条net01因有其他器件阻碍,所以要绕道,从而增加线的长度。

从图中,可以看出,net01和net02有很大的区别,net01走线长,还附带出线上的寄生电容和寄生电阻等不良因素,因此信号从net01和从net02上传输时,就产生的差异。

如果要求信号同时到达,以这种情况看,电路的功能便有可能不能实现。

所以对称性是方方面面的,随时都应留心。

CMOS电路中,单个MOS的特性,取决于单个晶体管的宽长比(W/L),比值越大,晶体管的速度就快,反之则慢在生产过程中,晶片会在某个方向上存在差异性,这便导致了晶体管的差异。

如图:A,B两个晶体管,只是位置有所变化,宽长比均为W/L=2/0.5=4假设在垂直方向有差异-0.05(数据均为假设,是为计算方便)A情况 W=2-->1.95 L=0.5-->0.5 W/L=3.9B情况 W=2-->2 L=0.5-->0.45 W/L=4.444A/B=0.8775 于是差异就这样产生了。

模拟电路版图设计方法与框架结构毕业论文【范本模板】

模拟电路版图设计方法与框架结构毕业论文【范本模板】

上海城市管理职业技术学院毕业设计(论文)分院人文与信息技术学院专业应用电子班级 11应用电子(1)姓名胡穆学号 110502003指导教师崔玉美设计(论文)题目模拟电路版图设计方法与框架结构二○一三年三摘要集成电路的出现与发展彻底改变了人类的文明和人们的日常生活面目,比如:手机、U盘、麦克风、等等。

集成电路是电子电路,它不不同于一般意义上的电子电路,它是把成千上万的电子元件包括晶体管,电阻,电容甚至电感集成在微小的芯片上面,正是这种奇妙的设计和制造方式使它为人类社会的进步创造了空前绝后的奇迹,而使这种奇迹变为现实的是集成电路掩膜版图设计。

集成电路或称微电路(microcircuit)、微芯片(microchip)、芯片(chip)在电子学中是一种把电路(主要包括半导体装置,也包括被动元件等)小型化的方式,并通常制造在半导体晶圆表面上。

集成电路是相对分立器件组成的电路而言、把组成电路的元件、器件以及相互间的连线放在单个芯片上,整个电路就在这个芯片上,把这个芯片放到管壳中进行封装,电路与外部的连接靠引脚完成。

根据电路功能和性能的要求,在正确选择系统配置、电路形式、器件结构、工艺方案和设计规则的情况下,尽量减小芯片面积,降低设计成本,缩短设计周期,以保证全局优化,设计出满足要求的集成电路。

关键词:版图设计;设计规则;版图验证;电阻,电容,二极管;目录摘要------------------------------------------------------------ 2前言-------------------------------------------------------------- 4 第一章了解版图-------------------------------------------------- 5 1。

1 版图意义----------------------------------------------------- 5 1.2 版图定义-------------------------------------------------------- 5 1。

IC模拟版图设计(共105张PPT)

IC模拟版图设计(共105张PPT)
1)集成电路掩膜版图设计师实现集成电路制造所必不可少的设计环
节,它不仅关系到集成电路的功能是否正确,而且也会极大程
度地影响集成电路的性能、成本与功耗。 2)它需要设计者具有电路系统原理与工艺制造方面的基本知识,
设计出一套符合设计规则的“正确”版图也许并不困难,但 是设计出最大程度体现高性能、低功耗、低成本、能实际可
4. LVS文件
4.4 layer mapping:
1) 右图描述了文件
的层次定义、层次描述 及gds代码;
2) Map文件
是工艺转换之间的一个 桥梁。
4. LVS文件
4.5 Logic operation:
定义了文件层次的 逻辑运算。
4. LVS文件
4.6 DefinedDevices:
右图定义器件 端口及器件逻辑运算。
1. 模拟版图和数字版图的首要目标
2. 首先考虑的三个问题
3. 匹配 4. 寄生效应
5. 噪声
6. 布局规划
7. ESD 8. 封装
第一部分:了解版图
1. 版图的定义 2. 版图的意义
3. 版图的工具
4. 版图的设计流程
第一部分:了解版图
1. 版图的定义:版图是在掩膜制造产品上实现 电
路功能且满足电路功耗、性能等,从版图上减
单位电阻电容彼此靠近方向相同放置,相对匹配精度较好
4)叉指型结构匹配 5)虚拟器件
✓ 使器件的中间部位与边缘部位所处环境相同 ✓ 刻蚀时不会使器件自身不同部位不匹配
6)保证对称性
6.1 轴对称的布局
6.2 四角交叉布局
缓解热梯度效应和工艺梯度效应的影响 连线时也要注意对称性
✓ 同一层金属
✓ 同样多的瞳孔 ✓ 同样长的金属线

模拟电路版图设计中的匹配艺术

模拟电路版图设计中的匹配艺术

模拟电路版图设计中的匹配艺术深圳中兴集成电路设计有限公司金善子1.引言生活中我们经常会遇到这样的事情:收听CD播放器的时候,左右耳脉里发出的声音经常不一样,甚至当有人打开窗户的瞬间或者打开室内空调的过程中,随着温度的变化,CD发出的声音也会随之发生变化,因此我们就不厌其烦地调来调去。

同样的情况也会发生在手机和接受机中。

我们希望无论是CD播放器还是其它音响,它们相搭档的器件反应完全一样。

也就是说,其中一个放大器的频率和幅值能完全符合并跟踪另一个运放的频率和幅值响应,达到这一目标的方法之一就是匹配。

实现匹配过程中,版图设计是一个非常重要的环节。

一个优秀的版图可以大大提升一个设计。

2.实现匹配的方法匹配基本规则当集成电路产业刚刚起步的时候,制造工业仍然相对落后。

即使你将两个需要匹配的器件放的很近,我们也仍然无法保证它们的一致性。

现在虽然随着制造工艺越来越精确,但是匹配问题的研究从来就没有停止过,相反地,匹配问题显得日益突出和重要。

使需要匹配的器件所处的光刻环境一样,称之为匹配。

匹配分为横向匹配、纵向匹配和中心匹配。

实现匹配有三个要点需要考虑:需要匹配的器件彼此靠近、注意周围器件、保持匹配器件方向一致。

遵守这3条基本原则,就可以很好的实现匹配了。

2.1根器件法(Root Device Method)有时侯我们会遇到两个或者两个以上的而且阻值不同的电阻需要匹配。

如下图1所示,如何将这5个阻值不同的电阻做成最优化的匹配呢?图2则给出了正确的答案,我们不妨分析一下:2K1K2K500250图1 阻值不同的电阻需要匹配如果要满足上面5个电阻的匹配,需要考虑以下步骤:(1) 首先,尽可能把这些电阻靠近放置,这是基本的要求(2) 其次,要使这些电阻保持同一个方向(3) 采用根部件的最好方法是找出一个中间值,用1K的电阻作为值将电阻串联和并联起来。

这种方法节省了接触电阻的总数使其所占的比例减少,面积也相当,现在占主导地位的是电阻器件本身的薄层电阻。

模拟电路版图

模拟电路版图
更需要了解电路技术。 • 如:电压、电流及相互关系 • 差分对需要匹配等
6.1.2三个关键问题
• 一、问题1:这个电路是做什么用的 • 电路的功能决定了下面的一些关键问题: • 绝缘 • 匹配 • 布局 • 均衡 • 覆盖 • 保护方法 • I/O导线的位置 • 器件分割 • 平面布置
6.1.2三个关键问题
6.2.4器件的寄生参数
• 一种技术:减少多晶硅的串联电阻。可 以通过将多晶硅分成多个“指形”的结 构,然后用导线将它们并联起来以降低 电阻。
• 通过分成多个器件以及源漏共享可以大 大减小CMOS晶体管上的寄生参数。
6.2.4器件的寄生参数
• 二、双极型晶体管 • 没有太好的办法减小参数,因为寄生电
6.3.7共心
6.3.7共心
• 匹配规则之十:使布线上的寄生参数匹 配
• 对称性是器件匹配中要考虑的问题。尤 其在高频电路版图中,如果希望使寄生 参数匹配,就必须在一条对称轴的两边 布置功能块。
因为无法很好的控制它们,通常的误差 可以是正负50%。 • 但是在不关心电路参数的大小,例如只 想要一个大电容,可以利用寄生参数来 满足。
6.2.4器件的寄生参数
• 一、CMOS晶体管 • 由阱至衬底的电容 • 由栅极至阱的电容 • 这些寄生参数会使得电路的工作速度变
慢。
6.2.4器件的寄生参数
• 把根部件围起来,使它处于中间,是解 决上述匹配问题的一个非常好的解决方 法,也称为简单匹配,或者指状交叉匹 配。
• 匹配规则之七:采用指状交叉方式
6.3.5指状交叉器件
6.3.5指状交叉器件
• 例子:如图5.6的两串电阻需要匹配,解 决方案是图5.7,注意其排列方式A1,B3, A2,B2,A3,B1。

模拟集成电路版图的匹配和抗干扰设计

模拟集成电路版图的匹配和抗干扰设计

匹配设计
• 晶体管随机失配
– 在良好的版图设计条件下 – 阈值电压
– 跨导
CVt和Ck是 工艺–参均数与栅面积的平方根成反比
背栅掺杂分布的 统计波动(区域 波动)
线宽变化,栅氧 的不均匀,载流 子迁移率变化等 (边沿和区域波 动)
匹配设计
• 系统失配
– 工艺偏差(Process Bias)
• 在制版、刻蚀、扩散、注入等过程中的几何收缩和 扩张,所导致的尺寸误差
R=R□•(Leff)/(Weff)
R□=996欧姆
Wp = 0.1u
5u
2u
15Ω
4u
匹配设计
• 系统失配例子 ——电容
假设对poly2的刻蚀工艺 偏差是0.1um,两个电容 的面积分别是(10.1)2和 (20.1)2,则系统失配约为
1.1%
20um
20um
10um 10um
匹配设计
• 降低系统失配的方法
• Kp和ka分别为周围波动和区域波动的贡献,均是常量
– 一般地,电容失配与面积的平方根成反比,即容量为原来2倍,失配 减小约30%
– 不同大小电容匹配时,匹配精度由小电容决定
匹配设计
• 电阻随机失配
– 两个阻值为R、宽度为W的电阻的失配:
• Kp和ka分别为周围波动和区域波动的贡献,均是常量
– 一般地,电阻失配与宽度成反比,即阻值为原来2倍,失配为原 来的一半
抗干扰设计
• 敏感电路的屏蔽
– 用接地的保护环(guard ring) – 保护环应接“干净”的地 – N阱较深,接地后可用来做隔离
Pdiff Nwell
抗干扰设计
• 加滤波电容
– 电源线上和版图空余地方可填 加MOS电容进行电源滤波

《模拟电路版图》PPT课件

《模拟电路版图》PPT课件
❖ 在整个的设计流程中,都要不断沟通,以保 证所设计的版图不仅功能正确,且性能最优。
❖ 四、完成进度不同
❖ 在数字电路设计中,芯片的绝大部分电路往 往在开始版图工作时,就已经完成。而模拟 电路则不同,电路设计和版图设计可能会同 时进行。
❖ 五、创新要求不同
❖ 与数字电路不同,模拟电路的版图设计重复 性不多,创新很重要。
❖ 并联布线:将上下层金属线重叠起来,形成 叠层结构,实际上是几层金属线的并联,相 当于加宽了导线。
❖ 在高频电路中,寄生电感不可忽略。
❖ 利用寄生参数 ❖ 不能依赖寄生参数作为电路的一个成分,因
为无法很好的控制它们,通常的误差可以是 正负50%。 ❖ 但是在不关心电路参数的大小,例如只想要 一个大电容,可以利用寄生参数来满足。
❖ 一、CMOS晶体管 ❖ 由阱至衬底的电容 ❖ 由栅极至阱的电容 ❖ 这些寄生参数会使得电路的工作速度变慢。
❖ 一种技术:减少多晶硅的串联电阻。可以通 过将多晶硅分成多个“指形”的结构,然后 用导线将它们并联起来以降低电阻。
❖ 通过分成多个器件以及源漏共享可以大大减 小CMOS晶体管上的寄生参数。
❖ 匹配规则之八:用虚设器件围起来。
❖ 将器件围绕一个公共的中心点放置,称为共 心布置。甚至把器件在一条直线上对称放置 也可以看做是共心技术。
❖ 共心技术对减少在集成电路中存在的热或工 艺的线性梯度影响非常有效。
❖ 一、四方交叉
❖ 把一个器件分为两半,然后把他们成对角线 放置。这种特殊的工薪技术称为四方交叉。
❖ 一、规模不同
❖ 二、主要目标不同
❖ 数字电路的目标:优化芯片的尺寸和提高集 成度
❖ 模拟电路的目标:优化电路的性能、匹配程 度、速度和各种功能方面的问题。

模拟电路版图

模拟电路版图

❖ 二、布线方案
❖ 针对某一种要求,会有不同的布线方案进行 选择。P88~89的一个例子。
❖ 经验:如果一段导线的压降大于10mv,就应 该与电路设计人员进行沟通。
❖ 为了降低寄生电阻,可以选择较厚的金属, 其方块电阻较小。
方块电阻
❖ ohms per square,薄层电阻又称方块电阻,其定义为正方 形的半导体薄层,在电流方向所呈现的电阻,单位为欧姆每 方。简单来说,方块电阻(Sheet Resistance)就是指导电 材料单位厚度单位面积上的电阻值。简称方阻,理想情况下 它等于该材料的电阻率除以厚度。方块电阻有一个特性,即 任意大小的正方形边到边的电阻都是一样的,不管边长是 1m还是0.1m,它们的方阻都是一样,这样方阻仅与导电膜 的厚度和电阻率有关。方块电阻计算公式:R=ρL/S ,ρ为物 质的电阻率,单位为欧姆米(Ω. m),L为长度,单位为米(m) ,S为截面积,单位为平方米(m2),长宽相等时,R=ρ/h ,h为薄膜厚度。材料的方阻越大,器件的本征电阻越大, 从而损耗越大。
❖ 模拟电路的目标:优化电路的性能、匹配程 度、速度和各种功能方面的问题。
❖ 在模拟电路版图设计中,性能比尺寸更重要。
❖ 三、团队工作方式不同
❖ 在模拟集成电路的版图设计中,团队沟通更 加重要,例如,需要从电路设计者了解电路 需要的匹配、屏蔽、特定的器件防止方向等 信息。
❖ 在整个的设计流程中,都要不断沟通,以保 证所设计的版图不仅功能正确,且性能最优。
❖ 例子
❖ 不能仅仅采用普遍适用的方法,也并不是简 单地提倡让每一样东西都尽可能短和尽可能 小,应该根据电路的功能和可用的工艺来进 行选择。
❖ 三、金属叠着金属
❖ 在数字电路中,有一些关键导线对噪声非常敏感, 如果仅仅依赖工具自动布线,而不加干预,会产生 很严重的后果。
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
使需要匹配的器件所处的光刻环境一样, 称之 为匹配。匹配分为横向匹配、纵向匹配和中心匹配。 实现匹配有三个要点需要考虑: 需要匹配的器件彼 此靠近、注意周围器件、保持匹配器件方向一致。遵 守这 3 条基本原则, 就可以很好的实现匹配了。
2.1 根器件法(Root Device Method)
有时侯我们会遇到两个或者两个以上的而且阻
图 11 两个器件四方交叉,形成对角线放置 四方交叉里面包含了一种叫做经济型四方交
叉, 这一方案可以采用 A- B- B- A 的共心技术。可以 保证导线的寄生参数一致。
下面再介绍一种四个需要匹配的电阻 (或其它 器件)的设计方法,也同样是采用共心法原理。
图 8 围绕一个公共中心值 1KΩ 电阻作根电阻
2.2 交 叉 法 (Interdigitating De- vices)
采用指状交叉法是一项非常好的技术, 不仅适 用于电阻, 也同样适用于其他任何器件, 只要是两个 或者两个以上就可以交叉排列, 布线用上下行走的 蛇形线, 如下图所示:
上面的布线采用蛇形的走线, 当然需要用不同 的金属层来实现这一要求。
为了使上述电阻在加工上面也保持一致, 最简 单的办法就是在两边分别放置一个 “虚拟电阻” ( “dummy resister”) , 而实际上它们在电路连线上 没有与其它任何器件连接, 它们只是提供了一些所 谓的“靠垫”, 以避免在两端过度刻蚀。这就是虚拟 器件,保证所有器件刻蚀一致, 如图 6 所示:
图 10 两个差分器件需要高度匹配
2.6 尽量采用较大尺寸的器件
大多数情况下我们都会采用沟道长度较大的模
50 ( 总第 91 期) 2006 ·12·
http://www.cicma g.com
CIC 中国集成电路 China lnte gra te d Circult
设计
拟器件,但与此同时也会带来另外一个问题,那就是 寄生参数也会随之变大, 通常我们会尽可能多打一 些孔以减少电阻, 还有一种方法就是将 W/L 较大的 器件拆分成几个器件,再加入两个 DUMMY POLY,保 证器件在光刻时的程度一致,如图所示:
图 13 需要匹配的镜像电流源的 M1,M2 器件
图 14 M1,M2 器件匹配的版图
3.结论
下面是对匹配的要求所做的一个总结: ● 尽量将匹配的器件靠近放置 ● 保持器件的方向一致 ● 选择一个中间值作为根部件 ● 共心法 ● 交叉法 ● 采用虚拟器件法 ● 对于两个器件的匹配采用四方交叉法 ● 布线产生的寄生参数也一致 ● 使器件宽度一致 ● 采用尺寸较大的器件 C IC
设计
CIC 中国集成电路
China lnte gra te d Circult
2.4 共心法(Common Centroid)
把器件围绕一个公共的中心点放置称为共心布 置,如图 8、图 9 所示。现有的集成工艺中, 它可以降 低热梯度或工艺存在的线性梯度。热梯度是由芯片 上面的一个发热点产生的, 它会引起其周围的器件 的电气特性发生变化。离发热点远的器件要比离发 热点近的器件影响要小。共心技术使热的梯度影响 在器件之间的分布比较均衡。
参考资料
[1] 集成电路掩模设计 - - - - 基础版图技术 [2] CMOS Design,Layout,and Simulation [3] The Art of Analog Layout [4] Microchip Fabrication:A Practice guide to Semicon- ductor Processing [5] Analysis and Design of Analog Integrated Circuits [6] CMOS Circuits Design,Layout,and Simulation [7] CMOS IC Layout: Concepts,Methodologies,and Tools
图 3 将这些电阻匹配
图 4 两组电阻指状交叉排列
图 4 的排列顺序同样也遵循了其中两个基本原 则: 所有器件靠近放置, 保持同一个方向, 下面我们 需要考虑的就是如何布线的问题了。
图 6 由虚设器件保护中间的器件,避免过度腐蚀 加入虚拟器件的同时也要保证电阻之间的距离 保持一致, 这样一来每一个电阻所处的环境已经完 全一致了。 另外一种情况就是当你需要这些器件高度匹配
实现匹配过程中, 版图设计是一个非常重要的 环节。一个优秀的版图可以大大提升一个设计。
2.实现匹配的方法
当集成电路产业刚刚起步的时候, 制造工业仍 然相对落后。即使你将两个需要匹配的器件放的很 近, 我们也仍然无法保证它们的一致性。现在虽然制 造工艺越来越精确, 但是匹配问题的研究从来就没 有停止过, 相反地, 匹配问题显得日益突出和重要。
实现版图中的匹配, 版图设计人员除了需要掌 握以上几种匹配的设计方法, 与电路设计人员的充 分交流也十分重要, 通过交流, 了解设计需求, 提升 对匹配度的了解, 对版图设计会有很大的帮助。
作者简介
金善子,深圳中兴集成电路设计有限公司后端设计 高级工程师。
上接第 31 页 and Systems 2002, vol. 5, pp. 833- 836. [5] Behzad Razavi, 模 拟 CMOS 集 成 电 路 设 计 , [M]西 安交通大学出版社, 2003 年 2 月。 [6] Phillip E. Allen, Douglas R. Holberg, CMOS Analog Circuit Design, [M] Publishing House of Electronics Industry,2002.
对于器件的匹配我们已经在上面介绍了很多种 方法, 真正要实现电路的匹配效果好, 不但要保证器 件的匹配, 也要充分考虑信号线上面的相互匹配。无 论是信号线的长度宽度还是产生的寄生参数都是我 们必须认真考量的。
在差分逻辑中, 具有高度匹配的路径长度和连 线导线是关键。我们经常在设计版图过程中发现其 中的一条需要与另外一条匹配的信号线被其它的器 件或连线挡住了, 从而造成两条线路的长度不同, 因 此破坏了匹配的要求。通过波形分析我们也可以清 晰的看到异样, 所以我们要尽可能保证需要匹配的 导线长度也要一致。
2.3 虚拟器件法(Dummy Devices)
下面介绍一种基于工艺的考虑而实现匹配的另 一种需要考虑的方法: 虚拟器件法。
当这些电阻开始被腐蚀的时候, 位于中间的器 件所处的环境肯定与两边的不同, 位于两边的器件 所受的腐蚀会比中间的器件多一些, 这一点点的区 别也许会对匹配产生非常不可预知的结果。
的时候, ,也可以在四周都布满虚拟器件,防止在四边 的过度腐蚀, 以保证每个器件的周围环境都一致。其 缺点就是这种方法会占用很大的面积, 采用时应多 多考虑实际项目的需要。如图 7 所示:
图 5 电阻指状交叉的蛇形布线 http://www.cicma g.com
图 7 由虚拟器件包围电阻,防止四边电阻过度腐蚀 2006 ·12·( 总第 91 期) 49
图 9 共心模式下的两个电阻匹配图
如果我们只有两个器件需要匹配, 就可以采用 一种特殊的共心设计法, 即“四方交叉法”。这种方 法是将需要匹配的两个器件一分为二, 交叉放置, 尤 其适用于两个 MOS 器件。
采用四方交叉法可以进一步发挥共心的技术优 势。
2.5 匹配信号路径
差分逻辑是模拟电路中常见的结构, 是一种需 要高度匹配的逻辑电路。
设计
CIC 中国集成电路
China lnte gra te d Circult
模拟电路版图设计中的匹配艺术
深圳中兴集成电路设计有限公司 金善子
1.引言
生活中我们经常会遇到这样的事情 : 收听 CD 播放器的时候, 左右耳脉里发出的声音经常不一样, 甚至当有人打开窗户的瞬间或者打开室内空调的过 程中, 随着温度的变化, CD 发出的声音也会随之发 生变化, 因此我们就不厌其烦地调来调去。同样的情 况也会发生在手机和接受机中。我们希望无论是 CD 播放器还是其它音响,它们相搭档的器件反应完 全一样。也就是说, 其中一个放大器的频率和幅值能 完全符合并跟踪另一个运放的频率和幅值响应, 达 到这一目标的方法之一就是匹配。
值不同的电阻需要匹配。如图 1 所示, 如何将这 5 个 阻值不同的电阻做成最优化的匹配呢? 图 2 则给出 了正确的答案, 我们不妨分析一下:
图 1 阻值不同的电阻需要匹配
如果要满足上面 5 个电阻的匹配, 需要考虑以 下步骤:
( 1) 首先, 尽可能把这些电阻靠近放置, 这是 基本的要求
( 2) 其次, 要使这些电阻保持同一个方向 ( 3) 采用根部件的最好方法是找出一个中间 值, 例如用 1KΩ 的电阻作为值将电阻串联和并联 起来。这种方法节省了接触电阻的总数使其所占的 比例减少, 面积也相当, 现在占主导地位的是电阻器 件本身的薄层电阻。 利用根部件时,如果所有的电阻尺寸一样,形状 一样,方向一致而且相互靠近,那么就可以得到一个 很好的匹配。我们经常在选择根器件的时侯, 用最小 的电阻作为根器件, 这样的选择当然也可以实现我 们需要的匹配, 但同时我们却忽略了另外一个问题, 那 就 是 像 2KΩ 这 样 的 电 阻 如 果 用 250Ω 做 根 器 件, 那么就需要 8 个根器件串联起来实现, 这就导致 了这 8 个电阻之间接触电阻也同时加大了, 这是我 们不希望看到的。所以选择根部器件时我们不一定
http://www.cicma g.com
2006 ·12·( 总第 91 期) 51
48 ( 总第 91 期) 2006 ·12·
http://www.cicma g.com
CIC 中国集成电路 China lnte gra te d Circult
设计
要选择几个电阻的最大公约数, 因为这样有可能造成 接触电阻过大,因此一定要选择中间值作为根器件。
相关文档
最新文档