数字下变频技术
数字接收机中基于TMS320C6416的数字下变频技术
数字接收机中基于TMS320C6416的数字下变频技术摘要: 数字下变频数字下变频是中频数字接收机数字接收机的关键技术之一，适用于高采样率、大带宽场合的数字下变频器下变频器，可由多DSP处理机来实现。
通过实验证明这种下变频器可以满足某雷达对抗侦察数字接收机实时数字下变频的需要。
关键词: 数字接收机数字下变频 DSP中频数字接收机常通过数字下变频技术降低采样数据率，减轻后续信号处理的压力。
数字下变频器有多种芯片可供选择，如Harris公司和Gray-Chip公司的产品。
然而这些器件无法满足雷达对抗侦察数字接收机高采样频率采样频率、大带宽的需要，必须针对这一特点研制基于多DSP的数字下变频器。
本文以某雷达对抗侦察数字接收机为例，介绍一种基于TI 公司的DSP TMS320C6416的数字下变频器。
1 数字下变频的基本原理数字下变频的基本原理见图1。
经A/D变换后的中频信号通过两个乘法器构成混频器，产生I、Q两路信号再通过低通滤波、抽取输出降低了采样频率的基带信号。
以某种数字接收机为例，其中频频率fc=200MHz，中频带宽B=20MHz，中频采样频率fs=500MHz，下变频时可以直接将中频频率变到0，也就是令图1中的f0=fc，此时位于中频带宽内对称于中频频率的信号频谱分量将发生混叠。
为避免这种现象可将中频下变频到一个较低的频率而不是0，设f0=190MHz，则下变频后的信号位于0～20MHz，通过低通滤波10倍抽取，相当于对变频后的信号以50MHz的采样频率采样。
利用DSP实现数字下变频的第一步是选择能满足上述数据处理要求的DSP。
对于混频运算，由于采样频率为500MHz，为实现实时处理则要求DSP至少具有500MIPS的处理能力处理能力，同时考虑到后续滤波抽取运算的需要，选用TI公司的高性能DSP芯片TMS320C6416。
2 TMS320C6416芯片的性能特点TMS320C6416是TI公司最新推出的高性能定点DSP，其时钟频率可达600MHz，最高处理能力为4800 MIPS，软件与C62X完全兼容，采用先进的甚长指令结构(VLIW)的DSP内核有6个ALU(32/40bit)，每个时钟周期可以执行8条指令，所有指令都可以条件执行。
数字下变频（DDC原理介绍）
数字下变频（DDC）原理介绍数字变频技术是软件无线电的核心技术之一。
与模拟变频器相比，数字变频不存在模拟变频器中混频器的非线性和模拟本地振荡器的频率稳定度、边带、相位噪声、温度漂移、转换速率等人们关心但是难以彻底解决的问题，而且数字变频中频率步进和频率间隔也具有理想的性能，并且数字变频器的控制和修改比较容易，实现比较简单。
影响数字变频器性能的主要因素有两个：一是表示数字本振、输入信号以及混频乘法运算的样本数值的有限字长所引起的误差；二是数字本振相位分辨率不够大而引起的数字本振样本数值的近似取值。
数字变频器由数字混频器、数字控制振荡器（NCO）和低通滤波器三部分组成，如图 1所示。
图 1 数字下变频结构方框图1.1.正交数字下变频原理正交数字下变频包括两个部分：一是乘法器，二是数控振荡器（NCO）。
正交数字下变频是将数字化后的实信号分为两路，一路乘以cos(ωc n)，下变频到0中频，形成与原始信号相位相同的信号；另一路乘以sin (ωc n)，下变频到0中频，形成与原信号正交的信号。
其数学表达式为：)]2sin()2)[cos(()()(2s c s c fcnT j nT f j nT f n s e n s n y s πππ-==- （1） 其中c f 为中频信号的载频（中心频率），s T 是采样间隔，)(n s 表示ADC 后输出实信号，)(n y 为数字下变频后输出。
正交数字下变频中的正弦波sin (ωc n )和余弦波cos(ωc n )由NCO 产生。
NCO 主要有三部分组成：相位累加器、相位加法器和sin/cos 表只读存储器。
相位累加器的作用是将数字本振频率转换成相位，相位加法器的功能是设置一定初始相位，相位的正余弦值由查表求得。
其详细原理在此不再叙述，可查阅相关书籍。
1.2. 滤波抽取原理简述经过正交数字下变频之后，得到了零中频的基带复信号，此时信号的采样率仍然是ADC 采样频率（即中频信号的采样频率），数据率很高，信号的带宽远小于采样频率，所以滤波抽取（采样率降低）成为了数字下变频的一个必不可少的组成部分。
数字下变频电路的FPGA实现
数字下变频电路的FPGA实现随着数字化时代的到来，数字信号处理技术已经成为了许多领域中不可或缺的一部分。
其中，数字下变频技术是一种非常重要的数字信号处理技术，被广泛应用于雷达、通信、音频处理等领域。
本文将介绍数字下变频电路的FPGA实现。
数字下变频电路的基本原理数字下变频电路的基本原理是将输入信号进行混频，将高频信号转换为低频信号，并对低频信号进行采样和滤波，得到一个纯净的低频信号。
数字下变频电路通常由数字信号处理器、数字乘法器和数字低通滤波器等组成。
FPGA实现数字下变频电路的优势 FPGA（Field Programmable Gate Array）是一种可编程逻辑器件，能够根据需要实现各种数字电路。
与传统的数字信号处理芯片相比，FPGA具有以下优势：高速并行处理能力：FPGA内部具有大量的可编程逻辑器件，可以实现高速并行处理，提高处理速度和效率。
灵活性：FPGA可以通过重新编程实现不同的数字电路，方便灵活，可以快速适应不同的应用场景。
可靠性：FPGA内部具有严格的质量保证措施，保证了数字电路的可靠性和稳定性。
设计数字下变频电路的算法：根据具体应用场景和要求，利用MATLAB 等软件设计数字下变频电路的算法。
将算法转换为硬件描述语言：将设计的数字下变频电路算法转换为硬件描述语言（如VHDL或Verilog），并利用EDA工具进行仿真和验证。
将硬件描述语言编译成二进制文件：将生成的硬件描述语言编译成二进制文件，以便在FPGA上实现。
将二进制文件下载到FPGA中：将生成的二进制文件下载到FPGA中，通过调试和测试，最终实现数字下变频电路。
结论数字下变频电路的FPGA实现具有高速并行处理能力、灵活性和可靠性等优势，已经被广泛应用于雷达、通信、音频处理等领域。
通过设计算法、转换为硬件描述语言、编译成二进制文件以及下载到FPGA中等步骤，可以实现数字下变频电路的高效、快速和可靠实现。
数字下变频电路是一种重要的信号处理单元，它在通信、雷达、电子对抗等领域有着广泛的应用。
数字下变频 正交度
数字下变频正交度
数字下变频中的正交度是指通过数字混频技术，将输入信号与本振信号混合，得到两路正交信号，分别称为同相（I）信号和正交（Q）信号。
数字下变频的正交度越高，信号的质量越好，抗干扰能力越强。
数字下变频的正交度主要受混频算法和滤波器设计的影响。
传统的数字下变频算法通常采用直接混频的方式，将输入信号与本振信号直接混合，然后通过滤波器滤波得到IQ两路信号。
这种方法的优点是实现简单，但运算量较大，对运算资源要求较高。
为了降低运算量，可以采用多相滤波的方式进行改善。
多相滤波本质上是采用抽取的方式，利用多个低阶FIR滤波器来代替一个高阶FIR滤波器，从而达到降低运算量的效果。
数字下变频技术在通信、雷达、电子对抗等领域中得到了广泛应用。
提高数字下变频的正交度对于提高系统的性能和可靠性具有重要意义。
数字下变频原理
数字下变频原理一、背景介绍数字下变频（Digital Down Conversion）是一种在通信系统中广泛应用的技术，用于将高频信号转换成低频信号以方便处理和分析。
本文将深入探讨数字下变频的原理及其在通信领域中的应用。
二、数字下变频原理数字下变频是指将高频信号转换成低频信号的过程，其原理基于采样定理和数字信号处理的技术。
下面将详细介绍数字下变频的原理。
2.1 采样定理采样定理指出，要完全恢复原始信号，采样频率必须大于信号最高频率的两倍。
在数字下变频中，高频信号先经过抽样和量化，得到离散的信号样本。
2.2 数字信号处理在数字下变频过程中，采样的离散信号样本将通过数字信号处理算法进行处理，包括滤波、频率变换和解调等步骤。
其中，最重要的步骤是频率变换。
2.3 频率变换频率变换是将高频信号转换为低频信号的关键步骤。
常用的频率变换方法有离散傅里叶变换（DFT）和快速傅里叶变换（FFT）。
这些变换方法可以将时域中的高频信号变换到频域中，进而实现频率降低的目的。
三、数字下变频在通信领域中的应用数字下变频技术在通信领域中有很多应用，包括无线通信、雷达系统和测量仪器等。
下面将介绍数字下变频在这些领域中的具体应用。
3.1 无线通信在无线通信系统中，数字下变频可以将接收到的高频信号转换成低频信号进行处理。
这样做的好处是可以减少硬件成本、节省功耗和提高通信质量。
数字下变频还可以实现频谱分析和信号识别等功能。
3.2 雷达系统雷达系统中使用数字下变频技术可以降低系统复杂度和功耗。
数字下变频可以将雷达接收到的高频信号转换成低频信号进行处理和分析，实现目标检测、跟踪和成像等功能。
3.3 测量仪器在测量仪器中，数字下变频可以将高频信号转换成低频信号进行处理和分析。
这样可以降低系统噪声、提高测量精度，并且方便对信号进行数字处理和存储。
四、总结通过对数字下变频原理的深入探讨，我们了解到数字下变频是将高频信号转换成低频信号的一种重要技术。
通信系统中的数字上变频和下变频
通信系统中的数字上变频和下变频数字上变频器(DUC)和数字下变频器(DDC)不仅仅是通信应用(如软件无线电)中的关键，而且在需要窄带信号高速流的应用中也是重要的。
另外，DDC结构容易控制所有取样速率下的混淆防止分样。
让我们看看数字记录5MHz带宽(中心在50MHz)信号的问题。
此信号可以是来自RF-IF模拟下变频器的信号或者是直接从天线接收的信号。
为了满足尼奎斯特准则，我们需要以105ms/s取样率取样此信号。
然而，为了合理地捕获此信号，应该在较高的取样率(至少200ms/s)取样此信号。
假设ADC为16位，在该速率下被取样的信号会产生400MB/s数据。
也许更难办的是以这样高速率采集和存储数据缺乏商业可用的方案。
大多数可用的PC基数字器仅能在大约几分之几秒内存储此数据。
数字下变频DDC在持续时间期间可以数字记录RF信号。
在此实例中，我们仅需要记录5MHz信号(中心频率50MHz)，而不是ADC的整个尼奎斯特带宽。
DDC允许除去其余数据，并降低数据率。
在现场可编程门阵列(FPGA)中实现时，简单的数字下变频分为3个性质不同的步：频率变换、滤波和分样(图1)。
频率变换和滤波第1步是频率变换。
5MHz频带需要降低变换到基带，靠乘或与载频(fc)正弦信号混频实现这种变换。
用数字控制振荡器(NCO)数字产生正弦波。
NCO通常也称之为本机振荡器(LO)，它可以在精确频率和相位下产生取样波形。
随着信号从50MHz变频到基带，信号拷贝也从50 MHz变频到100 MHz。
基于此原因，新的基带信号必须滤波，去除较高频率的信号。
然而，到此我们的任务没有完成。
我们仍有1个在200ms/s取样的低频基带信号。
传输额外不必要数据时不希望PC总线过载，我们重新取样信号来降低有效取样率。
这靠分样实现，在规则的时间间隔内从数字化的信号中去除数据点。
在此例中，取样从200ms/s下降到10ms/s，每20个取样去除19个取样。
雷达数字下变频 matlab
雷达数字下变频 matlab雷达数字下变频（Digital Down-Conversion）是雷达信号处理中的一个重要技术，其主要目的是将中频信号转换为基带信号，使得信号处理更为方便和准确。
而MATLAB则是一款强大的科学计算软件，被广泛应用于雷达信号处理领域。
下面我们将介绍雷达数字下变频和MATLAB在该领域中的应用。
一、雷达数字下变频雷达数字下变频技术是通过数字信号处理的方法，将雷达中频信号转换为基带信号的一种技术。
在雷达系统中，射频信号经过放大和混频器处理后，得到中频信号。
接着，中频信号被采样并经过A/D转换成数字信号，再通过数字信号处理的方法，将其转换成基带信号。
这样，雷达信号处理就可以在基带信号上进行，这大大方便了信号处理的实现。
雷达数字下变频的主要步骤包括：抽取中频信号，低通滤波，数字混频，低通滤波，以及解调和解密等。
其中，数字混频是将中频信号与混频器相乘的过程，在数字信号处理中是通过乘法器和正弦余弦产生器实现的。
低通滤波则是为了去除混频后的高频成分，使得信号只剩下基带频率的成分。
二、MATLAB在雷达信号处理中的应用MATLAB在雷达信号处理中起到了极为重要的作用，其数学建模和仿真能力为雷达信号处理提供了丰富的工具和方法。
下面我们结合雷达数字下变频技术，介绍MATLAB在该领域中的应用。
1. 抽取中频信号在抽取中频信号的过程中，MATLAB可以通过模拟数字信号处理来模拟中频信号的采样和A/D转换过程。
使用MATLAB的fft函数可以对采样后的信号进行频谱分析，从而确定信号的中频。
此外，也可以使用MATLAB进行滤波和降噪处理，以便更加准确地提取中频信号。
2. 数字混频MATLAB中可以使用自定义函数和工具箱实现数字混频的过程。
例如，可以使用dsptoolbox工具箱中的PhaseLockedLoop和CostasLoop函数来实现数字混频和解调处理。
此外，MATLAB也提供了多种数字滤波器设计工具，可以用于信号低通滤波的实现。
数字下变频
的指数分布依据。
Your company slogan
原理和结构
原理：数字下变频器(DDC)是接收机A／D变换后，首先要完成
的处理工作，一般的DDC由本地振荡器(NCO)、混频器、 低通滤波器和抽取器组成.主要作用：其一是把中频信号 变为零中频信号；其二是降低采样率。从频谱上看，数字 下变频将A/D采样后信号从中频变换到基带。这样的处 理由两步完成：首先是将输入信号与正交载波相乘，然后 进行数字滤波滤除不需要的频率分量。NCO，混频器， 数字滤波器速率要等于采样率，采样率低于600MHz， 很难实时的在FPGA中进行处理
Your company slogan
所做工作
基于matlab的数字下变频设计步骤：
Your company slogan
报告内容
1 论文主要内容 2 原理和结构 3 论文主体部分 4 完成工作
Your company slogan
主要内容
这篇论文主要解决数字下变频信号处理过程中一些问题，并行 处理结构可以有效的降低采样率，多通道并行处理则可以有效降低处 理成本。 该论文介绍:(1)数字下变频技术；
数控振荡器(NCO)主要由相位累加器和正弦、余弦查找表（ Look Up Table）组成。在每个时钟沿将上次的相位和输入的相位 相加得到本次的相位，再根据相位在正弦、余弦查找表（LUT）中查 找出对应的正弦和余弦值后将其输出。正弦、余弦查找表（LUT）中 按以下函数存放数据：sin (n) = sin (2n/N)
cos (n) = cos (2n/N)
Your company slogan
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
������1(������)=1−1������−1，������2(z)= (1 − ������−������) 可见，CIC 滤波器是由两部分组成：累
积器 H1(z) 和梳状滤波器 H2 (z) 的级联，
这就是为什么称之为累积梳状滤波器的原
因。������1(������)在实现上就是一个累加器，因此 被称作积分器；而������2(z)称为梳状滤波器， 可以从它的幅频特性来说明。把 Z=������������������代入
信号，都挪位于(0, B)上相同的基带信号频 降速处理的理论基础。所谓多速率数字信号
谱来表示，但是当 n 为基数时，其频率对应 处理[3]是指改变信号的采样率，包括抽取盒
关系是相对于中心频率“反折”的，即奇数 内插两种情况。使信号采样率降低的转换称
通带上的高频分量对应基带上的低频分量， 为抽取，使信号采样率升高的转换称为内插。
多级抽取滤波器组主要是：积分梳状滤
波器（CIC）组，半带滤波器（HB）组，整
形滤波器 FIR[5]。
积分梳状滤波器（CIC），具有结构简单，
便于处理，运算速度快，尤其是不进行乘法
运算，可以将高速数据流进行低通滤波和抽
取因子不是 2 的幂次倍的抽取处理。所以将
带通采样定理的应用大大降低了中频 组合滤波器替代，滤波器的带宽应该为两个
采样速率。从软件无线电要求的角度来看， 低通滤波器截止频率的最小值。
带通采样时候的带宽应该是越宽越好，这样 对不同的信号会有更好的适应性。带通采样 速率越高则瞬间采样带宽越宽，采样速率的 提高会导致采样后的数据速率很高，以至于 后续的信号处理速度跟不上去，特别是部分 同步、解调等算法，如果数据吞吐率太高则 很难满足实时性要求。无线通信信号带宽一 般位于 2MHz 到 2GHz 之间，频带宽度非常大， 高频带的信号即使通过带通采样，其采样后
候，如果按照 Nyquist 采样定理以������������=2������������的 采样速率对信号进行采样，则采样频率会很
高，以致后级处理无法实现。然而带通采样
[2]能很好的解决这个问题。
设一个频率带限信号 x(t)，如果其采
样速率 fs 满足：
fS
2(fL 2n
fH 1
图 2 数字下变频框图
当频率控制字增加或减少单位值时，正弦波
在上图所示的数字下变频结构中，信号 的频率变化量尽可能小，累加器位数 N 尽
处理流程如下：24.384MHz 模拟中频信号经 可能大些。和直接数字频率合成（DDS）的
原理相同，数字振荡控制器也是从相位概念 出发直接合成所需的正余弦波形。相位累加 振荡器是在每个采样点进行相位累加，然后 根据此相位值，去求得相对应的振幅。 这 种振荡器结构可采用查表 LUT 即 LookUP Table 加以实现。首先将一个完整周期的正 弦波振幅值存入存储器，利用相位累加器， 每经过一个时钟脉冲就累加一次相位输入 值，而相位累加器的输出值即为 LUT 方法中 存储器的地址信号，最后利用此地址查出即 可。
2 数字下变频技术基础
2.1 耐奎斯特采样定理:
耐奎斯特采样定理[2]：我们假设有一个 时间连续信号 x(t)的频带在(0，fH)之间,以采 样速率为连续信号频率 2 倍（fs=2fH）的采 样速率对 x(t)进行等间隔采样，得到时间离 散的采样信号 x(n)=x(nTs)，（其中 Ts=1/fs为 采样间隔)，则原始信号 x(t)将被所得到的采 样值 x(n)完全确定，这就是 Nyquist 采样定 理.根据 Nyquist 采样定理我们可以看出：对 一个频带有限的模拟信号进行采样，只要采
式代入������1(������)和������2(z)得到它们的频率响应：
������1(������������������)
=
1 1−������−1
=
1 1−������−������������
=
������ ������������⁄2 2sin (������⁄2)
（3-3）
3.4 多级抽取滤波器组
混频器模块、数控振荡器 NCO 模块、CIC 滤 但最大的缺点是运算量大，对计算速率有较
波器模块，半带滤波器 HB 模块，整形滤波 高的要求。查表法是先建立一个表（ROM 或
器 FIR 模块和相关控制模块，具体的数字下 RAM），表的地址是正弦信号的相位累加地址，
变频结构如下图所示：
表的内容保存对应相位正余弦幅值，这样系
数字下变频及其 CIC 滤波器的设计与实现
叶俊 （重庆大学 通信工程学院，重庆 400044）
摘要: 数字下变频技术是将宽带高速数据流信号变成窄带低速数据流信号, 这个过程就是
信号的抽取, 实现抽取的关键问题是如何实现抽取前的数字滤波, 特别是多级抽取时滤波 器的设计与实现。本文主要介绍了数字下变频的原理以及完成从 24.384MHz 模拟中频带通采 样、并进行数字下变频到 64Kbps 符号率的变换过程，其中主要介绍了 CIC 滤波器的性能特 点及设计。
交变换，但是它有个前提，就是混频后端的 输入到数字混频器中。经过数字混频器混频
滤波器必须工作在很高的频率，这就是大量 后的 I 路和 Q 路，正交信号再通过多级滤
的乘法器需求造成了使用资源过多，功耗过 波器组抽取滤波及 FIR 滤波器进行处理，其
大的问题，因此在实际的多速率信号应用中， 输出便是降速后的 I 路和 Q 路正交数字
了确保中间序列的基带频谱宽度不小于原
始输入序列谱或输出序列谱基带频谱宽度。
f
0 f00 B f01 2B f02 3B
不管是对信号进行抽取操作还是进行内插
操作，低通滤波都是必须的，抽取器的滤波
图 1 带通抽样反折现象
器在抽取之前，而内插器的滤波器在内插之
2.3 多速率信号处理
后，从而可以将抽取器和内插器的滤波器用
统通过相位累加地址就可以迅速访问存储
器中以之相对应的正余弦幅值。查表法[5]最
大的优点就在效率高、速度快，只要有足够
的存储空间就能高效地生成各种信号，也就
是所谓的以空间换时间。同时，查表法硬件
电路设计简单，特别适合 FPGA 的硬件结构。
宽带中频采样对混频相乘的正弦波样本的
时候要特别注意频率分辨率要高，这意味着
的频率下，且滤波器的参数得到了优化，因 抽取滤波等运算都有直接影响[5]。目前来说
此硬件实现起来很容易。
常用的产生混频相乘信号的方法有两种：分
3.2 DDC 总体框图
别是查表法和实时计算法。实时计算法[6]顾
基于以上分析，我们不难得出本论文设 名思义就是在系统中实时去计算出每一个
计的数字下变频结构包括：A/D 模块、数字 相位角的正/余弦值，这种方法原理简单，
Abstract: Digital downconvert technique is to broadband high-speed data flow signals
into a narrowband low speed data streams, this process is the signal extraction. Realizing the signal extraction is the key problem of how to realize digital filtering before extraction, especially when the multistage sampling filter design and implementation. This article mainly introduces the principle of digital down-conversion and finish from 24.384 MHz band in simulation of sampling, and the Digital downconvert process to the transformation of 64k bps symbol rate, mainly introduced the performance characteristics of CIC filter and design.
样的频率高于模拟信号最高频率的 2 倍，则
经采样以后的离散信号就能使原始信号恢
复。
2.2 带通采样理论及采样率的确定
Nyquis 采样定理只讨论了其频谱分布
在(0，������������ )内的基带信号的采样问题，当信 号的频谱分布在某一有限的频带(������������，������������ ) 上，且信号的最高频率远远大于带宽 B 的时
关键词：数字下变频 信号抽取 数字滤波 CIC 中图分类号：TN911.6 文献标识码：A
The Design Of Digital Downconvert
And The Implementation Of CIC filter
YE Jun （School of Communication Engineering，Chongqing University，Chongqing 400044，China）
)
4fo 2n 1
2-1
（2-1）式中，n 取能满 fs>= 2(������������-������������) =2B
的最大整数 (0, 1, 2, …)则用 fs 进行等
间隔采样所得到的信号采样值 x(nTs)能准
确的确原信号 x(t)。上述采样定理的适用前
提条件是：只允许在其中的一个频带上存在
信号，而不允许在不同的频带上同时存在信
号，否则将引起混叠。
为了能使用最低采样速率即：fs = 2B ，
带通信号的中心频率必须满足
f0
2n