CMOS集成电路工艺流程(PPT 54页)
合集下载
《CMOS集成电路基础》课件
当输入为0时，截止；当输入为1时，导通。
NMOS
当输入为0时，导通；当输入为1时，截止。
输出
输出反相的输入信号。
CMOS电路组成：CMOS传输门
1 输入端
接收多个输入信号。
3 PMOS
通过开关和截止的方式传递输入信号。
2 NMOS
通过开关和导通的方式传递输入信号。
4 输出端
输出根据输入信号进行逻辑运算的结果。
晶圆切割
将完成的硅片切割成晶圆，以便后续封 装和测试。
CMOS电路组成：MOS管
N沟道MOS管（NMOS）
由N型沟道和P型沟道构成，可以实现电流的传输和 放大。
P沟道MOS管（PMOS）
由P型沟道和N型沟道构成，用于控制电流的开关。
CMOS电路组成：CMOS反相器
输入
接收输入信号（0或1）。
PMOS
CMOS电路组成：CMOS与门
1
输入A
接收输入信号A。
输入B
2
接收输入信号B。
3
NMOS
当输入A为1且输入B为1时，导通。
PMOS
4
Байду номын сангаас
当输入A为0且输入B为0时，导通。
CMOS电路组成：CMOS或门
1
输入A
接收输入信号A。
输入B
2
接收输入信号B。
3
NMOS
当输入A为1且输入B为1时，截止。
PMOS
CMOS的基本工艺流程
1
清洗和蚀刻
2
对硅片进行清洗和蚀刻，去除杂质和氧
化物，并形成特定的表面。
3
沉积
4
在硅片上沉积各种材料，如金属、氧化
物和多晶硅等，用于构建电路的不同部
NMOS
当输入为0时，导通；当输入为1时，截止。
输出
输出反相的输入信号。
CMOS电路组成：CMOS传输门
1 输入端
接收多个输入信号。
3 PMOS
通过开关和截止的方式传递输入信号。
2 NMOS
通过开关和导通的方式传递输入信号。
4 输出端
输出根据输入信号进行逻辑运算的结果。
晶圆切割
将完成的硅片切割成晶圆，以便后续封 装和测试。
CMOS电路组成：MOS管
N沟道MOS管（NMOS）
由N型沟道和P型沟道构成，可以实现电流的传输和 放大。
P沟道MOS管（PMOS）
由P型沟道和N型沟道构成，用于控制电流的开关。
CMOS电路组成：CMOS反相器
输入
接收输入信号（0或1）。
PMOS
CMOS电路组成：CMOS与门
1
输入A
接收输入信号A。
输入B
2
接收输入信号B。
3
NMOS
当输入A为1且输入B为1时，导通。
PMOS
4
Байду номын сангаас
当输入A为0且输入B为0时，导通。
CMOS电路组成：CMOS或门
1
输入A
接收输入信号A。
输入B
2
接收输入信号B。
3
NMOS
当输入A为1且输入B为1时，截止。
PMOS
CMOS的基本工艺流程
1
清洗和蚀刻
2
对硅片进行清洗和蚀刻，去除杂质和氧
化物，并形成特定的表面。
3
沉积
4
在硅片上沉积各种材料，如金属、氧化
物和多晶硅等，用于构建电路的不同部
CMOS制造工艺流程简介(PPT37张)
• Strip Nitride layer - Phosophoric acid (磷酸) or plasma etch，选择性问题 • 薄的SiO2层，厚的Si3N4层，避免鸟喙(bird’s beak)的影响
8
2.3 N阱和P阱的形成
P-well Fabrication
• Photolithography (套刻) - Mask #2 pattern alignment and UV exposure - Rinse away non-pattern PR
Si,(100), P Type,25~50Ωcm
• -
Substrate selection: moderately high resistivity (25-50 ohm-cm) (100) orientation 1st Mask Photoresist P- type.
• spinning and baking @ 100º C (≈ 0.5 1.0 µ m)
16
2.5 前端或延伸区(LDD)的形成
目标：
•NMOS器件中的N-注入区 •PMOS器件中的P-注入区 •多晶硅栅的两侧形成侧壁隔离层的薄氧 化层
17
Extension (LDD) Formation NMOS
• Photolithography - Mask #7 pattern alignment and UV exposure - Rinse away non-pattern PR • Ion Implantation - P+ ion bombardment - 50keV for 5 × 1013cm-2 • Strip Photoresist LDD: • Lightly Doped Drain (轻掺杂漏) • Reduce short channel effects due to gate voltage magnitudes and electric fields • Source and Drain must be layered as NMOS:N+ N- P or PMOS: P+ P- N
CMOS工艺流程和MOS电路版图举例.ppt
1
1) 简化N阱CMOS 工艺演示
2
氧化层生长
氧化层 P-SUB
光刻1，刻N阱掩膜版
3
掩膜版
曝光
光刻胶 光刻1，刻N阱掩膜版
4
氧化层的刻蚀
光刻1，刻N阱掩膜版
5
N阱注入
光刻1，刻N阱掩膜版
6
形成N阱
N阱 P-SUB
7
氮化硅的刻蚀
二氧化硅
掩膜版
N阱
光刻2，刻有源区掩膜版
场氧的生长
二氧化硅
甘油
甘油
55
然后在表面氧化二氧化硅膜以减小后 一步氮化硅对晶圆的表面应力。
涂覆光阻(完整过程包括，甩胶→预 烘→曝光→显影→后烘→腐蚀→去除光 刻胶)。其中二氧化硅以氧化形成，氮化 硅LPCVD沉积形成(以氨、硅烷、乙硅烷 反应生成)。
56
光刻技术去除不想要的部分，此步骤为定 出P型阱区域。 (所谓光刻胶就是对光或电子束 敏感且耐腐蚀能力强的材料，常用的光阻液有 S1813,AZ5214等)。光刻胶的去除可以用臭氧烧 除也可用专用剥离液。氮化硅用180℃的磷酸去 除或含CF4气体的等离子刻蚀(RIE)。
31
多晶硅淀积
栅氧化层
多晶硅 N阱
32
光刻4，刻NMOS管硅栅， 磷离子注入形成NMOS管
NMOS管硅栅
用光刻胶做掩蔽 N阱
33
光刻5，刻PMOS管硅栅， 硼离子注入及推进，形成PMOS管
用光刻胶做掩蔽
PMOS管硅栅
N阱
34
磷硅玻璃淀积
磷硅玻璃 N阱
35
光刻6，刻孔、磷硅玻璃淀积回流 （图中有误，没刻出孔)
阈值电压调整注入 光刻3，VTP调整注入 光刻4，VTN调整注入
1) 简化N阱CMOS 工艺演示
2
氧化层生长
氧化层 P-SUB
光刻1，刻N阱掩膜版
3
掩膜版
曝光
光刻胶 光刻1，刻N阱掩膜版
4
氧化层的刻蚀
光刻1，刻N阱掩膜版
5
N阱注入
光刻1，刻N阱掩膜版
6
形成N阱
N阱 P-SUB
7
氮化硅的刻蚀
二氧化硅
掩膜版
N阱
光刻2，刻有源区掩膜版
场氧的生长
二氧化硅
甘油
甘油
55
然后在表面氧化二氧化硅膜以减小后 一步氮化硅对晶圆的表面应力。
涂覆光阻(完整过程包括，甩胶→预 烘→曝光→显影→后烘→腐蚀→去除光 刻胶)。其中二氧化硅以氧化形成，氮化 硅LPCVD沉积形成(以氨、硅烷、乙硅烷 反应生成)。
56
光刻技术去除不想要的部分，此步骤为定 出P型阱区域。 (所谓光刻胶就是对光或电子束 敏感且耐腐蚀能力强的材料，常用的光阻液有 S1813,AZ5214等)。光刻胶的去除可以用臭氧烧 除也可用专用剥离液。氮化硅用180℃的磷酸去 除或含CF4气体的等离子刻蚀(RIE)。
31
多晶硅淀积
栅氧化层
多晶硅 N阱
32
光刻4，刻NMOS管硅栅， 磷离子注入形成NMOS管
NMOS管硅栅
用光刻胶做掩蔽 N阱
33
光刻5，刻PMOS管硅栅， 硼离子注入及推进，形成PMOS管
用光刻胶做掩蔽
PMOS管硅栅
N阱
34
磷硅玻璃淀积
磷硅玻璃 N阱
35
光刻6，刻孔、磷硅玻璃淀积回流 （图中有误，没刻出孔)
阈值电压调整注入 光刻3，VTP调整注入 光刻4，VTN调整注入
CMOS工艺流程 ppt课件
N-well P-diffusion N-diffusion Polysilicon
Metal contact
Top View or Layout VDD
GND
Cross-Section View
ppt课件
75
Process
field oxide
field oxide ppt课件
field oxide
ppt课件
68
RIE刻蚀出布线格局。以类似的方 法沉积第二层金属，以二氧化硅绝缘层 和介电层作为层间保 护和平坦表面作用。
ppt课件
69
为满足欧姆接触要求，布线工艺是在
含有5~10%氢的氮气中，在400~500℃温 度下热处理15~30分钟(也称成形forming)， 以使铝和硅合金化。最后还要定出PAD接 触窗，以便进行bonding工作。 (上述形成 的薄膜厚度的计算可采用光学衍射、倾斜 研磨、四探针法等方法测得)。
ppt课件
61
在表面重新氧化生成二氧化硅层， LPCVD沉积 氮化硅层，以光阻定出下一 步的field oxide区域。
ppt课件
62
在上述多晶硅层外围，氧化二氧化 硅层以作为保护。涂布光阻，以便利用 光刻技术进行下一步的工序。
ppt课件
63
形成NMOS，以砷离子进行植入形成源漏 极。 此工序在约1000℃中完成，不能采用铝栅 极工艺，因铝不能耐高温，此工艺也称为自对
ppt课件
1
1) 简化N阱CMOS 工艺演示
ppt课件
2
氧化层生长
氧化层 P-SUB
光刻1，刻N阱掩膜版
ppt课件
3
掩膜版
曝光
光刻胶 光刻1，刻N阱掩膜版
Metal contact
Top View or Layout VDD
GND
Cross-Section View
ppt课件
75
Process
field oxide
field oxide ppt课件
field oxide
ppt课件
68
RIE刻蚀出布线格局。以类似的方 法沉积第二层金属，以二氧化硅绝缘层 和介电层作为层间保 护和平坦表面作用。
ppt课件
69
为满足欧姆接触要求，布线工艺是在
含有5~10%氢的氮气中，在400~500℃温 度下热处理15~30分钟(也称成形forming)， 以使铝和硅合金化。最后还要定出PAD接 触窗，以便进行bonding工作。 (上述形成 的薄膜厚度的计算可采用光学衍射、倾斜 研磨、四探针法等方法测得)。
ppt课件
61
在表面重新氧化生成二氧化硅层， LPCVD沉积 氮化硅层，以光阻定出下一 步的field oxide区域。
ppt课件
62
在上述多晶硅层外围，氧化二氧化 硅层以作为保护。涂布光阻，以便利用 光刻技术进行下一步的工序。
ppt课件
63
形成NMOS，以砷离子进行植入形成源漏 极。 此工序在约1000℃中完成，不能采用铝栅 极工艺，因铝不能耐高温，此工艺也称为自对
ppt课件
1
1) 简化N阱CMOS 工艺演示
ppt课件
2
氧化层生长
氧化层 P-SUB
光刻1，刻N阱掩膜版
ppt课件
3
掩膜版
曝光
光刻胶 光刻1，刻N阱掩膜版
第二章 CMOS集成电路工艺PPT课件
经常不断地学习,你就什么都知道。你知道得越多,你就越有力量 Study Constantly, And You Will Know Everything. The More
You Know, The More Powerful You Will Be
结束语
感谢聆听
不足之处请大家批评指导
Please Criticize And Guide The Shortcomings
第二章 CMOS集成电路工艺与版图
2008年9月
第一节 CMOS集成电路工艺简介 第二节 几何设计规则 第三节 CMOS版图设计
第一节 CMOS集成电路工艺简介
一、半导体 IV类元素：硅（Si）、锗（Ge）纯晶体
称为本征半导体，是一种绝缘体。 掺杂，V类元素--》n-型半导体，电子 III类元素--》p-型半导体，空穴
2、掺杂工艺 在半导体基片的一定区域掺入一定浓度
的杂质元素，形成不同类型的半导体层， 来制作各种器件。
（1）扩散工艺 （2）离子注入工艺
3、光刻工艺
借助于掩膜版，并利用光敏的抗蚀涂层 发生光化学反应，结合刻蚀方法在各种薄 膜上（如SiO2薄膜、多晶硅薄膜和各种金 属膜）刻蚀出各种所需要的图形，实现掩 膜版图形到硅片表面各种薄膜上图形的转 移。
讲师：XXXXXX XX年XX月XX日
• Pass transistors produce degraded outputs • Transmission gates pass both 0 and 1 well
g
a
b
gb
g ab
gb
g = 0, gb = 1
a
b
g = 1, gb = 0
a
You Know, The More Powerful You Will Be
结束语
感谢聆听
不足之处请大家批评指导
Please Criticize And Guide The Shortcomings
第二章 CMOS集成电路工艺与版图
2008年9月
第一节 CMOS集成电路工艺简介 第二节 几何设计规则 第三节 CMOS版图设计
第一节 CMOS集成电路工艺简介
一、半导体 IV类元素：硅（Si）、锗（Ge）纯晶体
称为本征半导体，是一种绝缘体。 掺杂，V类元素--》n-型半导体，电子 III类元素--》p-型半导体，空穴
2、掺杂工艺 在半导体基片的一定区域掺入一定浓度
的杂质元素，形成不同类型的半导体层， 来制作各种器件。
（1）扩散工艺 （2）离子注入工艺
3、光刻工艺
借助于掩膜版，并利用光敏的抗蚀涂层 发生光化学反应，结合刻蚀方法在各种薄 膜上（如SiO2薄膜、多晶硅薄膜和各种金 属膜）刻蚀出各种所需要的图形，实现掩 膜版图形到硅片表面各种薄膜上图形的转 移。
讲师：XXXXXX XX年XX月XX日
• Pass transistors produce degraded outputs • Transmission gates pass both 0 and 1 well
g
a
b
gb
g ab
gb
g = 0, gb = 1
a
b
g = 1, gb = 0
a
CMOS集成电路工艺流程PPT(共54页)
•
23、恨别人，痛苦的却是自己。
•
24、每天醒来，敲醒自己的不是钟声， 而是梦 想。
•
25、你不能拼爹的时候，你就只能去拼 命！
•
26、如果人生的旅程上没有障碍，人还 有什么 可做的 呢。
•
27、我们无法选择自己的出身，可是我 们的未 来是自 己去改 变的。 励志名 言：比 别人多 一点执 着，你 就会创 造奇迹
21
典型CMOS工艺流程图
22
典型CMOS工艺流程图
23
典型CMOS工艺流程图
24
典型CMOS工艺流程图
25
典型CMOS工艺流程图
26
典型CMOS工艺流程图
27
典型CMOS工艺流程图
28
典型CMOS工艺流程图
29
典型CMOS工艺流程图
30
典型CMOS工艺流程图
31
典型CMOS工艺流程图
•
5、人生每天都要笑，生活的下一秒发生 什么， 我们谁 也不知 道。所 以，放 下心里 的纠结 ，放下 脑中的 烦恼， 放下生 活的不 愉快， 活在当 下。人 生喜怒 哀乐， 百般形 态，不 如在心 里全部 淡然处 之，轻 轻一笑 ，让心 更自在 ，生命 更恒久 。积极 者相信 只有推 动自己 才能推 动世界 ，只 要推动 自己就 能推动 世界。
•
3、起点低怕什么，大不了加倍努力。人 生就像 一场马 拉松比 赛，拼 的不是 起点， 而是坚 持的耐 力和成 长的速 度。只 要努力 不止， 进步也 会不止 。
•
4、如果你不相信努力和时光，那么时光 第一个 就会辜 负你。 不要去 否定你 的过去 ，也不 要用你 的过去 牵扯你 的未来 。不是 因为有 希望才 去努力 ，而是 努力了 ，才能 看到希 望。
现代CMOS工艺基本流程课件
THANKS
[ 感谢观看 ]
版图制作流程
01
02
03
04
使用版图设计软件进行电路图 和版图的绘制。
进行版图验证，检查版图的正 确性和可制造性。
将版图导出为光刻胶胶片或掩 膜版。
进行光刻、刻蚀、掺杂等工艺 步骤，制造出与版图一致的芯
片。
CHAPTER 06
掺杂与退火处理
掺杂工艺
掺杂定义
掺杂是将某些元素（如磷、硼、 砷等）添加到半导体材料中，以
晶圆制备与清洗
晶圆制备
外圆加工
将单晶硅切割成一定直径的圆 形硅片。
研磨加工
通过研磨工艺将芯片表面磨平 ，去除切割过程中产生的损伤 层。
拉单晶
生长高质量的单晶硅，是制造 集成电路的基础。
切片加工
将硅片切割成更小的芯片单元 。
抛光加工
通过化学和机械抛光，使芯片 表面达到原子级的平整度。
晶圆清洗
01
02
热氧化法
干法氧化
通过高温反应，使硅片与氧气反 应形成二氧化硅层。
湿法氧化
利用化学溶液与硅片反应，生成 二氧化硅层。
化学气相沉积（CVD）
反应气体在反应室中高温分解，形成 薄膜。
常用的反应气体包括硅烷、氧气、氮 气等。
物理气相沉积（PVD）
利用物理方法将材料蒸发沉积到基底上。 常用的蒸发源包括电子束蒸发、磁控溅射等。
CHAPTER 07
封装与测试
封装工艺
芯片切割
01 将晶圆上生长的芯片切割ቤተ መጻሕፍቲ ባይዱ独
立的个体。
芯片贴装
02 将芯片粘贴在封装基板上，常
用的是引线键合和倒装芯片技 术。
封装基板
CMOS工艺流程技术介绍PPT(共 48张)
•
1、有时候，我们活得累，并非生活过于刻薄，而是我们太容易被外界的氛围所感染，被他人的情绪所左右。
•
2、身材不好就去锻炼，没钱就努力去赚。别把窘境迁怒于别人，唯一可以抱怨的，只是不够努力的自己。
•
3、大概是没有了当初那种毫无顾虑的勇气，才变成现在所谓成熟稳重的样子。
•
4、世界上只有想不通的人，没有走不通的路。将帅的坚强意志，就像城市主要街道汇集点上的方尖碑一样，在军事艺术中占有十分突出的地位。
2.浅槽隔离工艺
• 浅槽隔离STI是在衬底上制作的晶体管有 源区之间隔离区的一种可选工艺。
• 分为三步：槽刻蚀、氧化物填充、氧化物 平坦化
3.多晶硅栅结构
4.轻掺杂漏注入工艺
源、漏注入工艺
n+源/漏注入工艺
P+源/漏注入工艺
7.接触孔的形成
8.局部互连工艺
15、所有的辉煌和伟大，一定伴随着挫折和跌倒；所有的风光背后，一定都是一串串揉和着泪水和汗水的脚印。
•
16、成功的反义词不是失败，而是从未行动。有一天你总会明白，遗憾比失败更让你难以面对。
•
17、没有一件事情可以一下子把你打垮，也不会有一件事情可以让你一步登天，慢慢走，慢慢看，生命是一个慢慢累积的过程。
•
13、认识到我们的所见所闻都是假象，认识到此生都是虚幻，我们才能真正认识到佛法的真相。钱多了会压死你，你承受得了吗?带，带不走，放，放不下。时时刻刻发悲心，饶益众生为他人。
•
14、梦想总是跑在我的前面。努力追寻它们，为了那一瞬间的同步，这就是动人的生命奇迹。
•
15、懒惰不会让你一下子跌倒，但会在不知不觉中减少你的收获;勤奋也不会让你一夜成功，但会在不知不觉中积累你的成果。人生需要挑战，更需要坚持和勤奋!
CMOS集成电路工艺与图实用PPT课件
2、器件尺寸设计
MOS管中电流由源极流向漏极。 沟道中电流流过 的距离为沟道长度； 截面尺寸为沟道 宽度。
沟道宽度 W
沟道长度 L
电流方向
第6页/共61页
• 设计中，常以宽度和长度值的比例式即宽长比（W/L）表示器件尺寸。 • 例：假设一MOS管，尺寸参数为20/5。则在版图上应如何标注其尺寸。
三个或三个以上MOS管并联。 类似大尺寸MOS管的拆分连接
源和漏的并联都用金属连接（叉指型）
第50页/共61页
（3）MOS管的复联 复联是同时存在MOS管串联和并联的情况。
第51页/共61页
二、集成电路版图设计方法
• 棒状图设计 ： • 为了方便地从电路中得到最有效的源漏共用版图，可以使用“棒状图设计”，在
第10页/共61页
注意：
• 不同软件对图层名称定义不同； • 严格区分图层作用。
版图图层名称 cc（或cont）
Via
含义
引线孔（连接金属与多晶硅 或有源区）
通孔（连接第一和第二层金 属）
第11页/共61页
• N阱—M —NOWSE器LL 件版图图层 • P型注入掩模——PSEL— ECT—PMOS
电路图
N1和N0串联版图 N1、 N0版图
第46页/共61页
任意个MOS管串联。 例如3个MOS管串联的版图。
电路图
版图
第47页/共61页
（2）MOS管并联(并联是指它们的源和源连 接，漏和漏连接，各自的栅还是独立的。)
栅极水平放置
电路图
版图
第48页/共61页
栅极竖直方向排列 电路图
版图
第49页/共61页
第27页/共61页
6、大尺寸器件的设计
3CMOS集成电路基本工艺流程PPT课件
32
Contact
22
3
Metal1
3
Via1
22
2
3
Metal2
4
Electrode
22
3
3
Via2
2
3
3. 最小交叠(min Overlap)
交迭有两种形式： a)一几何图形内边界到另一图形的内边界长度
(overlap) b)一几何图形外边界到另一图形的内边界长度
(extension)
Y
X
(a)
N+ N+ P衬底
N+ N阱
Mask 5 pplus
P+ N+ N+ P衬底
栅极
漏极
源极 基极
N阱
Mask 5 pplus
P+ N+ N+ P衬底
栅极
漏极
源极 基极
N阱
Mask 6 contact
P衬底
N阱
Mask 6 contact
P衬底
N阱
Mask 7 met1
P衬底
N阱
Mask 7 met1
版图设计
版图设计概述 • 版图(Layout)是集成电路设计者将设计并模拟优化后的
电路转化成的一系列几何图形，包含了集成电路尺寸 大小、各层拓扑定义等有关器件的所有物理信息。 • 集成电路制造厂家根据 版图 来制造掩膜。版图的设计 有特定的规则，这些规则是集成电路制造厂家根据自 己的工艺特点而制定的。不同的工艺，有不同的设计 规则。 • 设计者只有得到了厂家提供的规则以后，才能开始设 计。 • 版图在设计的过程中要进行定期的检查，避免错误的 积累而导致难以修改。
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
4
N阱扩散
• N阱扩散
– 热氧化 – N阱掩模板光刻氧化层 – 磷离子注入 – 高温推进，同时形成缓冲氧化层
• N阱工艺
– 能够提供性能稍好的NMOS晶体管，并允许衬底接地
5
反型槽
• 反型槽工艺
– 淀积氮化硅 – 反型槽掩模板光刻氮化硅 – 刻蚀场区氮化硅
6
沟道终止注入
7
LOCOS工艺和虚拟栅氧化
50
浅槽隔离
51
轻掺杂漏区晶体管 (LDD)
52
扩展漏区高压晶体管
53
本章结束
54
10
源/漏注入
• NSD/PSD掩模板光刻 • 通过暴露的栅氧化注入杂质
– 多晶硅栅作为源/漏自对准注入的掩模板
• 去除光刻胶 • 短暂退火，激活注入杂质
11
接触、金属化和保护层
• 接触
– 淀积多层氧化物 (MLO) – 接触掩模光刻、刻蚀接触孔区域 – 重掺杂区域可以形成欧姆接触
• 金属化
– 接触孔硅化 – 难熔金属薄膜淀积、掺铜铝层淀积 – 金属掩模光刻、金属刻蚀，形成互连结构 – 淀积夹层氧化物 (ILO) – 刻蚀ILO通孔，第二层金属互连 – ... ...
章 CMOS集成电路工艺流程
1
提纲
• 多晶硅栅CMOS工艺流程 • 可用器件 • 工艺扩展
2
多晶硅栅CMOS工艺流程
3
衬底材料
• 初始材料
– 重掺杂P型(100)衬底硅，P+ – 减小衬底电阻，提高抗CMOS闩锁效应能力
• 外延生长
– 在衬底上生长一层轻掺杂P型外延层，P– 厚度5~10um – 可以比CZ硅更精确的控制外延层的电学特性，从而更好的控制器件参数
32
典型CMOS工艺流程图
33
典型CMOS工艺流程图
34
典型CMOS工艺流程图
35
典型CMOS工艺流程图
36
典型CMOS工艺流程图
37
典型CMOS工艺流程图
38
典型CMOS工艺流程图
39
典型CMOS工艺流程图
40
典型CMOS工艺流程图
41
典型CMOS工艺流程图
42
可用器件
43
NMOS晶体管
44
PMOS晶体管
45
衬底PNP管
46
多晶硅电阻
• 电阻
– 多晶硅电阻 – NSD/PSD电阻 – N阱电阻 – 金属电阻
• 多晶硅电阻
– 必须使用硅化物阻挡掩模板
47
NSD/PSD电阻
48
MOS电容
• 电容
– MOS电容 – 金属电容（MOM、MiM） – 多晶硅电容（PiP）
49
工艺扩展
• 保护层
– 最后一层金属上淀积保护层，厚的磷硅玻璃、压缩氮化层等
12
多晶硅栅CMOS晶ቤተ መጻሕፍቲ ባይዱ剖面
13
典型CMOS工艺流程图
14
典型CMOS工艺流程图
15
典型CMOS工艺流程图
16
典型CMOS工艺流程图
17
典型CMOS工艺流程图
18
典型CMOS工艺流程图
19
典型CMOS工艺流程图
20
典型CMOS工艺流程图
• LOCOS氧化 • 刻蚀去除氮化硅 • 去除缓冲氧化层 • 生长虚拟氧化层
8
阈值调整和栅氧化层生长
• 阈值调整
– 硼注入调整阈值电压 – 剥除虚拟栅氧化层
• 栅氧化层
– 干氧法 – 氧化过程很短，栅氧化层很薄
9
多晶硅淀积和光刻
• 本征多晶硅淀积 • 多晶硅掩模光刻、多晶硅层刻蚀 • 多晶硅重掺杂磷（淀积、注入）
21
典型CMOS工艺流程图
22
典型CMOS工艺流程图
23
典型CMOS工艺流程图
24
典型CMOS工艺流程图
25
典型CMOS工艺流程图
26
典型CMOS工艺流程图
27
典型CMOS工艺流程图
28
典型CMOS工艺流程图
29
典型CMOS工艺流程图
30
典型CMOS工艺流程图
31
典型CMOS工艺流程图
N阱扩散
• N阱扩散
– 热氧化 – N阱掩模板光刻氧化层 – 磷离子注入 – 高温推进，同时形成缓冲氧化层
• N阱工艺
– 能够提供性能稍好的NMOS晶体管，并允许衬底接地
5
反型槽
• 反型槽工艺
– 淀积氮化硅 – 反型槽掩模板光刻氮化硅 – 刻蚀场区氮化硅
6
沟道终止注入
7
LOCOS工艺和虚拟栅氧化
50
浅槽隔离
51
轻掺杂漏区晶体管 (LDD)
52
扩展漏区高压晶体管
53
本章结束
54
10
源/漏注入
• NSD/PSD掩模板光刻 • 通过暴露的栅氧化注入杂质
– 多晶硅栅作为源/漏自对准注入的掩模板
• 去除光刻胶 • 短暂退火，激活注入杂质
11
接触、金属化和保护层
• 接触
– 淀积多层氧化物 (MLO) – 接触掩模光刻、刻蚀接触孔区域 – 重掺杂区域可以形成欧姆接触
• 金属化
– 接触孔硅化 – 难熔金属薄膜淀积、掺铜铝层淀积 – 金属掩模光刻、金属刻蚀，形成互连结构 – 淀积夹层氧化物 (ILO) – 刻蚀ILO通孔，第二层金属互连 – ... ...
章 CMOS集成电路工艺流程
1
提纲
• 多晶硅栅CMOS工艺流程 • 可用器件 • 工艺扩展
2
多晶硅栅CMOS工艺流程
3
衬底材料
• 初始材料
– 重掺杂P型(100)衬底硅，P+ – 减小衬底电阻，提高抗CMOS闩锁效应能力
• 外延生长
– 在衬底上生长一层轻掺杂P型外延层，P– 厚度5~10um – 可以比CZ硅更精确的控制外延层的电学特性，从而更好的控制器件参数
32
典型CMOS工艺流程图
33
典型CMOS工艺流程图
34
典型CMOS工艺流程图
35
典型CMOS工艺流程图
36
典型CMOS工艺流程图
37
典型CMOS工艺流程图
38
典型CMOS工艺流程图
39
典型CMOS工艺流程图
40
典型CMOS工艺流程图
41
典型CMOS工艺流程图
42
可用器件
43
NMOS晶体管
44
PMOS晶体管
45
衬底PNP管
46
多晶硅电阻
• 电阻
– 多晶硅电阻 – NSD/PSD电阻 – N阱电阻 – 金属电阻
• 多晶硅电阻
– 必须使用硅化物阻挡掩模板
47
NSD/PSD电阻
48
MOS电容
• 电容
– MOS电容 – 金属电容（MOM、MiM） – 多晶硅电容（PiP）
49
工艺扩展
• 保护层
– 最后一层金属上淀积保护层，厚的磷硅玻璃、压缩氮化层等
12
多晶硅栅CMOS晶ቤተ መጻሕፍቲ ባይዱ剖面
13
典型CMOS工艺流程图
14
典型CMOS工艺流程图
15
典型CMOS工艺流程图
16
典型CMOS工艺流程图
17
典型CMOS工艺流程图
18
典型CMOS工艺流程图
19
典型CMOS工艺流程图
20
典型CMOS工艺流程图
• LOCOS氧化 • 刻蚀去除氮化硅 • 去除缓冲氧化层 • 生长虚拟氧化层
8
阈值调整和栅氧化层生长
• 阈值调整
– 硼注入调整阈值电压 – 剥除虚拟栅氧化层
• 栅氧化层
– 干氧法 – 氧化过程很短，栅氧化层很薄
9
多晶硅淀积和光刻
• 本征多晶硅淀积 • 多晶硅掩模光刻、多晶硅层刻蚀 • 多晶硅重掺杂磷（淀积、注入）
21
典型CMOS工艺流程图
22
典型CMOS工艺流程图
23
典型CMOS工艺流程图
24
典型CMOS工艺流程图
25
典型CMOS工艺流程图
26
典型CMOS工艺流程图
27
典型CMOS工艺流程图
28
典型CMOS工艺流程图
29
典型CMOS工艺流程图
30
典型CMOS工艺流程图
31
典型CMOS工艺流程图