CMOS集成电路工艺流程(PPT 54页)
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
4
N阱扩散
• N阱扩散
– 热氧化 – N阱掩模板光刻氧化层 – 磷离子注入 – 高温推进，同时形成缓冲氧化层
• N阱Biblioteka Baidu艺
– 能够提供性能稍好的NMOS晶体管，并允许衬底接地
5
反型槽
• 反型槽工艺
– 淀积氮化硅 – 反型槽掩模板光刻氮化硅 – 刻蚀场区氮化硅
6
沟道终止注入
7
LOCOS工艺和虚拟栅氧化
32
典型CMOS工艺流程图
33
典型CMOS工艺流程图
34
典型CMOS工艺流程图
35
典型CMOS工艺流程图
36
典型CMOS工艺流程图
37
典型CMOS工艺流程图
38
典型CMOS工艺流程图
39
典型CMOS工艺流程图
40
典型CMOS工艺流程图
41
典型CMOS工艺流程图
42
可用器件
43
NMOS晶体管
• 保护层
– 最后一层金属上淀积保护层，厚的磷硅玻璃、压缩氮化层等
12
多晶硅栅CMOS晶圆剖面
13
典型CMOS工艺流程图
14
典型CMOS工艺流程图
15
典型CMOS工艺流程图
16
典型CMOS工艺流程图
17
典型CMOS工艺流程图
18
典型CMOS工艺流程图
19
典型CMOS工艺流程图
20
典型CMOS工艺流程图
21
典型CMOS工艺流程图
22
典型CMOS工艺流程图
23
典型CMOS工艺流程图
24
典型CMOS工艺流程图
25
典型CMOS工艺流程图
26
典型CMOS工艺流程图
27
典型CMOS工艺流程图
28
典型CMOS工艺流程图
29
典型CMOS工艺流程图
30
典型CMOS工艺流程图
31
典型CMOS工艺流程图
章 CMOS集成电路工艺流程
1
提纲
• 多晶硅栅CMOS工艺流程 • 可用器件 • 工艺扩展
2
多晶硅栅CMOS工艺流程
3
衬底材料
• 初始材料
– 重掺杂P型(100)衬底硅，P+ – 减小衬底电阻，提高抗CMOS闩锁效应能力
• 外延生长
– 在衬底上生长一层轻掺杂P型外延层，P– 厚度5~10um – 可以比CZ硅更精确的控制外延层的电学特性，从而更好的控制器件参数
10
源/漏注入
• NSD/PSD掩模板光刻 • 通过暴露的栅氧化注入杂质
– 多晶硅栅作为源/漏自对准注入的掩模板
• 去除光刻胶 • 短暂退火，激活注入杂质
11
接触、金属化和保护层
• 接触
– 淀积多层氧化物 (MLO) – 接触掩模光刻、刻蚀接触孔区域 – 重掺杂区域可以形成欧姆接触
• 金属化
– 接触孔硅化 – 难熔金属薄膜淀积、掺铜铝层淀积 – 金属掩模光刻、金属刻蚀，形成互连结构 – 淀积夹层氧化物 (ILO) – 刻蚀ILO通孔，第二层金属互连 – ... ...
44
PMOS晶体管
45
衬底PNP管
46
多晶硅电阻
• 电阻
– 多晶硅电阻 – NSD/PSD电阻 – N阱电阻 – 金属电阻
• 多晶硅电阻
– 必须使用硅化物阻挡掩模板
47
NSD/PSD电阻
48
MOS电容
• 电容
– MOS电容 – 金属电容（MOM、MiM） – 多晶硅电容（PiP）
49
工艺扩展
50
浅槽隔离
51
轻掺杂漏区晶体管 (LDD)
52
扩展漏区高压晶体管
53
本章结束
54
• LOCOS氧化 • 刻蚀去除氮化硅 • 去除缓冲氧化层 • 生长虚拟氧化层
8
阈值调整和栅氧化层生长
• 阈值调整
– 硼注入调整阈值电压 – 剥除虚拟栅氧化层
• 栅氧化层
– 干氧法 – 氧化过程很短，栅氧化层很薄
9
多晶硅淀积和光刻
• 本征多晶硅淀积 • 多晶硅掩模光刻、多晶硅层刻蚀 • 多晶硅重掺杂磷（淀积、注入）
N阱扩散
• N阱扩散
– 热氧化 – N阱掩模板光刻氧化层 – 磷离子注入 – 高温推进，同时形成缓冲氧化层
• N阱Biblioteka Baidu艺
– 能够提供性能稍好的NMOS晶体管，并允许衬底接地
5
反型槽
• 反型槽工艺
– 淀积氮化硅 – 反型槽掩模板光刻氮化硅 – 刻蚀场区氮化硅
6
沟道终止注入
7
LOCOS工艺和虚拟栅氧化
32
典型CMOS工艺流程图
33
典型CMOS工艺流程图
34
典型CMOS工艺流程图
35
典型CMOS工艺流程图
36
典型CMOS工艺流程图
37
典型CMOS工艺流程图
38
典型CMOS工艺流程图
39
典型CMOS工艺流程图
40
典型CMOS工艺流程图
41
典型CMOS工艺流程图
42
可用器件
43
NMOS晶体管
• 保护层
– 最后一层金属上淀积保护层，厚的磷硅玻璃、压缩氮化层等
12
多晶硅栅CMOS晶圆剖面
13
典型CMOS工艺流程图
14
典型CMOS工艺流程图
15
典型CMOS工艺流程图
16
典型CMOS工艺流程图
17
典型CMOS工艺流程图
18
典型CMOS工艺流程图
19
典型CMOS工艺流程图
20
典型CMOS工艺流程图
21
典型CMOS工艺流程图
22
典型CMOS工艺流程图
23
典型CMOS工艺流程图
24
典型CMOS工艺流程图
25
典型CMOS工艺流程图
26
典型CMOS工艺流程图
27
典型CMOS工艺流程图
28
典型CMOS工艺流程图
29
典型CMOS工艺流程图
30
典型CMOS工艺流程图
31
典型CMOS工艺流程图
章 CMOS集成电路工艺流程
1
提纲
• 多晶硅栅CMOS工艺流程 • 可用器件 • 工艺扩展
2
多晶硅栅CMOS工艺流程
3
衬底材料
• 初始材料
– 重掺杂P型(100)衬底硅，P+ – 减小衬底电阻，提高抗CMOS闩锁效应能力
• 外延生长
– 在衬底上生长一层轻掺杂P型外延层，P– 厚度5~10um – 可以比CZ硅更精确的控制外延层的电学特性，从而更好的控制器件参数
10
源/漏注入
• NSD/PSD掩模板光刻 • 通过暴露的栅氧化注入杂质
– 多晶硅栅作为源/漏自对准注入的掩模板
• 去除光刻胶 • 短暂退火，激活注入杂质
11
接触、金属化和保护层
• 接触
– 淀积多层氧化物 (MLO) – 接触掩模光刻、刻蚀接触孔区域 – 重掺杂区域可以形成欧姆接触
• 金属化
– 接触孔硅化 – 难熔金属薄膜淀积、掺铜铝层淀积 – 金属掩模光刻、金属刻蚀，形成互连结构 – 淀积夹层氧化物 (ILO) – 刻蚀ILO通孔，第二层金属互连 – ... ...
44
PMOS晶体管
45
衬底PNP管
46
多晶硅电阻
• 电阻
– 多晶硅电阻 – NSD/PSD电阻 – N阱电阻 – 金属电阻
• 多晶硅电阻
– 必须使用硅化物阻挡掩模板
47
NSD/PSD电阻
48
MOS电容
• 电容
– MOS电容 – 金属电容（MOM、MiM） – 多晶硅电容（PiP）
49
工艺扩展
50
浅槽隔离
51
轻掺杂漏区晶体管 (LDD)
52
扩展漏区高压晶体管
53
本章结束
54
• LOCOS氧化 • 刻蚀去除氮化硅 • 去除缓冲氧化层 • 生长虚拟氧化层
8
阈值调整和栅氧化层生长
• 阈值调整
– 硼注入调整阈值电压 – 剥除虚拟栅氧化层
• 栅氧化层
– 干氧法 – 氧化过程很短，栅氧化层很薄
9
多晶硅淀积和光刻
• 本征多晶硅淀积 • 多晶硅掩模光刻、多晶硅层刻蚀 • 多晶硅重掺杂磷（淀积、注入）