实验四 上升沿触发的D触发器设计
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验四上升沿触发的D触发器的设计
一、实验目的
1.掌握采用VHDL语言设计常见时序逻辑电路的方法。
2.进一步熟悉VHDL语言的常见语句。
3.理解时钟信号和使能信号在VHDL语言中的表述方法。
二、设计要求
设计一个带使能信号的上升沿触发的D触发器。其中
EN=1时触发器正常工作。
三、预习要求
初步编写出设计程序。
四、实验记录
1.设计源程序。
2.仿真波形。
3.下载结果记录。