实验1：全加器及二选一数据选择器设计
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
GEXIN EDAPRO/240H 超级万能实验仪
实验1： 实验 ：全加器及二选一数据选择器设计
一、实验前准备
• 本实验例子使用独立扩展下载板 EP1K10_30_50_100QC208(芯片为 EP1K100QC208)。EDAPRO/240H实验仪主板的 VCCINT跳线器右跳设定为3.3V； EDAPRO/240H实验仪主板的VCCIO跳线器组中 “VCCIO3.3V”应短接，其余VCCIO均断开；独 立扩展下载板“EP1K10_30_50_100QC208”的 VCCINT跳线器组设定为2.5V；独立扩展下载板 “EP1K10_30_50_100QC208”的VCCIO跳线器 组设定为3.3V。
bin
cin L9
Байду номын сангаас
I/O I/O I/O I/O
5、信号指示灯 、
L10
89
四、实验内容
• 把全加器的输入接到拨码开关，输出端接2个LED 灯，通过拨码开关改变输入的逻辑电平变化来观 察LED输出情况，验证全加器的工作状态
多路选择器的VHDL设计 ，熟悉使 （2）通过完成 选1多路选择器的 ）通过完成2选 多路选择器的 设计 语言在Max+Plus II环境下设计简单的数字逻 用VHDL语言在 语言在 环境 输入设计流程。 辑电路 输入设计流程。
引脚对应情况
实验板位置 1、数字键F12： 、数字键 ： 多路选择器信号 s a b y 通用目标器件引脚名 I/O 目标器件EP1K30TC144引脚号 引脚号 目标器件 85
2、超低频组时钟信号 、 时钟信号23 3、超低频组时钟信号 H5 、 4、蜂鸣器 (或彩灯 ) 、 或彩灯
I/O I/O I/O
二、实验目的 • • • 熟悉MAX+plusⅡ的基本操作； 掌握MAX+plusⅡ环境下的设计输入方法； 熟悉相关的元件库以及功能模块的应用。
三、实验原理
（1）通过1位二进制全加器的设计，熟悉图形输入设 ）通过 位二进制全加器的设计， 位二进制全加器的设计 计流程。 计流程。
H_adder
F_adder
（2）实验步骤 ） • 1）半加器图形设计文件输入（后缀为.gdf） →保存→建立设计项目→编译→创建默认 符号； • 2）顶层文件设计： • 全加器图形设计文件输入→保存→建立设 计项目→编译→引脚分配及锁定→功能仿 真→时序分析；
H_adder
F_adder
引脚对应情况
实验板位置 多路选择器信号 ain 通用目标器件引脚名 I/O 目标器件EP1K30TC144引脚号 目标器件 引脚号 85 86 87 88 1、数字开关SW9： 、数字开关 ： 2、数字开关 、 开关SW10 3、数字开关 、 开关SW11 4、信号指示灯 、
86 87 38( 88)
• 使用操作： 使用操作： • 使用按键F12来选择输入信号到输出，通过指示 灯或蜂鸣器观察实验结果
实验1： 实验 ：全加器及二选一数据选择器设计
一、实验前准备
• 本实验例子使用独立扩展下载板 EP1K10_30_50_100QC208(芯片为 EP1K100QC208)。EDAPRO/240H实验仪主板的 VCCINT跳线器右跳设定为3.3V； EDAPRO/240H实验仪主板的VCCIO跳线器组中 “VCCIO3.3V”应短接，其余VCCIO均断开；独 立扩展下载板“EP1K10_30_50_100QC208”的 VCCINT跳线器组设定为2.5V；独立扩展下载板 “EP1K10_30_50_100QC208”的VCCIO跳线器 组设定为3.3V。
bin
cin L9
Байду номын сангаас
I/O I/O I/O I/O
5、信号指示灯 、
L10
89
四、实验内容
• 把全加器的输入接到拨码开关，输出端接2个LED 灯，通过拨码开关改变输入的逻辑电平变化来观 察LED输出情况，验证全加器的工作状态
多路选择器的VHDL设计 ，熟悉使 （2）通过完成 选1多路选择器的 ）通过完成2选 多路选择器的 设计 语言在Max+Plus II环境下设计简单的数字逻 用VHDL语言在 语言在 环境 输入设计流程。 辑电路 输入设计流程。
引脚对应情况
实验板位置 1、数字键F12： 、数字键 ： 多路选择器信号 s a b y 通用目标器件引脚名 I/O 目标器件EP1K30TC144引脚号 引脚号 目标器件 85
2、超低频组时钟信号 、 时钟信号23 3、超低频组时钟信号 H5 、 4、蜂鸣器 (或彩灯 ) 、 或彩灯
I/O I/O I/O
二、实验目的 • • • 熟悉MAX+plusⅡ的基本操作； 掌握MAX+plusⅡ环境下的设计输入方法； 熟悉相关的元件库以及功能模块的应用。
三、实验原理
（1）通过1位二进制全加器的设计，熟悉图形输入设 ）通过 位二进制全加器的设计， 位二进制全加器的设计 计流程。 计流程。
H_adder
F_adder
（2）实验步骤 ） • 1）半加器图形设计文件输入（后缀为.gdf） →保存→建立设计项目→编译→创建默认 符号； • 2）顶层文件设计： • 全加器图形设计文件输入→保存→建立设 计项目→编译→引脚分配及锁定→功能仿 真→时序分析；
H_adder
F_adder
引脚对应情况
实验板位置 多路选择器信号 ain 通用目标器件引脚名 I/O 目标器件EP1K30TC144引脚号 目标器件 引脚号 85 86 87 88 1、数字开关SW9： 、数字开关 ： 2、数字开关 、 开关SW10 3、数字开关 、 开关SW11 4、信号指示灯 、
86 87 38( 88)
• 使用操作： 使用操作： • 使用按键F12来选择输入信号到输出，通过指示 灯或蜂鸣器观察实验结果