推挽输出、开漏输出
开漏输出，推挽输出
开漏输出，推挽输出1,开漏输出(Open-Drain)⾸先讲⼀下集电极开路输出(Open-Collector)，单⽚机I/O常⽤的输出⽅式的开漏输出（Open-Drain），漏极开路电路概念中提到的"漏"是指 MOSFET的漏极。
同理，集电极开路电路中的"集"就是指三极管的集电极。
在数字电路中，分别简称OD门和OC门。
典型的集电极开路电路如图所⽰。
电路中右侧的三极管集电极什么都不接，所以叫做集电极开路，左侧的三极管⽤于反相作⽤，即左侧输⼊"0"时左侧三极管截⽌，VCC通过电阻加到右侧三极管基极，右侧三极管导通，右侧输出端连接到地，输出"0"。
从图中电路可以看出集电极开路是⽆法输出⾼电平的，如果要想输出⾼电平可以在输出端加上上拉电阻。
因此集电极开路输出可以⽤做电平转换，通过上拉电阻上拉⾄不同的电压，来实现不同的电平转换。
⽤做驱动器，由于OC门电路的输出管的集电极悬空，使⽤时需外接⼀个上拉电阻Rp到电源VCC。
OC门使⽤上拉电阻以输出⾼电平，此外为了加⼤输出引脚的驱动能⼒，上拉电阻阻值的选择原则：从降低功耗及芯⽚的灌电流能⼒考虑应当⾜够⼤；从确保⾜够的驱动电流考虑应当⾜够⼩。
将OC门输出连在⼀起时，再通过⼀个电阻接外电源，可以实现"线与"逻辑关系。
只要电阻的阻值和外电源电压的数值选择得当，就能做到既保证输出的⾼、低电平符合要求，⽽且输出三极管的负载电流⼜不⾄于过⼤。
集电极开路输出除了可以实现多门的线与逻辑关系外，通过使⽤⼤功率的三极管还可⽤于直接驱动较⼤电流的负载，如继电器、脉冲变压器、指⽰灯等。
由于现在MOS管⽤普遍，⽽且性能要⽐晶体管要好，所以很多开漏输出电路，和后⾯要讲的推挽输出电路都⽤MOS管实现。
再来就是开漏输出电路，和集电极开路⼀样，顾名思义，开漏电路就是指从MOSFET的漏极输出的电路。
模拟输入,浮空输入,下拉输入，上拉输入,上啦输入,开漏输出,推挽输出
模拟输入,浮空输入,下拉输入，上拉输入,上啦输入,开漏输出,推
挽输出
1、上拉输入：上拉就是把电位拉高，比如拉到Vcc。
上拉就是将不确定的信号通过一个电阻嵌位在高电平！电阻同时起限流作用！弱强只是上拉电阻的阻值不同，没有什么严格区分。
2、下拉输入：就是把电压拉低，拉到GND。
与上拉原理相似。
3、浮空输入：浮空（floating）就是逻辑器件的输入引脚即不接高电平，也不接低电平。
由于逻辑器件的内部结构，当它输入引脚悬空时，相当于该引脚接了高电平。
一般实际运用时，引脚不建议悬空，易受干扰。
通俗讲就是让管脚什么都不接，浮空着。
4、模拟输入：模拟输入是指传统方式的输入.数字输入是输入PCM数字信号,即0,1的二进制数字信号,通过数模转换,转换成模拟信号,经前级放大进入功率放大器,功率放大器还是模拟的。
5、推挽输出:可以输出高,低电平,连接数字器件; 推挽结构一般是指两个三极管分别受两互补信号的控制,总是在一个三极管导通的时候另一个截止。
高低电平由IC的电源低定。
6、开漏输出:输出端相当于三极管的集电极. 要得到高电平状态需要上拉电阻才行. 适合于做电流型的驱动,其吸收电流的能力相对强(一般20ma以内).
摘自：/questions/1547。
漏极开路输出和推挽输出
漏极开路输出和推挽输出一、漏极开路（OD）输出：漏极开路（OD）输出，跟集电极开路输出是十分类似的。
将上面的三极管换成场效应管即可。
这样集电极就变成了漏极，OC就变成了OD，原理分析是一样的。
对于漏极开路（OD）来说，输出端相当于三极管的集电极。
要得到高电平状态需要上拉电阻才行。
适合于做电流型的驱动，其吸收电流的能力相对强（一般20ma以内）。
要实现线与需要用OC（open collector）门电路。
是两个参数相同的三极管或MOSFET，以推挽方式存在于电路中，各负责正负半周的波形放大任务。
电路工作时，两只对称的功率开关管每次只有一个导通，所以导通损耗小，效率高。
输出既可以向负载灌电流，也可以从负载抽取电流。
在电路设计时我们常常遇到开漏（open drain）和开集（open collector）的概念。
所谓开漏电路概念中提到的漏就是指MOSFET的漏极。
同理，开集电路中的集就是指三极管的集电极。
开漏电路就是指以MOSFET的漏极为输出的电路。
一般的用法是会在漏极外部的电路添加上拉电阻。
完整的开漏电路应该由开漏器件和开漏上拉电阻组成。
如图1所示：组成开漏形式的电路有以下几个特点：1. 利用外部电路的驱动能力，减少IC内部的驱动（或驱动比芯片电源电压高的负载）。
当IC内部MOSFET导通时，驱动电流是从外部的VCC流经R pull-up ，MOSFET到GND。
IC内部仅需很下的栅极驱动电流。
如图1。
2. 可以将多个开漏输出的Pin，连接到一条线上。
形成与逻辑关系。
如图1，当PIN_A、PIN_B、PIN_C任意一个变低后，开漏线上的逻辑就为0了。
这也是I2C，SMBus等总线判断总线占用状态的原理。
如果作为输出必须接上拉电阻。
接容性负载时，下降延是芯片内的晶体管，是有源驱动，速度较快；上升延是无源的外接电阻，速度慢。
如果要求速度高电阻选择要小，功耗会大。
所以负载电阻的选择要兼顾功耗和速度。
STM32推挽输出、开漏输出、上拉输入详解
可以输出高，低电平，连接数字器件; 推挽结构一般是指两个三极管分别受两互补信号的控制，总是在一个三极管导通的时候另一个截止。
高低电平由IC的电源决定。
推挽电路是两个参数相同的三极管或MOSFET，以推挽方式存在于电路中，各负责正负半周的波形放大任务，电路工作时，两只对称的功率开关管每次只有一个导通，所以导通损耗小、效率高。
输出既可以向负载灌电流，也可以从负载抽取电流。
推拉式输出级既提高电路的负载能力，又提高开关速度。
当一个三级管开通的时候另一个关断，根据B端来确定，这是一个比较器当a>b时B 输出为0；当a<b时B输出为1当B为1时上边三极管导通，下边关闭；当B为0时下边三极管导通，上边关闭。
此为推挽当B为1时，这个管子导通，OUT接地，输出为0；当B为0时管子不导通，OUT接VCC输出为1.开漏输出:一般只能输出低电平，输出端相当于三极管的集电极. 要得到高电平状态需要上拉电阻才行. 适合于做电流型的驱动,其吸收电流的能力相对强(一般20ma以内).开漏形式的电路有以下几个特点：∙利用外部电路的驱动能力，减少IC（集成电路，也称芯片）内部的驱动。
当IC内部MOSFET导通时，驱动电流是从外部的VCC流经R pull-up ，MOSFET到GND。
IC内部仅需很小的栅极驱动电流。
∙一般来说，开漏是用来连接不同电平的器件，匹配电平用的，因为开漏引脚不连接外部的上拉电阻时，只能输出低电平，如果需要同时具备输出高电平的功能，则需要接上拉电阻，很好的一个优点是通过改变上拉电源的电压，便可以改变传输电平。
比如加上上拉电阻就可以提供TTL/CMOS电平输出等。
（上拉电阻的阻值决定了逻辑电平转换的沿的速度。
阻值越大，速度越低功耗越小，所以负载电阻的选择要兼顾功耗和速度。
）∙OPEN-DRAIN提供了灵活的输出方式，但是也有其弱点，就是带来上升沿的延时。
因为上升沿是通过外接上拉无源电阻对负载充电，所以当电阻选择小时延时就小，但功耗大；反之延时大功耗小。
GPIO的推挽输出和开漏输出-对比
open-drain与push-pullGPIO的功能，简单说就是可以根据自己的需要去配置为输入或输出。
但是在配置GPIO管脚的时候，常会见到两种模式：开漏（open-drain，漏极开路）和推挽（push-pull）。
对此两种模式，有何区别和联系，下面整理了一些资料，来详细解释一下：图表1 Push-Pull对比Open-DrainPush-Pull推挽输出Open-Drain开漏输出原理输出的器件是指输出脚内部集成有一对互补的MOSFET，当Q1导通、Q2截止时输出高电平；而当Q1截止导通、Q2导通时输出低电平开漏电路就是指以MOSFET的漏极为输出的电路。
指内部输出和地之间有个N沟道的MOSFET（Q1），这些器件可以用于电平转换的应用。
输出电压由Vcc'决定。
Vcc'可以大于输入高电平电压VCC（up－translate）也可以低于输入高电平电压VCC（down－translate）。
某老外的更加透彻的解释Push-pull输出，实际上内部是用了两个晶体管（transistor），此处分别称为top transistor和bottom transistor。
通过开关对应的晶体管，输Open-drain输出，则是比push-pull少了个toptransistor，只有那个bottom transistor。
（就像push-pull中的那样）当bottom transistor关闭，则输出为高电平。
此处没法输出高电平，想要输出高电平，必须外部再接一个上拉电阻（pull-up resistor）。
Open-drain只能够漏电流（sink current），如果想要集电流（source current），则需要加一个上拉电阻。
出对应的电平。
toptransistor打开（bottomtransistor关闭），输出为高电平；bottomtransistor打开（toptransistor关闭），输出低电平。
单片机IO口推挽与开漏输出详解
单片机I/O口推挽与开漏输出详解推挽输出:可以输出高,低电平,连接数字器件;推挽结构一般是指两个三极管分别受两互补信号的控制,总是在一个三极管导通的时候另一个截止.开漏输出:输出端相当于三极管的集电极. 要得到高电平状态需要上拉电阻才行. 适合于做电流型的驱动,其吸收电流的能力相对强(一般20ma以内).我们先来说说集电极开路输出的结构。
集电极开路输出的结构如图1所示，右边的那个三极管集电极什么都不接，所以叫做集电极开路（左边的三极管为反相之用，使输入为“0”时，输出也为“0”）。
对于图1，当左端的输入为“0”时，前面的三极管截止（即集电极C跟发射极E之间相当于断开），所以5V电源通过1K电阻加到右边的三极管上，右边的三极管导通（即相当于一个开关闭合）；当左端的输入为“1”时，前面的三极管导通，而后面的三极管截止（相当于开关断开）。
我们将图1简化成图2的样子。
图2中的开关受软件控制，“1”时断开，“0”时闭合。
很明显可以看出，当开关闭合时，输出直接接地，所以输出电平为0。
而当开关断开时，则输出端悬空了，即高阻态。
这时电平状态未知，如果后面一个电阻负载（即使很轻的负载）到地，那么输出端的电平就被这个负载拉到低电平了，所以这个电路是不能输出高电平的。
再看图三。
图三中那个1K的电阻即是上拉电阻。
如果开关闭合，则有电流从1K电阻及开关上流过，但由于开关闭其它三个口带内部上拉），当我们要使用输入功能时，只要将输出口设置为1即可，这样就相当于那个开关断开，而对于P0口来说，就是高阻态了。
对于漏极开路（OD）输出，跟集电极开路输出是十分类似的。
将上面的三极管换成场效应管即可。
这样集电极就变成了漏极，OC就变成了OD，原理分析是一样的。
另一种输出结构是推挽输出。
推挽输出的结构就是把上面的上拉电阻也换成一个开关，当要输出高电平时，上面的开关通，下面的开关断；而要输出低电平时，则刚好相反。
比起OC或者OD来说，这样的推挽结构高、低电平驱动能力都很强。
GPIO输入输出各种模式详解
GPIO输入输出各种模式详解GPIO（General Purpose Input/Output）是通用输入输出口，用于连接外部设备和单片机。
在单片机中，GPIO可以配置为输入或输出模式，同时还有三种特殊的模式：推挽模式、开漏模式和准双向端口模式。
下面将从原理、使用场景和配置方法三个方面详细介绍这三种模式。
推挽模式（Push-Pull Mode）是GPIO输出的常见模式，也是默认的输出模式。
当GPIO输出引脚处于高电平状态时，推挽模式会提供高电平输出（通常为Vcc电源电平），而当GPIO输出引脚处于低电平状态时，推挽模式会提供低电平输出（通常接地）。
推挽模式的优势在于输出电流大，能够提供较强的驱动能力，适用于直接驱动大功率负载的场景。
例如，通过GPIO控制LED灯等外设时，推挽模式可以稳定提供给LED所需的驱动电流，保证LED的正常工作。
开漏模式（Open-Drain Mode）是GPIO输出的另一种模式。
当GPIO输出引脚处于高电平状态时，开漏模式会将输出引脚拉到高阻态，而当GPIO输出引脚处于低电平状态时，开漏模式会将输出引脚拉到地。
开漏模式需要通过一个外接上拉电阻将输出引脚连接到Vcc电源电平上。
开漏模式的优势在于输出可以与其他器件共享同一个总线，通过总线上的上拉电阻或其他器件的驱动电源提供高电平。
开漏模式适用于多个GPIO输出的引脚需要共享一个总线的场景，例如，使用I2C总线协议时，多个GPIO引脚可以共享SDA（数据线）和SCL（时钟线）。
准双向端口（Quasi-Bidirectional Port）是GPIO输入输出的特殊模式，常见于外设总线接口中。
准双向端口可以既作为输入又作为输出，且在不同的时间片段进行输入输出操作。
准双向端口的原理是通过一个三态门和一个外接上拉电阻实现的。
当GPIO处于输出模式时，三态门使得GPIO输出到外设；而当GPIO处于输入模式时，三态门处于高阻态，外设可以将信号输入到GPIO中。
上拉输入、下了输入、推挽输出、开漏输出、复用开漏输出、复用推挽输出以及、浮空输入、模拟输入区别
上拉输入、下了输入、推挽输出、开漏输出、复用开漏输出、复用推挽输出以及、浮空输入、模拟输入区别有关上拉输入、下了输入、推挽输出、开漏输出、复用开漏输出、复用推挽输出以及、浮空输入、模拟输入区别最近在网上看见一些人对STM32的八种方式的解释，说了一大堆，最后看完了也不知道讲了什么，为了方便大家一目了然，本人总结如下，希望对大家有帮助。
1、上拉输入：上拉就是把电位拉高，比如拉到Vcc。
上拉就是将不确定的信号通过一个电阻嵌位在高电平！电阻同时起限流作用！弱强只是上拉电阻的阻值不同，没有什么严格区分。
2、下拉输入：就是把电压拉低，拉到GND。
与上拉原理相似。
3、浮空输入：浮空（floating）就是逻辑器件的输入引脚即不接高电平，也不接低电平。
由于逻辑器件的内部结构，当它输入引脚悬空时，相当于该引脚接了高电平。
一般实际运用时，引脚不建议悬空，易受干扰。
通俗讲就是让管脚什么都不接，浮空着。
4、模拟输入：模拟输入是指传统方式的输入.数字输入是输入PCM数字信号,即0,1的二进制数字信号,通过数模转换,转换成模拟信号,经前级放大进入功率放大器,功率放大器还是模拟的。
5、推挽输出:可以输出高,低电平,连接数字器件; 推挽结构一般是指两个三极管分别受两互补信号的控制,总是在一个三极管导通的时候另一个截止。
高低电平由IC的电源低定。
6、开漏输出:输出端相当于三极管的集电极. 要得到高电平状态需要上拉电阻才行. 适合于做电流型的驱动,其吸收电流的能力相对强(一般20ma以内).7、复用开漏输出、复用推挽输出：可以理解为GPIO口被用作第二功能时的配置情况（即并非作为通用IO口使用）。
在STM32中选用IO模式，下面是参考网上的总结一下。
（1）浮空输入_IN_FLOATING ——浮空输入，可以做KEY识别，RX（2）带上拉输入_IPU——IO内部上拉电阻输入（3）带下拉输入_IPD——IO内部下拉电阻输入（4）模拟输入_AIN ——应用ADC模拟输入，或者低功耗下省电（5）开漏输出_OUT_OD ——IO输出0接GND，IO输出1，悬空，需要外接上拉电阻，才能实现输出高电平。
推挽等输出方式
推挽、开漏、强上拉、弱上拉、强下拉、弱下拉输出推挽输出:可以输出高,低电平,连接数字器件；推挽结构一般是指两个三极管分别受两互补信号的控制,总是在一个三极管导通的时候另一个截止开漏输出:输出端相当于三极管的集电极. 要得到高电平状态需要上拉电阻才行. 适合于做电流型的驱动,其吸收电流的能力相对强(一般20ma以内).上拉电阻：1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
2、OC门电路必须加上拉电阻，才能使用。
3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。
6、提高总线的抗电磁干扰能力。
管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。
上拉电阻阻值的选择原则包括:1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。
2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。
3、对于高速电路，过大的上拉电阻可能边沿变平缓。
综合考虑以上三点,通常在1k到10k之间选取。
对下拉电阻也有类似道理对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素：1．驱动能力与功耗的平衡。
以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。
2．下级电路的驱动需求。
同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。
3．高低电平的设定。
不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。
单片机STM32学习笔记
推挽输出与开漏输出的区别推挽输出推挽输出::可以输出高可以输出高,,低电平低电平,,连接数字器件连接数字器件; ;开漏输出开漏输出::输出端相当于三极管的集电极输出端相当于三极管的集电极. . 要得到高电平状态需要上拉电阻才行要得到高电平状态需要上拉电阻才行. . 适合于做电流型的驱动电流型的驱动,,其吸收电流的能力相对强其吸收电流的能力相对强((一般20ma 以内以内). ).推挽结构一般是指两个三极管分别受两互补信号的控制推挽结构一般是指两个三极管分别受两互补信号的控制,,总是在一个三极管导通的时候另一个截止另一个截止. .要实现“线与”需要用OC(open collector)collector)门电路门电路门电路..是两个参数相同的三极管或MOSFET,以推挽方式存在于电路中以推挽方式存在于电路中,,各负责正负半周的波形放大任务各负责正负半周的波形放大任务,,电路工作时，两只对称的功率开关管每次只有一个导通，所以导通损耗小关管每次只有一个导通，所以导通损耗小,,效率高。
输出既可以向负载灌电流，也可以从负载抽取电流。
抽取电流。
问题：问题：很多芯片的供电电压不一样，有3.3v 和5.0v 5.0v，需要把几种，需要把几种IC 的不同口连接在一起，是不是直接连接就可以了？实际上系统是应用在I2C 上面。
上面。
简答：简答：1、部分3.3V 器件有5V 兼容性，可以利用这种容性直接连接兼容性，可以利用这种容性直接连接2、应用电压转换器件，如TPS76733就是5V 输入，转换成3.3V 3.3V、、1A 输出。
输出。
开漏电路特点及应用在电路设计时我们常常遇到开漏（在电路设计时我们常常遇到开漏（open drain open drain ）和开集（）和开集（）和开集（open collector open collector ）的概念。
所）的概念。
所谓开漏电路概念中提到的“漏”就是指MOSFET 的漏极。
推挽等输出方式
推挽、开漏、强上拉、弱上拉、强下拉、弱下拉输出推挽输出:可以输出高,低电平,连接数字器件；推挽结构一般是指两个三极管分别受两互补信号的控制,总是在一个三极管导通的时候另一个截止开漏输出:输出端相当于三极管的集电极. 要得到高电平状态需要上拉电阻才行. 适合于做电流型的驱动,其吸收电流的能力相对强（一般20ma 以内）.上拉电阻：1、当TTL 电路驱动COMS 电路时，如果TTL 电路输出的高电平低于COMS 电路的最低高电平（一般为 3.5V ），这时就需要在TTL 的输出端接上拉电阻，以提高输出高电平的值。
2、OC 门电路必须加上拉电阻，才能使用。
3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
4、在COMS 芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。
6、提高总线的抗电磁干扰能力。
管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。
上拉电阻阻值的选择原则包括:1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。
2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。
3、对于高速电路，过大的上拉电阻可能边沿变平缓。
综合考虑以上三点通常在1k到10k之间选取。
对下拉电阻也有类似道理对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素：1．驱动能力与功耗的平衡。
以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。
2．下级电路的驱动需求。
同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。
3．高低电平的设定。
不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。
开漏输出、开集输出
开漏输出、开集输出推挽输出:可以输出高,低电平,连接数字器件;开漏输出:输出端相当于三极管的集电极.要得到高电平状态需要上拉电阻才行.适合于做电流型的驱动,其吸收电流的能力相对强(一般20ma以内).推挽结构一般是指两个三极管分别受两互补信号的控制,总是在一个三极管导通的时候另一个截止.我们先来说说集电极开路输出的结构。
集电极开路输出的结构如图1所示，右边的那个三极管集电极什么都不接，所以叫做集电极开路（左边的三极管为反相之用，使输入为“0”时，输出也为“0”）。
对于图1，当左端的输入为“0”时，前面的三极管截止（即集电极C跟发射极E之间相当于断开），所以5V电源通过1K电阻加到右边的三极管上，右边的三极管导通（即相当于一个开关闭合）；当左端的输入为“1”时，前面的三极管导通，而后面的三极管截止（相当于开关断开）。
我们将图1简化成图2的样子。
图2中的开关受软件控制，“1”时断开，“0”时闭合。
很明显可以看出，当开关闭合时，输出直接接地，所以输出电平为0。
而当开关断开时，则输出端悬空了，即高阻态。
这时电平状态未知，如果后面一个电阻负载（即使很轻的负载）到地，那么输出端的电平就被这个负载拉到低电平了，所以这个电路是不能输出高电平的。
再看图三。
图三中那个1K的电阻即是上拉电阻。
如果开关闭合，则有电流从1K电阻及开关上流过，但由于开关闭其它三个口带内部上拉），当我们要使用输入功能时，只要将输出口设置为1即可，这样就相当于那个开关断开，而对于P0口来说，就是高阻态了。
对于漏极开路（OD）输出，跟集电极开路输出是十分类似的。
将上面的三极管换成场效应管即可。
这样集电极就变成了漏极，OC就变成了OD，原理分析是一样的。
另一种输出结构是推挽输出。
推挽输出的结构就是把上面的上拉电阻也换成一个开关，当要输出高电平时，上面的开关通，下面的开关断；而要输出低电平时，则刚好相反。
比起OC或者OD来说，这样的推挽结构高、低电平驱动能力都很强。
有关推挽输出、开漏输出、复用开漏输出、复用推
有关推挽输出、开漏输出、复用开漏输出、复用推挽输出以及上拉输入、下拉输入、浮空输入、模拟输入的区别最近在看数据手册的时候，发现在Cortex-M3里，对于GPIO的配置种类有8种之多：（1）GPIO_Mode_AIN 模拟输入（2）GPIO_Mode_IN_FLOATING 浮空输入（3）GPIO_Mode_IPD 下拉输入（4）GPIO_Mode_IPU 上拉输入（5）GPIO_Mode_Out_OD 开漏输出（6）GPIO_Mode_Out_PP 推挽输出（7）GPIO_Mode_AF_OD 复用开漏输出（8）GPIO_Mode_AF_PP 复用推挽输出对于刚入门的新手，我想这几个概念是必须得搞清楚的，平时接触的最多的也就是推挽输出、开漏输出、上拉输入这三种，但一直未曾对这些做过归纳。
因此，在这里做一个总结：推挽输出:可以输出高,低电平,连接数字器件; 推挽结构一般是指两个三极管分别受两互补信号的控制,总是在一个三极管导通的时候另一个截止。
高低电平由IC的电源低定。
推挽电路是两个参数相同的三极管或MOSFET,以推挽方式存在于电路中,各负责正负半周的波形放大任务,电路工作时，两只对称的功率开关管每次只有一个导通，所以导通损耗小、效率高。
输出既可以向负载灌电流，也可以从负载抽取电流。
推拉式输出级既提高电路的负载能力，又提高开关速度。
详细理解：如图所示，推挽放大器的输出级有两个“臂”（两组放大元件），一个“臂”的电流增加时，另一个“臂”的电流则减小，二者的状态轮流转换。
对负载而言，好像是一个“臂”在推，一个“臂”在拉，共同完成电流输出任务。
当输出高电平时，也就是下级负载门输入高电平时，输出端的电流将是下级门从本级电源经VT3拉出。
这样一来，输出高低电平时，VT3 一路和 VT5一路将交替工作，从而减低了功耗，提高了每个管的承受能力。
又由于不论走哪一路，管子导通电阻都很小，使RC常数很小，转变速度很快。
集电极开路输出、开漏输出、推挽输出
【电子大讲堂】集电极开路输出、开漏输出、推挽输出集电极开路(OC)输出：集电极开路输出的结构如图1所示，右边的那个三极管集电极什么都不接，所以叫做集电极开路(左边的三极管为反相之用，使输入为"0"时，输出也为"0")。
对于图1，当左端的输入为“0”时，前面的三极管截止(即集电极C跟发射极E之间相当于断开)，所以5V 电源通过1K电阻加到右边的三极管上，右边的三极管导通(即相当于一个开关闭合);当左端的输入为“1”时，前面的三极管导通，而后面的三极管截止(相当于开关断开)。
我们将图1简化成图2的样子。
图2中的开关受软件控制，“1”时断开，“0”时闭合。
很明显可以看出，当开关闭合时，输出直接接地，所以输出电平为0。
而当开关断开时，则输出端悬空了，即高阻态。
这时电平状态未知，如果后面一个电阻负载(即使很轻的负载)到地，那么输出端的电平就被这个负载拉到低电平了，所以这个电路是不能输出高电平的。
再看图三。
图三中那个1K的电阻即是上拉电阻。
如果开关闭合，则有电流从1K电阻及开关上流过，但由于开关闭和时电阻为0(方便我们的讨论，实际情况中开关电阻不为0，另外对于三极管还存在饱和压降)，所以在开关上的电压为0，即输出电平为0。
如果开关断开，则由于开关电阻为无穷大(同上，不考虑实际中的漏电流)，所以流过的电流为0，因此在1K电阻上的压降也为0，所以输出端的电压就是5V了，这样就能输出高电平了。
但是这个输出的内阻是比较大的(即1KΩ)，如果接一个电阻为R的负载，通过分压计算，就可以算得最后的输出电压为5*R/(R+1000)伏，即5/(1+1000/R)伏。
所以，如果要达到一定的电压的话，R就不能太小。
如果R真的太小，而导致输出电压不够的话，那我们只有通过减小那个1K的上拉电阻来增加驱动能力。
但是，上拉电阻又不能取得太小，因为当开关闭合时，将产生电流，由于开关能流过的电流是有限的，因此限制了上拉电阻的取值，另外还需要考虑到，当输出低电平时，负载可能还会给提供一部分电流从开关流过，因此要综合这些电流考虑来选择合适的上拉电阻。
什么是开漏输进、推挽输进、开集输进、OC、OD、线或线与逻辑
开漏输出：OC门的输出就是开漏输出；OD门的输出也是开漏输出。
TTL电路有集电极开路OC门，MOS管也有和集电极对应的漏极开路的OD门，它的输出就叫做开漏输出。
它可以吸收很大的电流，但是不能向外输出电流。
所以，为了能输入和输出电流，它使用的时候要跟电源和上拉电阻一齐用。
OC门开漏输出和OD门开漏输出都是为了同一个目的，都是为了实现逻辑器件的线与逻辑，当然选用不同的外接电阻也可以实现外围驱动能力的增加。
当你应用此电路的时候，要注意应用时要加上拉电阻接电源，这样才能保证逻辑的正确，在电阻上要根据逻辑器件的扇入扇出系数来确定，但一般mos电路带载同样的mos电路能力比较强，所以电阻通常可以选择2.2k，4.9k这样一些常用的。
推挽输出与开漏输出的区别推挽输出:可以输出高,低电平,连接数字器件;开漏输出:输出端相当于三极管的集电极. 要得到高电平状态需要上拉电阻才行. 适合于做电流型的驱动,其吸收电流的能力相对强(一般20ma以内).推挽结构一般是指两个三极管分别受两互补信号的控制,总是在一个三极管导通的时候另一个截止.要实现线与需要用OC(open collector)门电路.是两个参数相同的三极管或MOSFET,以推挽方式存在于电路中,各负责正负半周的波形放大任务,电路工作时，两只对称的功率开关管每次只有一个导通，所以导通损耗小,效率高。
输出既可以向负载灌电流，也可以从负载抽取电流。
所谓开漏电路概念中提到的“漏”就是指MOSFET的漏极。
同理，开集电路中的“集”就是指三极管的集电极。
开漏电路就是指以MOSFET的漏极为输出的电路。
一般的用法是会在漏极外部的电路添加上拉电阻。
完整的开漏电路应该由开漏器件和开漏上拉电阻组成。
如图1所示：组成开漏形式的电路有以下几个特点：1. 利用外部电路的驱动能力，减少IC内部的驱动。
当IC内部MOSFET导通时，驱动电流是从外部的VCC流经R pull-up ，MOSFET到GND。
推挽输出、开漏输出、复用开漏输出...
推挽输出、开漏输出、复用开漏输出、复用推挽输出以及上拉输入、下拉输入、浮空输入、模拟输入区别（Push-pull output, drain output, multiplexed output, push-pull output, and upper pull input, dropdown input, floating null input, analog inputdifferences）The difference between push-pull output, drain output, multiplexed output, push-pull output, and upper pull input, pull-down input, floating air input, and analog inputThe output of push-pull output, leakage output, the reuse of the drain output, and the reuse push-pull outputAnd the difference between the input, the dropdown input, the dummy input, and the analog inputWhen looking at the data manual recently, there were eight different types of GPIO configurations in cortex-m3:(1) GPIO_Mode_AIN simulate input(2) GPIO_Mode_IN_FLOATING empty input(3) GPIO_Mode_IPD drop-down input(4) pull input on GPIO_Mode_IPU(5) GPIO_Mode_Out_OD opens the output(6) GPIO_Mode_Out_PP push-pull output(7) GPIO_Mode_AF_OD is used to reuse the output(8) GPIO_Mode_AF_PP reuse push-pull outputFor beginner novice, I think this a few concepts is must be clear, contact most at ordinary times is the push-pull output, open drain output, the input of the three, but haven't done induction to these. So here's a summary:Push-pull output: can output high, low level, connect digital devices; The push-pull structure is generally referred to as the two triode signals controlled by two complementary signals, and the other ends when a triode is connected. The low and low level is determined by the power of IC.Push-pull circuit are the two parameters are the same triode or MOSFET, push-pull way is present in the circuit, the waveform is responsible for the positive and negative half cycle of amplification, the circuit work, two symmetrical power switch tube each time only one conduction, so small conduction loss and high efficiency. The output can either feed the current to the load or extract the current from the load. The push-pull output level increases the load capacity of the circuit and the speed of the switch.Detailed understanding:, as shown in the figure of push-pull amplifier output stage, there are two "arms" amplifier (two groups), a current is added, "arm" another "arm" of current decreases, and the status of bothrotate. For the load, it's like a "arm" pushing, a "arm" in a pull, to perform the current output task together. When the output is high current, which is the lower load gate input high electricity, the output current will be the lower gate from this level of power supply via VT3 pull out. In this way, the output of high and low electricity will alternate between VT3 and VT5, thus reducing the power consumption and improving the capacity of each tube. Because no matter which way you go, the resistance of the pipe is very small, so the RC constant is small, and the change is fast. Therefore, the push-pull output level can improve the load capacity of the circuit and the speed of the switch.Open drain output: the output terminal is equivalent to the collector of a transistor. In order to get high level need pull-up resistance. Suitable for do type of drive current, its ability to absorb the current relatively strong (generally less than 20 ma).There are several characteristics of the circuit in the form of leakage:1. Use the driving power of external circuit to reduce the drive in IC. When the IC internal MOSFET guide, the driving current flows from the external VCC to the R pull - up, MOSFET to GND. The inside of IC only needs a very small grid drive current.2. Generally speaking,Leakage is used to connect devices of different level, matching level, because open pin is not connected to the external pull-upresistor, can only output low level, if you need to have the function of the output level at the same time, you need to plug in to pull resistance, a very good advantage is by changing the power supply voltage, can change the transmission level. For example, the upper pull resistor can provide TTL/CMOS level output. (the resistance value determines the speed of the edge of the logical level conversion. The larger the resistance, the lower the power consumption, so the choice of load resistance must be both power consumption and speed.)3. OPEN - DRAIN provides flexible output, but there is also a weakness, which is the delay in bringing up the edge. Because the rising edge is the passive resistance on the external connection to charge the load, when the resistance selects an hour delay is small, but the power consumption is large; In contrast, the time delay is small. So if there is a requirement for latency, it is recommended to use a drop along the output.4. You can connect multiple pins to an online outlet. With a pull-up resistor, the relationship is formed "with logic" without adding any device. This is also the principle that the bus USES the I2C, SMBus and other buses to determine the status of the bus. Add: what is "line and"? :On a node (line), connect a pull-up resistor to VCC power supply OR VDD and n NPN OR collector OR drain C D NMOS transistor, the transistor's emitter OR source E S are received on the ground, as long as there is a transistor saturation, the node (line) is pulled to the ground level. Because of the injection current base of the transistor (NPN) OR grid with high level (NMOS), transistors will be saturated, so the base OR grid (line) isthe relationship between the nodes OR NOR logic. If the node followed a inverter, is OR OR logic.Actually can be simply interpreted as: when all the pins together, external pull-up resistor, if there is a pin output for logic 0, equivalent to ground, and parallel circuit "is to be a wire short circuit", so the external circuit logic level 0, only for the high electricity at ordinary times, and the result of logic 1.With regard to push-pull output and open drain output, a simple picture is used to summarize:On the left of the graph is the push-pull output mode, where the comparator outputs high level PNP triode, and the upper NPN triode leads, the output level VS +; When the comparator outputs low power, the normal is the opposite, the PNP triode guide, the output is connected to the ground, for low level. The right-hand side can be interpreted as the output form of the opening, which needs to be pulled.Empty input: for floating input, there is no authoritative explanation, so we can understand it from the following pictureBecause floated input more commonly used in external key presses, combined with the input part of circuit on the graph, I understood as a floating empty input condition, IO level is uncertain, completely determined by the external input, if in the case of the pin hung up, read the port level is uncertain.Input/dropdown input/analog input: these concepts are easy tounderstand and can be easily read.Reuse of the open drain output, reuse push-pull output: can be understood as the configuration of the GPIO port as a second function (i.e., not used as a universal IO port)The final summary of the usage:Use IO mode in STM32(1) float empty input _IN_FLOATING - float empty input, can do KEY recognition, RX1(2) pull the pull input _IPU - IO internal pull resistance input(3) pull down input to _IPD -- IO internal pull resistance input(4) simulate input _AIN - apply ADC analog input, or save power by low power consumption(5) outgoing output _OUT_OD -- IO output 0 to GND, IO output 1, suspension, and external pull resistance to achieve high output level. When the output is 1, the state of IO port is pulled up by the upper drawing resistance, but since it is the output mode, the IO can be changed from the external circuit to low level or unchanged. The IO input level can be read to realize the IO two-way function of C51(6) push pull output _OUT_PP -- IO output 0 - GND, IO output 1 - VCC, read input value is unknown(7) push-pull output _AF_PP of multiplexing function (I2C SCL, SDA)(8) the open output of the multiplexing function _AF_OD -- internal and external functions (TX1, MOSI, MISO. Sck.ss)STM32 setting example:(1) analog I2C output _OUT_OD using the opening, and the pull resistance, can output 0 and 1 correctly; First GPIO_SetBits (GPIOB, GPIO_Pin_0); Pull high, then you can read the value of IO; Using GPIO_ReadInputDataBit (GPIOB, GPIO_Pin_0);(2) if it is the ultimate tensile resistance, IO default is high level; To read the value of IO, you can use the drag input _IPU and float empty input _in_float and open the output _OUT_OD;。
开漏输出与推挽输出
开漏输出和推挽输出推挽输出:可以输出高,低电平,连接数字器件。
输出0 时，N-MOS 导通，P-MOS 高阻，输出0。
输出1 时，N-MOS 高阻，P-MOS 导通，输出1（不需要外部上拉电路）。
开漏输出:输出端相当于三极管的集电极. 要得到高电平状态需要上拉电阻才行. 适合于做电流型的驱动,其吸收电流的能力相对强(一般20ma以内).输出0 时，N-MOS 导通，P-MOS 不被激活，输出0。
输出1 时，N-MOS 高阻，P-MOS 不被激活，输出1（需要外部上拉电路）；可以读IO输入电平变化，此模式可以把端口作为双向IO使用。
推挽输出电路如下：上面的三极管是N型三极管，下面的三极管是P型三极管，请留意控制端、输入端和输出端。
当Vin电压为V+时，上面的N型三极管控制端有电流输入，Q3导通，于是电流从上往下通过，提供电流给负载。
经过上面的N型三极管提供电流给负载（Rload），这就叫「推」。
当Vin电压为V-时，下面的三极管有电流流出，Q4导通，有电流从上往下流过。
经过下面的P型三极管提供电流给负载（Rload），这就叫「挽」。
以上，这就是推挽（push-pull）电路。
那么什么是开漏呢？要理解开漏，可以先理解开集。
如图，开集的意思，就是集电极C一端什么都不接，直接作为输出端口。
如果要用这种电路带一个负载，比如一个LED，必须接一个上拉电阻，就像这样。
当Vin没有电流，Q5断开时，LED亮。
当Vin流入电流，Q5导通时，LED灭。
开漏电路，就是把上图中的三极管换成场效应管（MOSFET）。
N型场效应管各个端口的名称：场效应管是电压控制型元器件，只要对栅极施加电压，DS就会导通。
结型场效应管有一个特性就是它的输入阻抗非常大，这意味着：没有电流从控制电路流出，也没有电流进入控制电路。
没有电流流入或流出，就不会烧坏控制电路。
而双极型晶体管不同，是电流控制性元器件，如果使用开集电路，可能会烧坏控制电路。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
推挽输出与开漏输出的区别推挽输出:可以输出高,低电平,连接数字器件;开漏输出:输出端相当于三极管的集电极. 要得到高电平状态需要上拉电阻才行. 适合于做电流型的驱动,其吸收电流的能力相对强(一般20ma以内).推挽结构一般是指两个三极管分别受两互补信号的控制,总是在一个三极管导通的时候另一个截止.要实现“线与”需要用OC(open collector)门电路.是两个参数相同的三极管或MOSFET,以推挽方式存在于电路中,各负责正负半周的波形放大任务。
电路工作时，两只对称的功率开关管每次只有一个导通，所以导通损耗小,效率高。
输出既可以向负载灌电流，也可以从负载抽取电流。
/////////////////////////////////////////////////////////////////////开漏电路特点及应用在电路设计时我们常常遇到开漏（open drain）和开集（open collector）的概念。
所谓开漏电路概念中提到的“漏”就是指MOSFET的漏极。
同理，开集电路中的“集”就是指三极管的集电极。
开漏电路就是指以MOSFET的漏极为输出的电路。
一般的用法是会在漏极外部的电路添加上拉电阻。
完整的开漏电路应该由开漏器件和开漏上拉电阻组成。
如图1所示：图1组成开漏形式的电路有以下几个特点：1. 利用外部电路的驱动能力，减少IC内部的驱动（或驱动比芯片电源电压高的负载）。
当IC内部MOSFET导通时，驱动电流是从外部的VCC流经R pull-up ，MOSFET到GND。
IC内部仅需很下的栅极驱动电流。
如图1。
2. 可以将多个开漏输出的Pin，连接到一条线上。
形成“与逻辑” 关系。
如图1，当PIN_A、PIN_B、PIN_C任意一个变低后，开漏线上的逻辑就为0了。
这也是I2C，SMBus等总线判断总线占用状态的原理。
如果作为输出必须接上拉电阻。
接容性负载时，下降延是芯片内的晶体管，是有源驱动，速度较快；上升延是无源的外接电阻，速度慢。
如果要求速度高电阻选择要小，功耗会大。
所以负载电阻的选择要兼顾功耗和速度。
3. 可以利用改变上拉电源的电压，改变传输电平。
如图2, IC的逻辑电平由电源Vcc1决定，而输出高电平则由Vcc2（上拉电阻的电源电压）决定。
这样我们就可以用低电平逻辑控制输出高电平逻辑了（这样你就可以进行任意电平的转换）。
（例如加上上拉电阻就可以提供TTL/CMOS电平输出等。
）图24. 开漏Pin不连接外部的上拉电阻，则只能输出低电平(因此对于经典的51单片机的P0口而言，要想做输入输出功能必须加外部上拉电阻，否则无法输出高电平逻辑)。
一般来说，开漏是用来连接不同电平的器件，匹配电平用的。
5. 标准的开漏脚一般只有输出的能力。
添加其它的判断电路，才能具备双向输入、输出的能力。
6.正常的CMOS输出级是上、下两个管子，把上面的管子去掉就是OPEN-DRAIN了。
这种输出的主要目的有两个：电平转换、线与。
7.线与功能主要用于有多个电路对同一信号进行拉低操作的场合，如果本电路不想拉低，就输出高电平，因为OPEN-DRAIN上面的管子被拿掉，高电平是靠外接的上拉电阻实现的。
（而正常的CMOS输出级，如果出现一个输出为高另外一个为低时，等于电源短路。
）8.OPEN-DRAIN提供了灵活的输出方式，但是也有其弱点，就是带来上升沿的延时。
因为上升沿是通过外接上拉无源电阻对负载充电，所以当电阻选择小时延时就小，但功耗大；反之延时大功耗小。
所以如果对延时有要求，则建议用下降沿输出。
应用中需注意：1. 开漏和开集的原理类似，在许多应用中我们利用开集电路代替开漏电路。
例如，某输入Pin要求由开漏电路驱动。
则我们常见的驱动方式是利用一个三极管组成开集电路来驱动它，即方便又节省成本。
如图3。
2. 上拉电阻R pull-up的阻值决定了逻辑电平转换的沿的速度。
阻值越大，速度越低功耗越小。
反之亦然。
Push-Pull输出就是一般所说的推挽输出，在CMOS电路里面应该较CMOS输出更合适，因为在CMOS里面的push－pull输出能力不可能做得双极那么大。
输出能力看IC内部输出极N管P管的面积。
和开漏输出相比，push－pull的高低电平由IC的电源低定，不能简单的做逻辑操作等。
push－pull是现在CMOS电路里面用得最多的输出级设计方式。
当然open drain也不是没有代价，这就是输出的驱动能力很差。
输出的驱动能力很差的说法不准确，驱动能力取决于IC中的末级晶体管功率。
OD只是带来上升沿的延时，因为上升沿是通过外接上拉无源电阻对负载充电的，当电阻选择小时延时就小、但功耗大，反之延时大功耗小。
OPEN DRAIN提供了灵活的输出方式，但也是有代价的，如果对延时有要求，建议用下降沿输出。
电阻小延时小的前提条件是电阻选择的原则应在末级晶体管功耗允许范围内，有经验的设计者在使用逻辑芯片时，不会选择1欧姆的电阻作为上拉电阻。
在脉冲的上升沿电源通过上拉无源电阻对负载充电，显然电阻越小上升时间越短，在脉冲的下降沿，除了负载通过有源晶体管放电外，电源也通过上拉电阻和导通的晶体管对地形成通路，带来的问题是芯片的功耗和耗电问题。
电阻影响上升沿，不影响下降沿。
如果使用中不关心上升沿，上拉电阻就可选择尽可能的大点，以减少对地通路的电流。
如果对上升沿时间要求较高，电阻大小的选择应以芯片功耗为参考。
一.什么是OC、OD集电极开路门(集电极开路 OC 或漏极开路OD)open-drain是漏极开路输出的意思，相当于集电极开路(open-collector)输出，即ttl中的集电极开路（oc）输出。
一般用于线或、线与，也有的用于电流驱动。
open-drain是对mos管而言，open-collector是对双极型管而言，在用法上没啥区别。
二.什么是线或逻辑与线与逻辑？线与逻辑，即两个输出端（包括两个以上）直接互连就可以实现“AND”的逻辑功能。
在总线传输等实际应用中需要多个门的输出端并联连接使用，而一般TTL门输出端并不能直接并接使用，否则这些门的输出管之间由于低阻抗形成很大的短路电流（灌电流），而烧坏器件。
在硬件上，可用OC门或三态门（ST门）来实现。
用OC门实现线与，应用时在输出端口应加一个上拉电阻。
三态门（ST门）主要用在应用于多个门输出共享数据总线，为避免多个门输出同时占用数据总线，这些门的使能信号（EN）中只允许有一个为有效电平（如高电平），由于三态门的输出是推拉式的低阻输出，且不需接上拉（负载）电阻，所以开关速度比OC门快，常用三态门作为输出缓冲器。
在一个结点(线)上, 连接一个上拉电阻到电源 VCC 或 VDD 和 n 个 NPN 或 NMOS 晶体管的集电极 C 或漏极 D, 这些晶体管的发射极 E 或源极 S 都接到地线上, 只要有一个晶体管饱和, 这个结点(线)就被拉到地线电平上.因为这些晶体管的基极注入电流(NPN)或栅极加上高电平(NMOS), 晶体管就会饱和, 所以这些基极或栅极对这个结点(线)的关系是或非 NOR 逻辑. 如果这个结点后面加一个反相器, 就是或 OR 逻辑.注：个人理解：线与，接上拉电阻至电源。
(~A)&(~B)=~(A+B)，由公式较容易理解线与此概念的由来；如果用下拉电阻和 PNP 或 PMOS 管就可以构成与非 NAND 逻辑, 或用负逻辑关系转换与/或逻辑.注：线或，接下拉电阻至地。
(~A)+(~B)=~(AB);这些晶体管常常是一些逻辑电路的集电极开路 OC 或源极开路 OD 输出端. 这种逻辑通常称为线与/线或逻辑, 当你看到一些芯片的 OC 或 OD 输出端连在一起, 而有一个上拉电阻时, 这就是线或/线与了, 但有时上拉电阻做在芯片的输入端内. 顺便提示如果不是 OC 或 OD 芯片的输出端是不可以连在一起的, 总线 BUS 上的双向输出端连在一起是有管理的, 同时只能有一个作输出, 而其他是高阻态只能输入.三.什么是推挽结构一般是指两个三极管分别受两互补信号的控制,总是在一个三极管导通的时候另一个截止.要实现线与需要用OC(open collector)门电路 .如果输出级的有两个三极管，始终处于一个导通、一个截止的状态，也就是两个三级管推挽相连，这样的电路结构称为推拉式电路或图腾柱（Totem-pole）输出电路。
【图见书】当输出低电平时，也就是下级负载门输入低电平时，输出端的电流将是下级门灌入T4；当输出高电平时，也就是下级负载门输入高电平时，输出端的电流将是下级门从本级电源经 T3、D1 拉出。
这样一来，输出高低电平时，T3 一路和 T4 一路将交替工作，从而减低了功耗，提高了每个管的承受能力。
又由于不论走哪一路，管子导通电阻都很小，使RC常数很小，转变速度很快。
因此，推拉式输出级既提高电路的负载能力，又提高开关速度。
供你参考。
推挽电路是两个参数相同的三极管或MOSFET,以推挽方式存在于电路中,各负责正负半周的波形放大任务,电路工作时，两只对称的功率开关管每次只有一个导通，所以导通损耗小效率高。
输出既可以向负载灌电流，也可以从负载抽取电流推挽电路适用于低电压大电流的场合，广泛应用于功放电路和开关电源中。
它的优点是：结构简单，开关变压器磁芯利用率高，推挽电路工作时，两只对称的功率开关管每次只有一个导通，所以导通损耗小。
缺点是：变压器带有中心抽头，而且开关管的承受电压较高；由于变压器原边漏感的存在，功率开关管关断的瞬间，漏源极会产生较大的电压尖峰，另外输入电流的纹波较大，因而输入滤波器的体积较大。
----------------------------------------------------------------一些基本概念锁存器：输出端的状态不会随输入端的状态变化而变化，只有在有锁存信号时输入的状态被保存到输出，直到下一个锁存信号。
通常只有0和1两个值。
典型的逻辑电路是D触发器。
缓冲器：多用在总线上，提高驱动能力、隔离前后级，缓冲器多半有三态输出功能。
三态缓冲器就是典型的线与逻辑器件，可允许多个器件挂在一条总线上，当然OC输出也可用在线与逻辑应用上。
建立时间和保持时间图1建立时间（setup time）是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被打入触发器；保持时间（hold time）是指在触发器的时钟信号上升沿到来以后，数据稳定不变的时间，如果保持时间不够，数据同样不能被打入触发器。
如图1。
数据稳定传输必须满足建立和保持时间的要求，当然在一些情况下，建立时间和保持时间的值可以为零。
PLD/FPGA开发软件可以自动计算两个相关输入的建立和保持时间（如图2）竞争、冒险、毛刺竞争:在组合逻辑电路中，某个输入变量通过两条或两条以上的途径传到输出端，由于每条途径延迟时间不同，到达输出门的时间就有先有后，这种现象称为竞争。