第三章(第五版)时序逻辑答案
(完整版)时序逻辑电路习题与答案
第12章时序逻辑电路自测题一、填空题1．时序逻辑电路按状态转换情况可分为时序电路和时序电路两大类。
2．按计数进制的不同，可将计数器分为、和N进制计数器等类型。
3．用来累计和寄存输入脉冲个数的电路称为。
4．时序逻辑电路在结构方面的特点是：由具有控制作用的电路和具记忆作用电路组成。
、5．、寄存器的作用是用于、、数码指令等信息。
6．按计数过程中数值的增减来分，可将计数器分为为、和三种。
二、选择题1．如题图12.1所示电路为某寄存器的一位，该寄存器为。
A、单拍接收数码寄存器；B、双拍接收数码寄存器；C、单向移位寄存器；D、双向移位寄存器。
2．下列电路不属于时序逻辑电路的是。
A、数码寄存器；B、编码器；C、触发器；D、可逆计数器。
3．下列逻辑电路不具有记忆功能的是。
A、译码器；B、RS触发器；C、寄存器；D、计数器。
4．时序逻辑电路特点中，下列叙述正确的是。
A、电路任一时刻的输出只与当时输入信号有关；B、电路任一时刻的输出只与电路原来状态有关；C、电路任一时刻的输出与输入信号和电路原来状态均有关；D、电路任一时刻的输出与输入信号和电路原来状态均无关。
5．具有记忆功能的逻辑电路是。
A、加法器；B、显示器；C、译码器；D、计数器。
6．数码寄存器采用的输入输出方式为。
A、并行输入、并行输出；B、串行输入、串行输出；C、并行输入、串行输出；D、并行输出、串行输入。
三、判断下面说法是否正确，用“√"或“×"表示在括号1．寄存器具有存储数码和信号的功能。
( )2．构成计数电路的器件必须有记忆能力。
( )3．移位寄存器只能串行输出。
( )4．移位寄存器就是数码寄存器，它们没有区别。
( )5．同步时序电路的工作速度高于异步时序电路。
( )6．移位寄存器有接收、暂存、清除和数码移位等作用。
（）思考与练习题12.1.1 时序逻辑电路的特点是什么?12.1.2 时序逻辑电路与组合电路有何区别?12.3.1 在图12.1电路作用下，数码寄存器的原始状态Q3Q2Q1Q0=1001，而输入数码D3D2D1D0=0110时，在CP的作用下，Q3Q2Q1Q0状态如何变化?12.3.2 题图12.2所示移位寄存器的初始状态为111，画出连续3个C P脉冲作用下Q2Q1Q0各端的波形和状态表。
(完整版)触发器时序逻辑电路习题答案
第4章 触发器4.3 若在图4.5电路中的CP 、S 、R 输入端，加入如图4.27所示波形的信号，试画出其Q 和Q 端波形，设初态Q =0。
SRCP图4.27 题4.3图解：图4.5电路为同步RS 触发器，分析作图如下：S RQ4.5 设图4.28中各触发器的初始状态皆为Q =0，画出在CP 脉冲连续作用下个各触发器输出端的波形图。
Q 11CPQ 3CPCPQ 2Q 6Q 4Q 5CP图4.28 题4.5图解：Q Q nn 111=+ Q Q n n 212=+ Q Q nn 313=+Q Q n n 414=+ Q Q n n 515=+ Q Q nn 616=+Q 1CP Q 2Q 3Q 4Q 5Q64.6 试写出 图4.29(a)中各触发器的次态函数（即Q 1 n+1 、 Q 2 n+1与现态和输入变量之间的函数式），并画出在图4.29（b ）给定信号的作用下Q 1 、Q 2的波形。
假定各触发器的初始状态均为Q =0。
1A BCP＞1D C1=1A BQ 1Q 2Q 2(a)BA(b)图4.29题4.6图解：由图可见：Q B A AB Q n n 111)(++=+ B A Q n ⊕=+12B A Q 2Q 14.7 图4.30（a ）、（b ）分别示出了触发器和逻辑门构成的脉冲分频电路，CP 脉冲如图4.30（c ）所示，设各触发器的初始状态均为0。
（1）试画出图（a ）中的Q 1、Q 2和F 的波形。
（2）试画出图（b ）中的Q 3、Q 4和Y 的波形。
Y（b ）（c ）CPQ 1Q 2（a ）图4.30 题4.7图解： （a ）Q Q nn 211=+ QQ nn 112=+ Q F 1CP ⊕= R 2 = Q 1 低电平有效CPQ 1Q 2F（b ）Q Q Q n n n 4313=+ Q Q Q n n n 4314=+ Q Q Y nn43=CP 3= CP 上降沿触发 CP 4= CP 下降沿触发CPQ 3Q 4Y4.8 电路如图4.31所示，设各触发器的初始状态均为0。
数字电子技术课后习题答案
❖ 3.21 用8选1数据选择器74151设计一个组合 逻辑电路。该电路有3三个输入逻辑变量A、B、 C和一个工作状态控制变量M。当M＝0时电路 实现“意见一致”功能（ A、B、C状态一致 时输出为1，否则输出为0），而M＝1时电路 实现“多数表决”功能，即输出与A、B、C中 多数的状态一致。
数字电子技术作业
第一章数字逻辑基础 第二章逻辑门电路 第三章组合逻辑电路 第四章触发器 第五章时序逻辑电路 第六章脉冲波形的产生与整形 第七章半导体存储器 第八章可编程逻辑器件 第九章数/模和模/数转换器
1.12 写出下图所示各逻辑图的输出函数表达式，列 出它们的真值表。
F1 F4
F2
F3
解： F1 AB F2 A B F3 BC
ABACBC
BC
A
00 01 11 10
00
1
0
1
11
0
1
0
Y ABC
❖ 3.13某医院有一、二、三、四号病室4间，每室设有 呼叫按钮，同时在护士值班室内对应的装有一号、 二号、三号、四号4个指示灯。
❖ 现要求当一号病室的按钮按下时，无论其它病室的 按钮是否按下，只有一号灯亮。当一号病室的按钮 没有按下而二号病室的按钮按下时，无论三、四号 病室的按钮是否按下，只有二号灯亮。当一、二号 病室的按钮都未按下而三号病室的按钮按下时，无 论四号病室的按钮是否按下，只有三号灯亮。只有 在一、二、三号病室的按钮均未按下四号病室的按 钮时，四号灯才亮。试用优先编码器74148和门电路 设计满足上述控制要求的逻辑电路，给出控制四个 指示灯状态的高、低电平信号。
Y CBA CB CA CBACB CA
阎石《数字电子技术基础》(第5版)(名校考研真题 时序逻辑电路)【圣才出品】
第6章 时序逻辑电路一、选择题1．一个六位二进制减法计数器，初始状态为000000，问经过203个输入脉冲后，此计数器的状态为（）。
[电子科技大学2008研]A．110011B．110101C．111000D．110110【答案】B【解析】六位减法器的计数周期为；203%64＝11，即从000000经过11个6264计数周期，输出状态变为110101。
2．为了把串行输入的数据转换为并行输出的数据，可以使用（）。
[北京科技大学2010研]A．寄存器B．移位寄存器C．计数器D．存储器【答案】B【解析】移位寄存器能能够串行输入串行输出，并行输入并行输出，串行输入并行输出。
3．一个四位二进制码加法计数器的起始值为1001，经过100个时钟脉冲后的值为（ ）。
[北京邮电大学2010研]A ．1110B ．1111C ．1101D ．1100【答案】C【解析】1001经过16的倍数个周期后仍为1001，即96个时钟脉冲后计数器显示1001，再经历4个时钟脉冲，即100个时钟脉冲时，计数为1001＋0100（4）＝11014．某计数器的状态转换图如下图所示，该计数器的模为（ ）。
[电子科技大学2010研]A ．三B ．四C ．五D ．八图6-1【答案】C【解析】循环状态的有5个，也就是说当计数器使用的过程中只有这5个状态才能保持一直计数。
二、填空题1．8级扭环计数器的状态转换圈中，无效状态有______个。
[电子科技大学2008研]【答案】240【解析】n 级扭环计数器的无效状态共有：个。
22n n 2．用移位寄存器产生1101010序列，至少需要______位的移位寄存器。
[电子科技大学2010研]【答案】6【解析】共七位序列数，由于采用移位寄存器，而且状态在序列中没有循环，移位寄存器在传输过程中数据是一次传递的，所以需要至少6位移位寄存器。
表6-13．一个三级环形计数器的初始状态是Q2Q1Q0＝001（Q2为高位），则经过40个时钟周期后的状态Q2Q1Q0＝______。
数字电子技术基础第五版答案
一、填空题：（每空3分，共15分）1．逻辑函数有四种表示方法，它们分别是（）、（）、（）和（）。
2．将2004个“1”异或起来得到的结果是（）。
3．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。
4．TTL器件输入脚悬空相当于输入（）电平。
5．基本逻辑运算有: （）、（）和（）运算。
6．采用四位比较器对两个四位数比较时，先比较（）位。
7．触发器按动作特点可分为基本型、（）、（）和边沿型；8．如果要把一宽脉冲变换为窄脉冲应采用（）触发器9．目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（）电路和（）电路。
10．施密特触发器有（）个稳定状态.，多谐振荡器有（）个稳定状态。
11．数字系统按组成方式可分为、两种；12．两二进制数相加时，不考虑低位的进位信号是（）加器。
13．不仅考虑两个____________相加，而且还考虑来自__________相加的运算电路，称为全加器。
14．时序逻辑电路的输出不仅和_________有关，而且还与_____________有关。
15．计数器按CP脉冲的输入方式可分为___________和___________。
16．触发器根据逻辑功能的不同，可分为___________、___________、___________、___________、___________等。
17．根据不同需要，在集成计数器芯片的基础上，通过采用___________、___________、___________等方法可以实现任意进制的技术器。
18．4. 一个JK 触发器有个稳态，它可存储位二进制数。
19．若将一个正弦波电压信号转换成同一频率的矩形波，应采用电路。
20．把JK触发器改成T触发器的方法是。
二．数制转换（5分）：1、（１１．００１）２＝（）１６＝（）１０2、（８Ｆ．ＦＦ）１６＝（）２＝（）１０3、（２５．７）１０＝（）２＝（）１６4、（＋１０１１Ｂ）原码＝（）反码=( )补码5、（－１０１０１０Ｂ）原码＝（）反码=( )补码三．函数化简题：（5分） 1、 化简等式Y ABC ABC ABC =++ C B AC B A Y ++=D C A C B A B A D C Y ++⊕=)(，给定约束条件为：ＡＢ＋ＣＤ＝０2 用卡诺图化简函数为最简单的与或式（画图）。
计算机组成原理第五版 白中英(详细)第3章习题参考答案
24位的内存地址格式如下：
tag
行号
字地址
8位
14位
2位
16.下述有关存储器的描述中，正确的是( B、D )
A.多级存储体系由Cache、主存和虚拟存储器构成
B.存储保护的目的是：在多用户环境中，既要防止一个用户程序出错而破坏系统软件或其它用户程序，又要防止用户访问不是分配给他的主存区，以达到数据安全与保密的要求。
解：
主存4K个块，每块128个字，共有4K128=219个字，故主存的地址共19位；
共4K个块，故块地址为12位；每块128个字，故块内的字地址为7位
Cache有64行，每组4行，共16组，故组号4位，组内页号2位
组相联方式是组间直接映射，组内全相联映射方式；
所以主存的块地址被分为两部分：低4位为在cache中的组号，高8位为标记字段，即19位内存地址的格式如下：
C.空间浪费大、存储共享不易、存储保护容易、能动态连接。
D.空间浪费小、存储共享容易、存储保护容易、能动态连接。
19.某虚拟存储器采用页式存储管理，使用LRU页面替换算法，若每次访问在一个时间单位内完成，页面访问序列如下：1、8、1、7、8、2、7、2、1、8、3、8、2、1、3、1、7、1、3、7。已知主存只允许放4个页面，初始状态时4个页面是全空的，则页面失效次数是___6____。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M×8位的DRAM芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问；
(1)若每个内存条为16M×64位，共需几个内存条?
(2)每个内存条内共有多少DRAM芯片?
(3)主存共需多少DRAM芯片? CPU如何选择各内存条?
数字电子技术课后习题答案
ABACBC
BC
A
00 01 11 10
00
1
0
1
11
0
1
0
Y ABC
❖ 3.13某医院有一、二、三、四号病室4间，每室设有 呼叫按钮，同时在护士值班室内对应的装有一号、 二号、三号、四号4个指示灯。
❖ 现要求当一号病室的按钮按下时，无论其它病室的 按钮是否按下，只有一号灯亮。当一号病室的按钮 没有按下而二号病室的按钮按下时，无论三、四号 病室的按钮是否按下，只有二号灯亮。当一、二号 病室的按钮都未按下而三号病室的按钮按下时，无 论四号病室的按钮是否按下，只有三号灯亮。只有 在一、二、三号病室的按钮均未按下四号病室的按 钮时，四号灯才亮。试用优先编码器74148和门电路 设计满足上述控制要求的逻辑电路，给出控制四个 指示灯状态的高、低电平信号。
HP RI/BIN
I0
0/ Z1 0 10 ≥1
I1
1/ Z1 1 11
I2
2/ Z1 2 12 18
YS
I3
3/ Z1 3 13
I4
4/ Z1 4 14
YEX
I5
5/ Z1 5 15
I6
6/ Z1 6 16
I7
7/ Z1 7 17
Y0
V18
Y1
ST
E N
Y2
(b)
74148
(a)引脚图;(b)逻辑符号
A
00 01 11 10
00
0
0
1
11
1
0
1
Y AB BC AC
由于存在AC 项，不存在相切的圈，故无冒险。
❖ 4.1在用或非门组成的基本RS触发器中，已知 输入SD 、RD的波形图如下，试画出输出Q, Q
(精选)数电第五版(阎石)第三章课后习题及答案
2
【题3.7】试分析图3.7中各电路图的逻辑功能，写出输出的 逻辑函数式。
2020/2/8
3
（a）图P3.7（a）电路可划分为四个反相器电路和一个三输 入端的与非门电路，如图所示。从输入到输出逐级写出输出 的逻辑函数式，
A1 A',B1 B',C1 C', D ( A1B1C1)'
2020/2/8
6
2020/2/8
7
（c）图P3.7（c）电路可划分为三个与非门电路、两个反相 器电路和一个或非门电路，如图所示。从输入到输出逐级写 出输出的逻辑函数式：
E (AB )',F (CD )',G (EF )',H (INH G )'
Y I ' H (AB)'(CD)' ' (INH ) '
2020/2/8
15
解：在������������取值合理的情况下，Y的逻辑函数式为：
Y (A1A2 B 1B 2 C 1C 2 D 1D 2)'
������������的最大允许值为：
R L(max)
V DD nI OH
VOH mIIH
5 4.4 4 5 106 10 106
( AB CD)' (INH )'
2020/2/8
8
2020/2/8
9
（d）图P3.7（d）电路可划分为两个反相器电路和两个传输 门电路，如图所示。从输入到输出逐级写出输出的逻辑函数 式：
Y A'B ' AB
2020/2/8
10
【题3.8】 试画出图3-8（a）（b）两个电路的输出电压波形， 输入电压波形如图（c）所示。
数字逻辑(科学出版社 第五版)课后习题答案
（1）
化简得F=
(2)
化简得F=
（3）F(A,B,C,D)=∑m(0,1,2,5,6,7,8,9,13,14)
化简得F=
(4) F(A,B,C,D)=∑m(0,13,14,15)+∑ (1,2,3,9,10,11)
化简得F=
11.利用与非门实现下列函数，并画出逻辑图。
（1）F= =
12.用适当门电路，设计16位串行加法器，要求进位琏速度最快，计算一次加法时间。
解：全加器真值表如下
Ai
Bi
Ci-1
Si
Ci+1
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
可以写出以下表达式
要使进位琏速度最快，应使用“与或非”门。具体连接图如下。
若“与或非”门延迟时间为t1，“非门”延迟时间为t2，则完成一次16位加法运算所需时间为：
G的卡诺图
化简得：
第三章时序逻辑
1.写出触发器的次态方程，并根据已给波形画出输出Q的波形。
解：
2.说明由RS触发器组成的防抖动电路的工作原理，画出对应输入输出波形
解：
3.已知JK信号如图，请画出负边沿JK触发器的输出波形（设触发器的初态为0）
4.写出下图所示个触发器次态方程，指出CP脉冲到来时，触发器置“1”的条件。
数字设计：原理与实践第五版习题答案
数字设计：原理与实践第五版习题答案第一章：数字系统基础1. 哪些数学符号代表布尔逻辑运算？分别代表哪些逻辑操作？布尔逻辑运算包括与（AND）、或（OR）、非（NOT）、异或（XOR）等运算。
它们的对应数学符号表示如下：•与（AND）：$\\cdot$ 或 $\\land$•或（OR）：+或 $\\lor$•非（NOT）：$\\overline{A}$ 或eee•异或（XOR）：$\\oplus$2. 简述数字系统的信号表示和信号处理单元。
数字系统的信号表示使用离散量来表示连续或离散的信号，其中离散量指代具有离散数值的量。
信号处理单元是指对输入信号进行处理和操作的硬件模块，用于实现特定的功能或执行特定的任务。
3. 什么是布尔函数？它可以用哪些方法表示？布尔函数是指以布尔逻辑运算为基础，将一个或多个布尔变量映射为单一布尔值的函数。
布尔函数可以用真值表、逻辑表达式和逻辑图等方法表示。
4. 简述数字系统的设计方法。
数字系统的设计方法包括以下几个步骤：1.确定问题的需求和约束条件。
2.将问题抽象为逻辑功能的实现。
3.设计逻辑电路并进行仿真验证。
4.实现电路设计并进行实验验证。
5.优化电路设计并进行性能评估。
6.完成设计文档和报告。
第二章：组合逻辑电路设计1. 什么是组合逻辑电路？简述其基本特征。
组合逻辑电路是指将组合逻辑块进行组合形成的电路，其输出仅依赖于当前的输入。
它的基本特征包括：•输入输出之间无时序关系。
•只有组合逻辑块，没有存储元件。
•输出仅取决于当前输入。
2. 简述逻辑门的功能和特点。
逻辑门是实现布尔逻辑运算的基本构件，其功能和特点如下：•与门（AND）：多个输入信号全部为高时，输出高；否则输出低。
•或门（OR）：多个输入信号有一个为高时，输出高；否则输出低。
•非门（NOT）：输入信号为高时，输出低；否则输出高。
•异或门（XOR）：多个输入信号中奇数个为高时，输出高；否则输出低。
3. 什么是选择器和解码器？选择器是一种组合逻辑电路，根据选择信号将一组输入信号中的某一个作为输出。
软件工程(第五版)--习题及答案--第三章
17、DFD用于描述系统的（D）。
A、数据结构B、控制流程C、基本加工D、软件功能
18、数据词典不包括的条目是（C）。
A、数据项B、数据流C、数据类型D、数据加工
19、软件需求分析一般应确定的是用户对软件的（D）。
A、功能需求B、非功能需求
C、性能需求D、功能需求和非功能需求
年龄满40岁以上人员，初中或高中文化，若是男性当修理工，若是女性当清洁工；大专文化当技术员。
年龄25岁至40岁，初中或高中文化，若是男性钳工，若是女性当车工；大专文化当技术员。
年龄不满25岁，初中文化脱产学习，高中文化当电工；大专文化当技术员。
请根据以上叙述运用三种加工逻辑说明写出它们的逻辑组合的关系。
C、一个输出数据流D、一个输入或输出数据流
13、需求分析是分析员经了解用户的要求，认真细致地调研、分析，最终建立目标系统的逻辑模型并写出（B）的过程。
A、模块说明书B、软件规格说明书
C、项目开发计划D、合同文档
14、结构化分析方法是以数据流图、（D）和加工说明等描述工具，即用直观的图和简洁的语言来描述软件系统模型。
汇额（元）
L
L
M
M
H
H
本埠
Y
N
Y
N
Y
N
汇费（元）
2
2
W*0.01
W*0.01
50
50
可简化为：
汇额（元）
L
M
H
本埠
--
--
--
汇费（元）
2
W*0.01
50
解：判定表
国内
Y
Y
Y
N
[数字电子技术基础期末考试题]数字电子技术基础第五版课后答案
![[数字电子技术基础期末考试题]数字电子技术基础第五版课后答案](https://img.taocdn.com/s3/m/1e560b70793e0912a21614791711cc7931b778c2.png)
[数字电子技术基础期末考试题]数字电子技术基础第五版课后答案一、单项选择题(每小题1分，共10分)1、以下描述一个逻辑函数的方法中，()只能唯一表示。
A。
表达式B。
逻辑图C。
真值表D。
波形图2、在不影响逻辑功能的情况下，CMOS与非门的多余输入端可()。
A。
接高电平B。
接低电平C。
悬空D。
通过电阻接地3、一个八位二进制减法计数器，初始状态为00000000，问经过268个输入脉冲后，此计数器的状态为()。
A。
11001111B。
11110100C。
11110010D。
111100114、若要将一异或非门当作反相器(非门)使用，则输入端A、B端的连接方式是()。
A。
A或B中有一个接“1”B。
A或B中有一个接“0”C。
A和B并联使用D。
不能实现5、在时序电路的状态转换表中，若状态数N=3，则状态变量数最少为()。
A。
16B。
4C。
8D。
26、下列几种TTL电路中，输出端可实现线与功能的门电路是()。
A。
或非门B。
与非门C。
异或门D。
OC门7、下列几种A、D转换器中，转换速度最快的是()。
A。
并行A、D转换器B。
计数型A、D转换器C。
逐次渐进型A、D转换器D。
双积分A、D转换器8、存储容量为8K8位的ROM存储器，其地址线为()条。
A。
8B。
12C。
13D。
149、4个触发器构成的8421BCD码计数器，共有()个无效状态。
A。
6B。
8C。
10D。
1210、以下哪一条不是消除竟争冒险的措施()。
A。
接入滤波电路B。
利用触发器C。
加入选通脉冲D。
修改逻辑设计二、填空题(每空1分，共20分)1、时序逻辑电路一般由（）和()两分组成。
2、多谐振荡器是一种波形产生电路，它没有稳态，只有两个3、数字电路中的三极管一般工作于________区和________区。
4、四个逻辑变量的最小项最多有________个，任意两个最小项之积为________。
5、555定时器是一种用途很广泛的电路，除了能组成________触发器、________触发器和________三个基本单元电路以外，还可以接成各种实用电路。
数电第五版(阎石)第三章课后习题及答案
习题三答案-计算题
1
计算题1答案：Y=AB'C+A'BC'+AB'C'+ABC
逻辑函数的化简
2
3
通过利用逻辑代数的基本定律，将给定的逻辑函 数进行化简，得到Y=AB'C+A'BC'+AB'C'+ABC。
04
习题四答案
习题四答案-选择题
选择题1答案：B 选择题3答案：A
选择题2答案：D 选择题4答案：C
习题一答案-计算题
计算题1答案：8。
计算题3答案：101000。
计算题2答案：1010。
02
习题二答案
习题二答案-选择题
01
选择题1答案：CD
02
选择题2答案：ABD
03
选择题3答案：ABC
04
选择题4答案：AB
习题二答案-填空题
01
02
03
04
填空题1答案：正逻辑； 负逻辑
填空题2答案：正逻辑； 负逻辑
03
习题三答案
习题三答案-选择题
在此添加您的文本17字
选择题1答案：C
在此添加您的文本16字
逻辑代数的基本运算规则
在此添加您的文本16字
选项C是逻辑代数的基本运算规则之一，即A+B=B+A，表 示逻辑加法满足交换律。
在此添加您的文本16字
选择题2答案：B
在此添加您的文本16字
逻辑代数的吸收律
在此添加您的文本16字
感谢您的观看
THANKS
计算题3答案
计算题4答案
Y=(A'B+AB')'+BC'=A'B'+AB'+B'C'+A'C'= Y1； Y2=(A+B)(A'+B')+(B+C)(B'+C')=AA'+AB' +BA'+BB'+BC'+CC'=Y3
时序逻辑
1.四位异步二进制计数器
异步计数器翻转时间：
从时钟有效沿开始到该级触发器翻转结束，有一个翻转时间tp。 n级触发器组成的异步计数器则有ntp
异步计数器分析方法：
异步计数器的分析方法基本上与同步计数器相同，但是要把时钟信号作 为输入信号来处理。为此要注意三点： ⑴将时钟信号引入触发器的状态方程 若是JK触发器，状态方程修改为
3.1.1 锁存器的基本特性
时序逻辑电路在结构上一定包含锁存器或触发器，锁存器具有两个稳 定的物理状态，能记忆1位二进制数。 （１）有两个互补的输出端Q和Q（互锁的）。 （２）有两个稳定状态。 “１”状态：（Q=1 ，Q=0） “ 0 ”状态 （Q=0 ，Q=1） （３）在输入信号的作用下，锁存器可以从一个稳定状态转换到另一个稳 定状态。 X表示输入信号的集 合，则有 Qn+1=f(Qn,X) 此函数表达式叫触发器 的特征方程，也叫次态 方程，状态方程。
第三章：时序逻辑
锁存器 触发器 寄存器和移位寄存器 计数器 定时脉冲产生器 同步时序逻辑分析 同步时序逻辑设计
时序逻辑电路的特点
包含锁存器或触发器
它的输出往往反馈到输入端，与输入变量一起
决定电路的输出状态。 任意时刻输出不仅取决于该时刻输入变量的状 态，而且还与原来的状态有关，即历史状态相关性 时序逻辑电路具有记忆功能
同步计数器的设计
同步计数器的设计方法：
• 根据电路的逻辑功能作出状态图，由状态图列出状态 转换表。 由状态转换表并根据触发器特性方程写出激励方程和 输出方程。 画出电路图。
•
•
[例]：由D触发器设计按循环码规律工作的六进
制同步计数器，其编码为：
根据电路的逻辑功能作出状态图
数字逻辑课后答案 第三章
第三章 时序逻辑1.写出触发器的次态方程，并根据已给波形画出输出 Q 的波形。
解：2. 说明由RS 触发器组成的防抖动电路的工作原理，画出对应输入输出波形解：3. 已知JK 信号如图，请画出负边沿JK 触发器的输出波形（设触发器的初态为0）1)(1=+++=+c b a Qa cb Q nn4. 写出下图所示个触发器次态方程，指出CP 脉冲到来时，触发器置“1”的条件。
解：（1），若使触发器置“1”，则A 、B 取值相异。
（2），若使触发器置“1”，则A 、B 、C 、D 取值为奇数个1。
5.写出各触发器的次态方程，并按所给的CP 信号，画出各触发器的输出波形（设初态为0）解：6. 设计实现8位数据的串行→并行转换器。
B A B A D +=DC B A K J ⊕⊕⊕==Q AQ B Q D Q C Q E Q F Q7. 分析下图所示同步计数电路解：先写出激励方程，然后求得状态方程状态图如下：该计数器是五进制计数器，可以自启动。
8. 作出状态转移表和状态图，确定其输出序列。
解：求得状态方程如下故输出序列为：000119. 用D 触发器构成按循环码(000→001→011→111→101→100→000)规律工作的六进制同步计数器解：先列出真值表，然后求得激励方程PS NS 输出N0 0 0 0 0 1 00 0 1 0 1 1 0 0 1 1 1 1 1 0 1 1 1 1 0 1 0 1 0 1 1 0 0 0 1 0 0 0 0 0 1化简得：逻辑电路图如下：n Q 2n Q 1n Q 012+n Q 11+n Q 10+n Q n n n nn n n n n n nnQ Q Q Q Q Q Q Q Q Q Q Q Z 121002*********+==+==+++nnn nnn nnnn QQ Q D QQ Q D QQ Q Q D 121211121122+====+==+++10. 用D 触发器设计3位二进制加法计数器，并画出波形图。
数电第五版阎石第三章课后习题及答案
【题3.7】试分析图3.7中各电路图的逻辑功能，写出输出的
逻辑函数式。
（a）图P3.7（a）电路可划分为四个反相器电路和一个三输
入端的与非门电路，如图所示。从输入到输出逐级写出输出
的逻辑函数式，
A1 A , B1 B , C1 C , D ( A1 B1C1 )
关S断开时，要求门电路的输入电压 V IH 4V , 试求1 和2 的
最大允许阻值。1 ~5 为74LS系列TTL反相器，它们的高电平
输入电流 I IH 20A ,低电平输入电流 I IL 0.4mA
解：
当S闭合时， 1 被短路 ，
当 为最大值0.4V时
V
5I
R （2 max）
如右图所示：
【题3.9】 在图3-21所示电路中，G1和G2是两个OD输出结构
的与非门74HC03，74HC03输出端MOS
管截止电流为I OH (max) 5uA 导通时允
许的最大负载电流为I OL(max) 5.2mA
这时对应的输出电压VOL（max）=0.33V。
负载门G3-G5是3输入端或非门74HC27，
R L(min)
0.9k
'
3
6
I OL(max) | m I IL | 5.2 10 10 10
故 的取值范围应为：
0.9k
R
L
20k
【题3.11】在图P3.11的三极管开关电路中，若输入信号1 的
高、低电平分别为 =5V， =0V，试计算在图中标注的参
每个输入端的高电平输入电流最大值
为I IH (max) 1uA，低电平输入电流最
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第三章 时序逻辑
1.写出触发器的次态方程，并根据已给波形画出输出 Q 的波形。
解：
2. 说明由RS 触发器组成的防抖动电路的工作原理，画出对应输入输出波形
解：
3. 已知JK 信号如图，请画出负边沿JK 触发器的输出波形（设触发器的初态为0）
1
)(1
=+++=+c b a Q
a c
b Q n
n
4. 写出下图所示个触发器次态方程，指出CP 脉冲到来时，触发器置“1”的条件。
解：（1），若使触发器置“1”，则A 、B 取值相异。
（2），若使触发器置“1”，则A 、B 、C 、D 取值为奇数个1。
5.写出各触发器的次态方程，并按所给的CP 信号，画出各触发器的输出波形（设初态为0）
解：
6.
设计实现8位数据的串行→并行转换器。
B A B A D +=D
C B A K J ⊕⊕⊕=
=
CP QA QB QC QD QE QF QG QH
0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 2 D0 1 0 0 0 0 0 0 3 D1 D0 1 0 0 0 0 0 4 D2 D1 D0 1 0 0 0 0 5 D3 D2 D1 D0 1 0 0 0 6 D4 D3 D2 D1 D0 1 0 0 7 D5 D4 D3 D2 D1 D0 1 0 8 D6 D5 D4 D3 D2 D1 D0 1 9 D7 D6 D5 D4 D3 D2 D1 D0
7. 分析下图所示同步计数电路
解：先写出激励方程，然后求得状态方程
状态图如下：
n n n n n n
n n n Q Q Q Q Q Q Q Q Q 1312111122
13+===++
+
该计数器是循环码五进制计数器，可以自启动。
8. 作出状态转移表和状态图，确定其输出序列。
解：求得状态方程如下
故输出序列为：00011
9. 用D 触发器构成按循环码(000→001→011→111→101→100→000)规律工作的六进制同步计数器
解：先列出真值表，然后求得激励方程
化简得：
n n n n n n n Q Q Q Q Q Q Q 3
2111122
13===+++
逻辑电路图如下：
10. 用D 触发器设计3位二进制加法计数器，并画出波形图。
解: 真值表如下
化简得：
n
n n n n n n n n n n
n
Q Q Q Q Q Q Q Q Q Q Q Q Z 121002*********+==+==+++n
n
n n
n
n n
n
n
n Q
Q Q D Q
Q Q D Q
Q Q Q D 1
2
1
2
1
1
1
2
1
1
2
2
+====+==++
+
11. 用下图所示的电路结构构成五路脉冲分配器，试分别用简与非门电路及74LS138集成译码器构成这个译码器，并画出连线图。
解：先写出激励方程，然后求得状态方程
得真值表
得状态图
1200011012022)(Q Q Q Z Q D Q Q D Q Q Q Q Q D ==⊕=⊕+=n n n n n n n n n n
n n n Q Q Q Q Q Q Q Q Q Q Q Q Q 3231132121213111+=+=+=++
+
若用与非门实现，译码器输出端的逻辑函数为：
若用译码器74LS138实现,译码器输出端的逻辑函数为：
12 若将下图接成12进制加法器，预置值应为多少？画出状态图及输出波形图。
解：预置值应C=0，B ＝1，A ＝1。
2341
33122231230Q Q Y Q Q Y Q Q Y Q Q Y Q Q Y =====1
2341233123212311230Q Q Q Y Q Q Q Y Q Q Q Y Q Q Q Y Q Q Q Y ====
=
13. 分析下图所示同步时序逻辑电路，作出状态转移表和状态图，说明它是Mealy 型电路还是Moore 型电路以及电路的功能。
解： 电路的状态方程和输出方程为：
0000 →0011 →0100 →0101 →0110 →0111
↓
1111 ←1110 ←1101 ←1100 ←1011 ←1000
↑
n n
n n
n
n
n n
n Q
Q Z Q
Q X Q Q X Q
Q
Q 2
1
2
1
2
1
12
1
1
1)()(=⊕+⊕==++
该电路是Moore 型电路。
当X=0时，电路为模4加法计数器； 当X=1时，电路为模4减法计数器
14. 分析下图所示同步时序逻辑电路，作出状态转移表和状态图，说明这个电路能对何种
序列进行检测？
解：电路的状态方程和输出方程为：
由此可见，凡输入序列 “110”,输出就为“1” 。
15. 作“101”序列信号检测器的状态表，凡收到输入序列101时，输出为 1 ；并规定检测的101序列不重叠。
解： 根据题意分析，输入为二进制序列x ，输出为Z ；且电路应具有3个状态： S0、S1、S2。
列状态图和状态表如下：
01 / 000 / 00 011 / 011 / 011 / 0
X =1X =000 / 100 / 000 / 1
0 11 01 1
Q 2n+1 Q 1n+1/ Z Q 2n Q 1n S 1 / 0 S 1 / 0 S 0 / 1
X =1
X =0
S 0 / 0 S 2 / 0 S 0 / 0
S 0
S 1 S 2
NS / Z
PS
16. 某计数器的波形如图示。
解：（1）确定计数器的状态
计数器循环中有7个状态。
（2）真值表如下
（3）得状态方程、激励方程
17. 对状态表进行编码，并做出状态转移表，用D 触发器和与非门实现。
解：｛B,F ｝，｛D,E ｝为等价状态，化简后的状态表为
，C=10，D=11，则
n
n
n
n n
n
n
n
n
n
n n n Q
Q Q D Q Q
Q Q Q Q Q D Q Q
D Q 1
2
3
1
1
1
1
2
1
2
1
3
2
12
23
13
+==++====+++
电路的状态方程和输出方程为
18. 某时序机状态图如下图所示。
请用“一对一法”设计其电路解：
19．某时序机状态图如下所示，用“计数器法”设计该电路 解：
X
Q Q X Q Q D X Q X Q Q Q Q D X
Q X Q Z n n n n n n n n n n
n 121111*********+==++==+=++
K Q K Q Q D K Q K Q Q D K
Q K Q Q D K
Q K Q Q
D n n n n n
n n n n n n n 3213312122101113
01
0+==+==+==+==++++
若编码为： S0=00 S1=01 S2=11 S3=10： 则
次态方程为：
01000 0n 111100
k =1k =0011010
0 11 11 0
Q 1n+1 Q 2n+1Q 1Q 2n n
n
n
n
n n n n Q Q KQ Q K Q KQ Q K Q 21211
2
2
111
++=+=++。