数字逻辑电路第7章半导体存储器
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
RAM标号 （1） （ 2） （ 3） 地址分配A9A8(A7…A0) 00(00000000)~00(11111111) 0~255 01(00000000)~01(11111111) 256~511 10(00000000)~10(11111111) 512~767
（ 4）
11(00000000)~11(11111111) 768~1023
只有相应的行、列地址 都被选中时，T7 ～T8同时导通，存储单元 的锁存器才与输入输出 电路相连，此时读写操 作才有效。
7.4 存储器的扩展
7.4.1 位扩展 指存储器字数不变，只增加存储器的位数 接法：将各片存储器的地址线、读/写信号线、片选信号线 对应地并接在一起。
例：用256 x 1的RAM→ 256 x 4位的存储系统
Gc : 控制栅 G f : 浮置栅
用SIMOS管构成的存储单元
工作原理： 若G f 上充以负电荷，则 Gc 处正常逻辑高电平下不 导通 若G f 上未充负电荷，则 Gc 处正常逻辑高电平下导 通
“写入”：在叠栅管的 D S上同时加上较高电压（ 25V）， 漏源间形成导电沟道， 沟道内电子获得动能， 在受到G c上所加正电压的电场吸 引下， 部分电子穿过 SiO 2到达G f , 形成注入电荷 “擦除”：紫外线穿过 EPROM芯片上的石英窗口 照射到叠栅上，使 G f 周围的二氧化硅绝缘层 产生 少量的空穴和电子对， 形成导电通道，从而使 Gf 上 的电子回到衬底中。
②随机读/写 （Random-Access-Memory） 静态RAM
动态RAM
2、从工艺分： ①双极型 ②MOS型
7.2 只读存储器（ROM）
ROM的基本电路结构
7.2.1 掩模ROM 举例
A0~An-1
W0
D0
W(2n-1)
Dm
地
A1
址
A0 D3
数
D2
据
D1 D0
0 0
0 1
0 1
1 0
1 1
数据线： I O0 ~ I O7 地址线： A0 ~ A7 , A8 , A9 读/写信号： R W
每片RAM占用 1024 个地址中的 256 个
4片RAM地址分配如下表所示 A9 A8 作为扩展地址，分别以 00、 01 、 10、 11作为RAM(1) ~ RAM(4), 的片选信号，分配的地 址范围是0 ～ 255 、 256 ～ 511 、 512 ～ 767 、 768 ～ 1023
7.2.4 利用ROM实现组合逻辑函数 从ROM的数据表可见： 若把ROM的输入地址A1A0看作输入逻辑 变量，将输出数据D3D2D1D0看作一组输 出逻辑变量，那么输入输出之间实现的 就是一组多输出的组合逻辑函数：
A0 A1 A0 D3 F3 ( A1 , A0 ) A1 A0 A1 A0 D2 F2 ( A1 , A0 ) A1 A0 A1 A0 A1 A0 D1 F1 ( A1 , A0 ) A1 A0 D0 F0 ( A1 , A0 ) A1
地
A1
址
A0 D3
数
D2
据
D1 D0
0 0 1 1
0 1 0 1
0 1 0 1
1 0 1 0
1 1 0 1
1 0 0 0
地址译码器是一个与阵列，它的输出包含了输入地址变量的 全部最小项，每一条字线对应一个最小项； 存储矩阵是一个或阵列，每一位输出数据都是将地址译码器 输出的一些最小项相加。
结论：用具有n位输入地址和m位 数据输出的ROM可以获得一组 （最多m个）任何形式的n变量组 合逻辑函数。
7.4.2 字扩展方式 指扩展成的存储器字数增加而数据位数不变 例：用4片256 x 8位RAM→1024 x 8位 存储器
I O0 .......... .......... .. I O7
A0 ......A7 , A8 , A9R W
1024 x 8 RAM
数据线： I O0 ~ I O7 地址线： A0 ~ A7 读/写信号： R W 片选信号： CS
2. E2PROM （electrically erasable programmable ROM ）总体结构与掩模ROM一样，但存储单元不同 为克服紫外线擦除的 EPRO M擦除慢，操作复杂的缺 点
采用FLO TO X(浮栅隧道氧化层MO S管)
G f 与漏区之间有小的隧道区，当场强大到一定程度时， 在漏区和G f 之间出现导电隧道，电子可以双向通过形成电流， 这种现象称为隧道效应。
1 0
1
1
0
1
0
1
1
0
0
1
0
0
两个概念： • 存储矩阵的每个交叉点是一个“存储单元”，存储单元 中有器件存入“1”，无器件存入“0”
• 存储器的容量：“字数 x 位数”
掩模ROM的特点： 出厂时已经固定，不能更改，适合大量生产 简单，便宜，非易失性
7.2.2 可编程ROM 可编程ROM（programmable ROM,PROM） 总体结构与掩模ROM一样，但存储单元不同
7.3 随机存取存储器（RAM）
也称随机读/写存储器 根据工作原理的不同，分为：
1. 静态随机存储器（static RAM，SRAM） 存储单元是以双稳态锁存器或触发器为基础构成的 电源不变信息不会丢失 不需刷新 集成度较低
2. 动态随机存储器（dynamic RAM，DRAM） 存储原理以MOS管栅极电容为基础 电路简单 集成度高 需定时刷新
第七章
半导体存储器
7.1 半导体存储器概述
能存储大量二值信息的器件 一、一般结构形式 ！单元数庞大 ！输入/输出引脚数目有限
输 入 出 电 路 输入/出 控制
/ I/O
二、分类 1、从存/取功能分： ①只读存储器 (Read-Only-Memory）
掩模ROM 可编程ROM 可擦除的可编程EPROM
7.3.1 RAM的基本结构与工作原理 以SRAM为例
Biblioteka Baidu
7.3.2 存储单元
6只N沟道增强型MOS管 组成的静态存储单元
T1 ~ T4组成基本的锁存器，作 存储单元
T5 ~ T8是门控管，起模拟开关 的作用
T5和T6受控于地址译码器的输 出
T7和T8决定存储单元是否与输 入输出 电路I/O相连，受控于列地址译 码器
熔丝由易熔合金制成 出厂时，每个结点上都 有 编程时将不用的熔断 ！ ！ 是一次性编程，不能改 写
7.2.3 可擦除的可编程ROM EPROM E2PROM 总体结构与掩模ROM一样，但存储单元不同 1. EPROM （erasable programmable ROM） 叠栅注入MOS管（stacked-gate injection metal-oxidesemiconductor，SIMOS管）
（ 4）
11(00000000)~11(11111111) 768~1023
只有相应的行、列地址 都被选中时，T7 ～T8同时导通，存储单元 的锁存器才与输入输出 电路相连，此时读写操 作才有效。
7.4 存储器的扩展
7.4.1 位扩展 指存储器字数不变，只增加存储器的位数 接法：将各片存储器的地址线、读/写信号线、片选信号线 对应地并接在一起。
例：用256 x 1的RAM→ 256 x 4位的存储系统
Gc : 控制栅 G f : 浮置栅
用SIMOS管构成的存储单元
工作原理： 若G f 上充以负电荷，则 Gc 处正常逻辑高电平下不 导通 若G f 上未充负电荷，则 Gc 处正常逻辑高电平下导 通
“写入”：在叠栅管的 D S上同时加上较高电压（ 25V）， 漏源间形成导电沟道， 沟道内电子获得动能， 在受到G c上所加正电压的电场吸 引下， 部分电子穿过 SiO 2到达G f , 形成注入电荷 “擦除”：紫外线穿过 EPROM芯片上的石英窗口 照射到叠栅上，使 G f 周围的二氧化硅绝缘层 产生 少量的空穴和电子对， 形成导电通道，从而使 Gf 上 的电子回到衬底中。
②随机读/写 （Random-Access-Memory） 静态RAM
动态RAM
2、从工艺分： ①双极型 ②MOS型
7.2 只读存储器（ROM）
ROM的基本电路结构
7.2.1 掩模ROM 举例
A0~An-1
W0
D0
W(2n-1)
Dm
地
A1
址
A0 D3
数
D2
据
D1 D0
0 0
0 1
0 1
1 0
1 1
数据线： I O0 ~ I O7 地址线： A0 ~ A7 , A8 , A9 读/写信号： R W
每片RAM占用 1024 个地址中的 256 个
4片RAM地址分配如下表所示 A9 A8 作为扩展地址，分别以 00、 01 、 10、 11作为RAM(1) ~ RAM(4), 的片选信号，分配的地 址范围是0 ～ 255 、 256 ～ 511 、 512 ～ 767 、 768 ～ 1023
7.2.4 利用ROM实现组合逻辑函数 从ROM的数据表可见： 若把ROM的输入地址A1A0看作输入逻辑 变量，将输出数据D3D2D1D0看作一组输 出逻辑变量，那么输入输出之间实现的 就是一组多输出的组合逻辑函数：
A0 A1 A0 D3 F3 ( A1 , A0 ) A1 A0 A1 A0 D2 F2 ( A1 , A0 ) A1 A0 A1 A0 A1 A0 D1 F1 ( A1 , A0 ) A1 A0 D0 F0 ( A1 , A0 ) A1
地
A1
址
A0 D3
数
D2
据
D1 D0
0 0 1 1
0 1 0 1
0 1 0 1
1 0 1 0
1 1 0 1
1 0 0 0
地址译码器是一个与阵列，它的输出包含了输入地址变量的 全部最小项，每一条字线对应一个最小项； 存储矩阵是一个或阵列，每一位输出数据都是将地址译码器 输出的一些最小项相加。
结论：用具有n位输入地址和m位 数据输出的ROM可以获得一组 （最多m个）任何形式的n变量组 合逻辑函数。
7.4.2 字扩展方式 指扩展成的存储器字数增加而数据位数不变 例：用4片256 x 8位RAM→1024 x 8位 存储器
I O0 .......... .......... .. I O7
A0 ......A7 , A8 , A9R W
1024 x 8 RAM
数据线： I O0 ~ I O7 地址线： A0 ~ A7 读/写信号： R W 片选信号： CS
2. E2PROM （electrically erasable programmable ROM ）总体结构与掩模ROM一样，但存储单元不同 为克服紫外线擦除的 EPRO M擦除慢，操作复杂的缺 点
采用FLO TO X(浮栅隧道氧化层MO S管)
G f 与漏区之间有小的隧道区，当场强大到一定程度时， 在漏区和G f 之间出现导电隧道，电子可以双向通过形成电流， 这种现象称为隧道效应。
1 0
1
1
0
1
0
1
1
0
0
1
0
0
两个概念： • 存储矩阵的每个交叉点是一个“存储单元”，存储单元 中有器件存入“1”，无器件存入“0”
• 存储器的容量：“字数 x 位数”
掩模ROM的特点： 出厂时已经固定，不能更改，适合大量生产 简单，便宜，非易失性
7.2.2 可编程ROM 可编程ROM（programmable ROM,PROM） 总体结构与掩模ROM一样，但存储单元不同
7.3 随机存取存储器（RAM）
也称随机读/写存储器 根据工作原理的不同，分为：
1. 静态随机存储器（static RAM，SRAM） 存储单元是以双稳态锁存器或触发器为基础构成的 电源不变信息不会丢失 不需刷新 集成度较低
2. 动态随机存储器（dynamic RAM，DRAM） 存储原理以MOS管栅极电容为基础 电路简单 集成度高 需定时刷新
第七章
半导体存储器
7.1 半导体存储器概述
能存储大量二值信息的器件 一、一般结构形式 ！单元数庞大 ！输入/输出引脚数目有限
输 入 出 电 路 输入/出 控制
/ I/O
二、分类 1、从存/取功能分： ①只读存储器 (Read-Only-Memory）
掩模ROM 可编程ROM 可擦除的可编程EPROM
7.3.1 RAM的基本结构与工作原理 以SRAM为例
Biblioteka Baidu
7.3.2 存储单元
6只N沟道增强型MOS管 组成的静态存储单元
T1 ~ T4组成基本的锁存器，作 存储单元
T5 ~ T8是门控管，起模拟开关 的作用
T5和T6受控于地址译码器的输 出
T7和T8决定存储单元是否与输 入输出 电路I/O相连，受控于列地址译 码器
熔丝由易熔合金制成 出厂时，每个结点上都 有 编程时将不用的熔断 ！ ！ 是一次性编程，不能改 写
7.2.3 可擦除的可编程ROM EPROM E2PROM 总体结构与掩模ROM一样，但存储单元不同 1. EPROM （erasable programmable ROM） 叠栅注入MOS管（stacked-gate injection metal-oxidesemiconductor，SIMOS管）