第9章 外部存储器接口

（3）向所有的设置为SDRAM的CE空间发送一条MRS。
2. 页面边界检测 SDRAM属于分页存储器，EMIF 的SDRAM控制器会检测访问SDRAM时的行地址情 况，避免访问时发生行的越界，为了完成这一任务，EMIF保存当前打开的页地址， 然后与以后存取的地址进行比较。
9.1 概述
3. SDRAM刷新模式 图9-1所示为SDRAM刷新的时序。
9.2.5 ROM访问模式
（1）8位ROM模式 在8位ROM模式下，地址左移2位以在EA上产生一位地址用于访问一个字节的
ROM。EMIF通常将4个排列在4字节边界中的连续的字节合并成一个字访问，而不考
虑访问空间的大小。 （2）16位ROM模式 在16位ROM模式下，地址左移2位以在EA上产生半字地址用于访问16位的ROM。
TMS620x DSP
1/2CPU时钟
TMS671x DSP
TMS64x DSP
ECLKOUT
ECLKOUT1或ECLKOUT2
仅TMS6701 DSP CPU时钟或1/2CPU时钟 TMS670x DSP 1/2CPU时钟
9.1.2 SBSRAM接口
4个SBSRAM控制引脚在EMIF时钟的上升沿被SBSRAM锁存以确定当前的操作。表 列出了这些引脚。此引脚仅在SBSRAM的片选信号为低电平时有效。
9.2.2 EMIF接口信号
1. TMS320C6201/C6701 EMIF接口信号 图9-17为TMSC6201/C6701外部存储器接口信号图。表9-12为接口信号的详细说明。
9.2.2 EMIF接口信号
2. TMS320C6202(B)/C6703(B)/C6204/C6205 外部存储器接口信号 TMS320C6202(B)/C6703(B)/C6204/C6205 DSP的EMIF接口信号如图9-18所示，相关 的信号描述如表9-13所示。
9.3 TMS320C621x/C671x DSP的EMIF
9.3.1 概述 TMS320C620x/C670x DSP的框图如图9-29所示，其中阴影部分为EMIF的位置。
9.3.2 EMIF接口信号
图9-30为TMS320C621x/C671x外部存储器接口信号图。表9-19为接口信号的详细 说明。
ECLKOUT1或 ECLKOUT2③
与SDRAM和 异步接口复用 的控制信号 支持使用4字 突发执行 SBSRAM突发 模式 读、写
ECLKOUT1或 ECLKOUT2③
与SDRAM和 异步接口复用 的控制信号 支持使用4字 突发执行 SBSRAM突发 模式 读、写
突发模式
可编程等待 否 否 否 ①这列用于所有TMS620x/C670x器件，TMS6201/C6701 DSP除外。 ②TMS6712/C DSP只与8位和16位SDRAM接口。 ③使用的ECLKOUTn由CESEC寄存器的SNCCLK位所设置。
9.2 TMS320C620x/C670x DSP的EMIF
9.2.1 概述 当存在多个请求同时到达时，EMIF根据设置的优先级进行仲裁并响应各个请求， TMS320C620x/C670x DSP的框图如图9-16所示，其中阴影部分为EMIF的位置， TMS320C620x/C670x EMIF具有一个32位的数据总线接口。
9.2.3 SDRAM接口
1. TMS320C620x/C670x 引导模式 2. 页面边界监测


3. 地址移位
4. SDRAM刷新模式 5. 模式寄存器设置 6. 时序要求 7. SDRAM读操作 8. SDRAM写操作
9.2.4 SBSRAM接口
1. SBSRAM读操作 图9-27显示了TMS320C620x/C670x SBSRAM四字的读时序。
9.3.4 SBSRAM接口
2. SBSRAM写操作 图9-39所示为一个向SBSRAM写入6个字的操作时序，在第5个周期选通一个 SBSRAM的新地址，以防止内部脉冲计数器在000b处产生回绕。
9.3.5 存储器请求优先级
表9-26所示为多个挂起请求情况下的EMIF使用的请求器优先级。
EA线 宽度 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 逻辑字节地址 × 32
× 16 × 8
21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2
20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
对于TMS320C6000的EMIF，SBSRAM接口既可以在CPU时钟频率下运行，也可以 在1/2的CPU时钟频率下运行，如表所示。运行速度是基于EMIF全局控制寄存器 （GBLCTL）的SSCRT位设置进行选择的。
器件 操作速度 器件 TMS621x DSP ECLKOUT 操作速度
仅TMS6201 DSP CPU时钟或1/2CPU时钟
9.1.5 HOLD接口
1. 具有保持接口的TMS320C62x/C67x EMIF复位考虑 对于TMS320C62x/C67x EMIF，当退出复位状态时，如果一个保持请求正处于挂 起状态，则在默认状态下EMIF输出驱动为短时间段，即低电平有效的输出选通信号 为高电平，并且地址输出被驱动为低电平。

2. 具有保持接口的TMS320C64x EMIF复位考虑
对于TMS320C64x EMIF，如果当退出复位状态时有一个HOLD正处于挂起状态，
则任何EMIF输出信号不会被驱动为有效，所有输出信号都处于高阻态，立即声明 HOLDA 信号。
9.1.6 访问EMIF寄存器时的边界条件
如下的动作将会产生不正确的读/写操作： 当对有效的CE空间进行一次外部访问时，写CE0、CE1、CE2、CE3空间控制寄 存器； 当进行任一次外部操作时，改变CE空间控制寄存器（CECTL）中的存储器类 型，如当SDRAM初始化有效时，改变SDRAM类型； 当 HOLD 信号有效时，改变配置中的NOHOLD状态； 当挂起多个EMIF请求时，改变EMIF全局控制寄存器（GBLCTL）的RBTR8位； 当 HOLD 或 HOLDA 输出有效时，初始化一个SDRAM INIT： ① EMIF全局控制寄存器可以在设置INIT位前读取，以确定 HOLD 功能是否有 效，GBCTL必须在INIT位写入后立即读取，以确保两个事件不会同时发生； ② GBCTL具有与HOLD/HOLDA、DMC/PMC/DMA相关的有效访问和发现错误的 状态。 如果没有给EMIF提供时钟信号而读写寄存器： ① 这样做将会锁定设备； ② 有些工具将会自动访问这些寄存器或作为程序的一部分提供给默认的存储 器配置，必须禁用以防止锁定设备。
9.1.2 SBSRAM接口
表列出了TMS320C6000 DSP的各SBSRAM接口的区别。
TMS62x/C67x EMIF 特 征 TMS6201/C670 1 32位 其他TMS620x /C670x① 32位 CLKOUT2 与SDRAM接口 复用的控制信号 不支持，通过发 出连续的命令执 行突发 TMS621x/C671x
9.3.3 SDRAM接口
1. 页面边界监测 2. 地址移位 3. SDRAM刷新模式 4. 模式寄存器设置


5. 时序要求
6. SDRAM读操作 7. SDRAM写操作
9.3.4 SBSRAM接口
1. SBSRAM读操作 图9-38所示为TMS320C621x/C671x EMIF的一个SBSRAM的6字读操作时序。
32、16和8 ECLKOUT 与SDRAM和异 步接口复用的控 制信号 支持使用4字突 发执行SBSRAM 突发模式
SSCБайду номын сангаасK(1/2×或 1×CPU时钟)
专用的SDRAM 控制信号 不支持，通过 发出连续的命 令执行突发
ECLKOUT1或 ECLKOUT2③
与SDRAM和 异步接口复用 的控制信号 支持使用4字 突发执行 SBSRAM突发 模式 读、写
9.1 概述
4. SDRAM的去激活（DCAB和DEAC） 图9-2所示为SDRAM有效页关闭的时序图。
9.1 概述
图9-3所示为执行DEAC命令的SDRAM有效页的关闭时序图。
9.1 概述
5. SDRAM的激活（ACTV） 如图9-4所示为一次SDRAM写之前的ACTV命令的例子。
9.1.2 SBSRAM接口
第9章 外部存储器接口
9.1 概述 9.2 TMS320C620x/C670x DSP的EMIF 9.3 TMS320C621x/C671x DSP的EMIF 9.4 TMS320C64x DSP的EMIF
9.5 TMS320C6000 DSP的EMIF寄存器
9.6 时钟输出使能
9.1 概述
1. SDRAM的初始化 整个过程步骤如下： （1）向所有的配置为SDRAM的CE空间发送一条DCAB命令； （2）发送8条刷新命令；
9.1.3 异步接口
1. 可编程的异步参数 2. 异步读操作 3. 异步写操作 4. 准备输入
9.1.4 复位EMIF
在有效的 RESET 期间，时钟输出属性如下： SDCLK和SSCLK：为高电平或低电平； CLKOUT1：如果PLL配置引脚的值没有变化，则继续提供时钟； CLKOUT2： ① 对于TMS320C620x/C670x EMIF，CLKOUT2被驱动为高电平或电平； ② 对于TMS320C621x/C671x EMIF，CLKOUT2继续提供时钟。 其他CLKOUTn：对于TMS320C64x EMIF，所有CLKOUTn继续提供时钟； ECLKOUT：对于TMS320C621x/C671x EMIF，只要ECLKIN或SYSCLK3存在，则 ECLKOUT继续提供时钟：ECLKIN或SYSCLK3在复位期间应该具有时钟，以便驱动EMIF 信号得到正确的复位值； ECLKOUTn：对于TMS320C64x EMIF，全局控制寄存器（GBLCTL）的EK1HZ与 EK2HZ位确定复位时ECLKOUT1与ECLKOUT2的状态。
9.2.6 存储器请求优先级
表9-18给出了这些优先级的 顺序。根据DMA控制寄存器中的PRI位的设置，DMA的优先级不同。
申请器 当PRI=1 外部保持 模式寄存器设置 紧急刷新 DMA控制器 DMC† PMC‡ 最低级 Trickle刷新 † DMC：数据存储器控制器 ‡ PMC：程序存储器控制器 优先级 最高级 申请器 当PRI=0 外部保持 模式寄存器设置 紧急刷新 DMA控制器 DMC† PMC‡ Trickle刷新
9.2.4 SBSRAM接口
2. SBSRAM写操作 图9-28显示了SBSRAM的写操作时序，每一个存取会选通一个SBSRAM的新地址， 第一次存取需要延迟两个周期，之后，所有的存取可以发生在单一的EMIF时钟周期 内。
9.2.5 ROM访问模式
表9-17为不同宽度的异步存储器的字节地址映射。
②
TMS64x EMIF EMIFA TMS6416/ C6415/ C6414/ C6412/DM642 64、32、16和 8位 TMS6411/DM6 40/ DM 641 32、16和8位
EMIFB TMS6416/ C6415/ C6414 16和8位
接口宽度 SDRAM时钟 SBSRAM控制 信号
9.1.7 时钟输出使能
复位控制器控制ECLKOUT1的输出缓冲，确保在复位期间ECLKOUT1处于高阻态， 如图9-15所示。
9.1.7 时钟输出使能
表9-11概括了EknEN与EknHZ位的功能。
EKnEN 0 0 1 1 EKnHZ 0 1 0 1 ECLKOUTn属性 ECLKOUTn保持低电平 当不在保持期间，ECLKOUTn保持低电平；当在保持 期间，则为高阻态 ECLKOUTn正在提供时钟 当不在保持期间，ECLKOUTn提供时钟；当在保持期 间，则为高阻态