集成电路导论作业
超大规模集成电路设计导论考试题及答案
1、MOS集成电路的加工包括哪些基本工艺？各有哪些方法和工序？答：（1）热氧化工艺：包括干氧化法和湿氧化法；（2）扩散工艺：包括扩散法和离子注入法；（3）淀积工艺：化学淀积方法：1 外延生长法；2 热CVD法；3 等离子CVD 法；物理淀积方法：1 溅射法；2 真空蒸发法（4）光刻工艺：工序包括：1 涂光刻胶；2 预烘干；3 掩膜对准；4 曝光；5 显影；6 后烘干；7 腐蚀；8 去胶。
2、简述光刻工艺过程及作用。
答：（1）涂光刻胶：为了增加光刻胶和硅片之间的粘附性，防止显影时光刻胶的脱落，以及防止湿法腐蚀产生侧向腐蚀；（2）预烘干：以便除去光刻胶中的溶剂；（3）掩膜对准：以保证掩模板上的图形与硅片上已加工的各层图形套准；（4）曝光：使光刻胶获得与掩模图形相同的感光图片；（5）显影：将曝光后的硅片浸泡在显影液中，使正光刻胶的曝光部分和负光刻胶的未曝光部分被溶解掉；（6）后烘干：使残留在光刻胶中的有机溶剂完全挥发掉，提高光刻胶和硅片的粘接性及光刻胶的耐腐蚀性；（7）腐蚀：以复制在光刻胶上图形作为掩膜，对下层材料进行腐蚀，将图形复制到下层材料中；（8）去胶：除去光刻胶。
3、说明MOS晶体管的工作原理答：MOS晶体管有四种工作状态：（1）截止状态：即源漏之间不加电压时，沟道各电场强度相等，沟道厚度均匀，S、D之间没有电流I ds=0；（2）线性工作状态：漏源之间加电压Vds时，漏端接正，源端接负，沟道厚度不再均匀，在D端电位升为V d，栅漏极电位差为Vgs-Vtn，电场强度变弱，反型层变薄，并在沟道上产生由D到S的电场E ds，使得多数载流子由S端流向D端形成电流I ds，它与V ds变化呈线性关系：I ds=βn[(V gs-V tn)-V ds/2]V ds（3）饱和工作状态：Vs继续增大到V gs-V tn时，D端栅极与衬底不足以形成反型层，出现沟道夹断，电子运动到夹断点V gs-V ds=V tn时，便进入耗尽区，在漂移作用下，电子被漏极高电位吸引过去，便形成饱和电流，沟道夹断后，（V gs-V tn）不变，I ds 也不变，即MOS工作进入饱和状态，I ds=V gs-V tn/R c（4）击穿状态：当Vds增加到一定极限时，由于电压过高，晶体管D端得PN结发生雪崩击穿，电流急剧增加，晶体管不能正常工作。
1+X集成电路理论习题库(附参考答案)
1+X集成电路理论习题库（附参考答案）一、单选题（共39题，每题1分，共39分）1.如果焊接面上有（），不能生成两种金属材料的合金层。
A、阻隔浸润的污垢B、氧化层C、没有充分融化的焊料D、以上都是正确答案：D2.激光打字在打标前需要调整（）的位置。
A、场镜和收料架B、场镜和光具座C、显示器和收料架D、光具座和显示器正确答案：B3.进行芯片检测工艺中的编带外观检查时，其步骤正确的是（）。
A、编带固定→固定卷盘→归纳放置→检查外观→编带回料B、归纳放置→固定卷盘→检查外观→编带回料→编带固定C、固定卷盘→归纳放置→检查外观→编带回料→编带固定D、检查外观→归纳放置→固定卷盘→编带回料→编带固定正确答案：B4.引线键合前一道工序是（）。
A、第二道光检B、晶圆切割C、芯片粘接D、晶圆清洗正确答案：C答案解析：晶圆贴膜→晶圆切割→晶圆清洗→第二道光检→芯片粘接→引线键合5.下列关于平移式分选机描述错误的是（）。
A、传送带将料架上层的料盘输送至待测区料盘放置的指定区域B、料盘输送到待测区的指定位置后，吸嘴从料盘上真空吸取芯片，然后转移至“中转站”C、等待芯片传输装置移动到“中转站”接收芯片并将芯片转移至测试区D、当待测区料盘上的芯片全部转移后，需要更换料盘，继续进行上料正确答案：A6.单晶硅生长完成后，需要进行质量检验，其中四探针法可以测量单晶硅的（）参数。
A、少数载流子寿命B、电阻率C、导电类型D、直径正确答案：B7.利用全自动探针台进行扎针测试时，关于上片的步骤，下列所述正确的是（）。
A、打开盖子→花篮放置→花篮下降→花篮到位→花篮固定→合上盖子B、打开盖子→花篮放置→花篮固定→花篮下降→花篮到位→合上盖子C、打开盖子→花篮放置→花篮下降→花篮固定→花篮到位→合上盖子D、打开盖子→花篮放置→花篮到位→花篮下降→花篮固定→合上盖子正确答案：B8.晶圆检测工艺中，在进行上片之前需要进行( )操作。
A、导片B、加温、扎针调试C、扎针测试D、打点正确答案：A答案解析：晶圆检测工艺流程：导片→上片→加温、扎针调试→扎针测试→打点→烘烤→外检→真空入库。
2023年继续教育集成电路作业(十)
2023年继续教育作业(十)集成电路单选题（共3题，每题20分）1、（）年，第一个电子管诞生。
A、19062、摩尔定律是1965年由戈登·摩尔（GordonMoore）提出来的，他说集成电路里晶体管数量每（）个月翻一番。
D、183、随着封装技术的不断发展， MCP、SiP、SoP、PoP、SCSP、SDP、WLP等封装结构成为主流，并为趋于（）方向封装发展的3D（三维）集成封装、TVS（硅通孔）集成等技术研发奠定了坚实的基础。
C、Z4、在硅晶片的国产化情况中，硅晶片以（）以下为主。
D、6寸5、下列选项中，属于传统电子材料的是（）。
C、陶瓷材料多选题（共5题，每题8分）1、（）、（）和（）是当前国际公认的新科技革命的三大支柱。
A、材料B、能源C、信息技术2、半导体材料有哪些结构（）？C、闪锌矿结构D、金刚石结构E、纤锌矿结构3、常见的半导体的材料，主要是由（）、（）等元素，以及（）、（）等化合物，所形成的一种材料。
A、硅B、锗 D、砷化镓 E、氮化镓4、世界制造强国分三大阵营，分别是（）。
A、美国第一B、德国、日本居第二 D、中国处在第三阵营5、SIP是将多种功能芯片，包括（）等功能芯片集成在一个封装内，从而实现一个基本完整的功能。
A、处理器 D、存储器 E、FPGA判断题（共5题，每题6分）1、1947年，英国人发明了晶体管。
错误2、目前我国集成电路自给率比较低，核心芯片缺乏。
正确3、半导体材料是制作晶体管、集成电路、电力电子器件、光电子器件的重要基础材料。
正确4、硅片可直接用于集成电路制造中。
错误5、集成电路产业链上游为集成电路设计、制造与芯片产品。
错误。
半导体集成电路习题及答案
第1章 集成电路的基本制造工艺1.6 一般TTL 集成电路与集成运算放大器电路在选择外延层电阻率上有何区别?为什么? 答：集成运算放大器电路的外延层电阻率比一般TTL 集成电路的外延层电阻率高。
第2章 集成电路中的晶体管及其寄生效应 复 习 思 考 题2.2 利用截锥体电阻公式，计算TTL “与非”门输出管的CS r 2.2所示。
提示：先求截锥体的高度up BL epi m c jc epi T x x T T -----= 然后利用公式： ba ab WL Tr c -∙=/ln 1ρ ，212∙∙=--BL C E BL S C W L R r ba ab WLTr c -∙=/ln 3ρ 321C C C CS r r r r ++=注意：在计算W 、L 时, 应考虑横向扩散。
2.3 伴随一个横向PNP 器件产生两个寄生的PNP 晶体管，试问当横向PNP 器件在4种可能的偏置情况下，哪一种偏置会使得寄生晶体管的影响最大?答：当横向PNP 管处于饱和状态时，会使得寄生晶体管的影响最大。
2.8 试设计一个单基极、单发射极和单集电极的输出晶体管，要求其在20mA 的电流负载下 ，OL V ≤0.4V ，请在坐标纸上放大500倍画出其版图。
给出设计条件如下： 答： 解题思路⑴由0I 、α求有效发射区周长Eeff L ；⑵由设计条件画图①先画发射区引线孔；②由孔四边各距A D 画出发射区扩散孔； ③由A D 先画出基区扩散孔的三边； ④由B E D -画出基区引线孔； ⑤由A D 画出基区扩散孔的另一边；⑥由A D 先画出外延岛的三边； ⑦由C B D -画出集电极接触孔； ⑧由A D 画出外延岛的另一边； ⑨由I d 画出隔离槽的四周；⑩验证所画晶体管的CS r 是否满足V V O L 4.0≤的条件，若不满足，则要对所作的图进行修正，直至满足V V O L 4.0≤的条件。
（CS C O L r I V V 00ES += 及己知V V C 05.00ES =）第3章 集成电路中的无源元件 复 习 思 考 题3.3 设计一个4k Ω的基区扩散电阻及其版图。
第1章集成电路设计导论
1、微电子（集成电路）技术概述 2、集成电路设计步骤及方法
1
集成电路设计步骤
➢ “自底向上”（Bottom-up）
“自底向上”的设计路线，即自工艺开始，先进行单元设 计，在精心设计好各单元后逐步向上进行功能块、子系统 设计直至最终完成整个系统设计。在模拟IC和较简单的数 字IC设计中，大多仍采用“自底向上”的设计方法 。
5
半定制方法
半定制的设计方法分为： 门阵列（GA：Gate Array）法； 门海（GS：Sea of Gates）法； 标准单元（SC: Standard Cell）法； 积木块（BB：Building Block Layout）； 可编程逻辑器件（PLD：Programmable Logic Device)设计法。
标准单元法也存在不足：பைடு நூலகம்
(1) 原始投资大：单元库的开发需要投入大量的人力物力；当工艺变化时， 单元的修改工作需要付出相当大的代价，因而如何建立一个在比较长的时 间内能适应技术发展的单元库是一个突出问题。 (2) 成本较高：由于掩膜版需要全部定制，芯片的加工也要经过全过程，因 而成本较高。只有芯片产量达到某一定额(几万至十几万)，其成本才可接受。
不满足 后仿真
满足
VLS流I数片、字封I装C、的测设试 计流图
功能要求
系统建模 （Matlab等）
不满足 电路仿真
满足 手工设计
版图 不满足
后仿真 满足
模流拟片、IC封的装、设测计试 流图
3
集成电路设计方法
➢ 全定制方法（Full-Custom Design Approach） ➢ 半定制方法（Semi-Custom Design Approach）
1+X集成电路理论模拟习题
1+X集成电路理论模拟习题一、单选题（共39题，每题1分，共39分）1.电子组装业中最通用最广泛的文件格式是（）。
A、BOMB、PCBC、ICTD、Gerber正确答案：D2.一般来说，( )封装形式会采用平移式分选机进行测试。
A、LGA/TOB、LGA/SOPC、DIP/SOPD、QFP/QFN正确答案：D答案解析：一般来说，LGA/TO会采用转塔式分选机进行测试，DIP/SOP 会采用重力式分选机进行测试，QFP/QFN会采用平移式分选机进行测试。
3.以全自动探针台为例，在上片时，将花篮放在承重台上后，下一步操作是( )。
A、前后移动花篮，确保花篮固定在承重台上B、按下降的按钮，承重台和花篮开始下降C、花篮下降到指定位置，下降指示灯灭D、合上承重台上的盖子正确答案：A答案解析：以全自动探针台为例，上片时，将花篮放在承重台上后，前后移动花篮，将花篮固定在承重台上。
4.装片机上料区上料时，是将（）的引线框架传送到进料槽。
A、最底层B、任意位置C、中间层D、最顶层正确答案：A5.以立式氧化扩散炉为例，以下氧化扩散方式正确的是（）。
① 产品放置完成后在电脑终端输入控制片ID。
② 在电脑终端输入操作设备ID、硅片批号等。
③ 放置硅片盒后，在设备上确认硅片批号等信息后按下确认按钮。
④ 将一定数量的硅片盒放在立式氧化扩散炉设备的loader窗口，确认放好后按下按钮进行操作。
⑤ 等待设备传片，传完片后石英舟上升进入炉管。
⑥ 按同样的方法将控制片放置在氧化炉窗口。
⑦ 等待工艺完成后，设备传片结束，此时设备黄灯闪烁。
A、②④③①⑥⑤⑦B、②①④③⑥⑤⑦C、②④⑥③①⑤⑦D、②⑥⑤④③①⑦正确答案：A6.进行芯片检测工艺中的编带外观检查时，其步骤正确的是（）。
A、固定卷盘→归纳放置→检查外观→编带回料→编带固定B、编带固定→固定卷盘→归纳放置→检查外观→编带回料C、归纳放置→固定卷盘→检查外观→编带回料→编带固定D、检查外观→归纳放置→固定卷盘→编带回料→编带固定正确答案：C7.风淋室在运行时，风淋喷嘴可以喷出（）的洁净强风。
1+X集成电路理论考试题及答案
1+X集成电路理论考试题及答案一、单选题（共39题，每题1分，共39分）1.封装工艺的电镀工序中，完成前期的清洗后，下一步操作是（）。
A、高温退火B、电镀C、装料D、后期清洗正确答案：B2.湿度卡的作用是( )。
A、去潮湿物质中的水分B、可以防止静电C、起到防水的作用D、显示密封空间的湿度状况正确答案：D答案解析：湿度卡是用来显示密封空间湿度状况的卡片。
3.“对刀”操作时，点击显示屏上主菜单的（）按钮，使承载盘真空从关闭状态转为开启状态。
A、θ角度调整B、开始C、Work SetD、Manual Align正确答案：C答案解析：点击显示屏上主菜单的“Work Set”（设置）按钮，使承载盘真空从关闭状态转为开启状态。
点击显示屏上的“Manual Align”（手动对位）按钮，界面跳转到“切割道调整界面”。
点击“4.利用平移式分选机进行芯片分选时，吸嘴从（）上吸取芯片，然后对芯片进行分选。
A、入料梭B、收料盘C、出料梭D、待测料盘正确答案：C5.如果遇到需要加温的晶圆，对晶圆的加温是在扎针调试( )。
A、之前B、之后C、过程中D、都可以正确答案：A答案解析：根据热胀冷缩的原理，需要加温的晶圆要在加温结束后再进行扎针调试。
若先进行扎针调试再加温可能会扎透铝层。
6.下列对芯片检测描述正确的是（）。
A、集成电路测试是确保产品良率和成本控制的重要环节B、所有芯片的测试、分选和包装的类型相同C、测试完成后直接进入市场D、测试机分为数字测试机和模拟测试机正确答案：A7.口罩和发罩（）。
A、需要定期清洗B、不得重复使用C、一周必须更换一次D、每天下班时放入消毒柜，下次对应取用正确答案：B答案解析：口罩和发罩不得重复使用，每天需穿戴全新的口罩和发罩。
8.待测芯片的封装形式决定了测试、分选和包装的不同类型，而不同的性能指标又需要对应的测试方案进行配套完成测试，测试完成后，经（）即可进入市场。
A、运行测试后包装B、人工目检C、机器检测、人工目检D、人工目检、包装正确答案：D9.下列语句的含义是（）。
重理工集成电路设计原理思考题、作业、提问答案大全
重理工集成电路设计原理思考题、作业、提问答案大全重理工集成电路设计原理思考题、作业、提问答案大全1-1思考题典型PN结隔离工艺与分立器件NPN管制造工艺有什么不同（增加了哪些主1-1-1.1-1-1.典型典型PNPN结隔离工艺与分立器件结隔离工艺与分立器件NPNNPN管制造工艺有什么不同管制造工艺有什么不同（）要工序要工序）？增加工序的的目的是什么？答：分立器件NPN管制造工艺：外延→一氧→一次光刻→B掺杂→二氧→二次光刻→P掺杂→三氧→三次光刻→金属化→四次光刻。
典型PN结隔离工艺：氧化→埋层光刻→埋层扩散→外延→二氧→隔离光刻→隔离扩散、推进（氧化）→基区光刻→基区扩散、再分布（氧化）→发射区光刻→发射区扩散、氧化→引线孔光刻→淀积金属→反刻金属→淀积钝化层→光刻压焊点→合金化及后工序。
增加的主要工序：埋层的光刻及扩散、隔离墙的光刻及扩散。
目的：埋层：1、减小串联电阻；2、减小寄生PNP晶体管的影响。
隔离墙：将N型外延层隔离成若干个“岛”，并且岛与岛间形成两个背靠背的反偏二极管，从而实现PN结隔离。
管的电极是如何引出的？集电极引出有什么特殊要求？1-1-2.NPN1-1-2.NPN管的电极是如何引出的？集电极引出有什么特殊要求？答：集成电路中的各个电极均从上表面引出。
要求：形成欧姆接触电极：金属与参杂浓度较低的外延层相接触易形成整流接触（金半接触势垒二极管）。
因此，外延层电极引出处应增加浓扩散。
典型PN结隔离工艺中隔离扩散为什么放在基区扩散之前而不放在基区扩1-1-3.1-1-3.典型典型PNPN结隔离工艺中隔离扩散为什么放在基区扩散之前而不放在基区扩散或发射区扩散之后？答：由于隔离扩散深度较深，基区扩散深度相对较浅。
放在基区扩散之前，以防后工序对隔离扩散区产生影响。
1-1作业典型PN结隔离工艺中器件之间是如何实现隔离的？1-1-1.1-1-1.典型典型PNPN结隔离工艺中器件之间是如何实现隔离的？答：在N型外延层中进行隔离扩散，并且扩穿外延层，与P型衬底连通，从而将N型外延层划分为若干个“岛”；同时，将隔离区接最低电位，使岛与岛之间形成两个背靠背的反偏二极管，从而岛与岛互不干涉、互不影响。
集成电路导论实验报告
集成电路导论实验报告实验一：集成电路的基本参数测量方法实验目的：1. 了解集成电路的基本参数。
2. 学习集成电路的测量方法。
3. 掌握集成电路测量所需的仪器和设备的使用方法。
实验器材：1. 集成电路：选取常见的几种逻辑门电路芯片。
2. 集成电路测试台：包括电源、波形发生器、示波器等。
3. 测试电缆和测量仪器。
实验步骤：1. 准备集成电路和测试台，并将电源、波形发生器和示波器连接好。
2. 将集成电路插入测试台相应插槽，并按照测试仪器的要求连接电路。
3. 打开电源并设置合适的电压和频率。
4. 使用示波器观察集成电路的输入输出电压波形，并记录相应数据。
5. 根据所测数据计算集成电路的基本参数，如电压增益、功耗等。
6. 对不同类型的集成电路重复上述步骤，进行不同参数的测量。
实验结果：以74LS00为例，通过测量得到的数据如下：输入电压：2V输出电压：4V功耗：20mW增益：2实验讨论：根据测得的数据，可以看出74LS00逻辑门电路芯片在2V的输入电压下，产生4V的输出电压，且功耗为20mW。
通过计算得到的增益为2，即输出电压是输入电压的2倍。
这些参数的测量结果可以用来评估集成电路的性能和设计电路时的参考。
实验总结：通过本次实验，我们学习了集成电路的基本参数测量方法，掌握了集成电路测量所需的仪器和设备的使用方法。
实验中我们选取了几种常见的逻辑门电路芯片进行了测量，通过观察波形、记录数据和计算参数，获得了它们的基本参数。
这些参数的测量对于电路设计和性能评估都具有重要的参考价值。
集成电路专业导论思考题(修改版)
第一章：1.第一只晶体管发明是在哪个国家？哪个实验室？发明人是谁？英国Bell实验室，第一个点接触型晶体管终于在1947年12月诞生。
2.第一片IC发明是在哪个国家？哪个公司？发明人是谁？1958年第一块集成电路：TI公司的Kilby，12个器件，Ge晶片3.按规模分类IC有几种？简要说明每种类型的集成度？集成度：每块集成电路芯片中包含的元器件数目小规模集成电路(Small Scale IC，SSI) 中规模集成电路(Medium Scale IC，MSI) 大规模集成电路(Large Scale IC，LSI) 超大规模集成电路(Very Large Scale IC，VLSI) 特大规模集成电路(Ultra Large Scale IC，ULSI) 巨大规模集成电路(Gigantic Scale IC，GSI）4.按功能分类IC有几种？简要说明每种类型的特征？（1）数字集成电路（Digital IC）：它是指处理数字信号的集成电路，即采用二进制方式进行数字计算和逻辑函数运算的一类集成电路。
由于这些电路都具有某种特定的逻辑功能，因此也称它为逻辑电路。
（2）模拟集成电路（Analog IC）：它是指处理模拟信号（连续变化的信号）的集成电路。
早期的模拟集成电路被称为线性IC，直到后来又出现了振荡器、定时器以及数据转换器等许多非线性集成电路以后，才将这类电路叫做模拟集成电路。
（3）数模混合集成电路（Digital –Analog IC）：既包含数字电路，又包含模拟电路的新型电路称为数模混合集成电路。
早期由于集成电路工艺和设计技术的限制，通常采用混合集成电路技术实现这种电路，直到70年代，随着半导体工艺技术的发展，才研制成功单片数模混合集成电路。
5.按器件结构分类IC有几种？简要说明每种类型的特征？（1）单片集成电路：它是指电路中所有的元器件都制作在同一块半导体基片上的集成电路。
这是最常见的一种集成电路，在半导体集成电路中最常用的半导体材料是硅，除此之外，还有GaAs等半导体材料。
(集成电路原理)作业习题与答案
2020/11/9
7
第1章 集成电路的基本制造工艺
1. 四层三结的结构的双极型晶体管中隐埋层的作用？ 2. 在制作晶体管的时候，衬底材料电阻率的选取对器件
有何影响？ 3. 简单叙述一下pn结隔离的NPN晶体管的光刻步骤？ 4. 简述硅栅p阱CMOS的光刻步骤？ 5. 以P阱CMOS工艺为基础的BiCMOS的有哪些不足？ 6. 以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？
40
5. 以P阱CMOS工艺为基础的BiCMOS的有哪些不足？
NPN晶体管电流增益小；
集电极的串联电阻很大;
NPN管C极只能接固定电位，从而限制了NPN管的使用。
2020/11/9
41
6. 以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？
并请提出改进方法。
PMOS
P+ P+ N阱
NMOS N+ N+ P- SUB
SiO2隔离岛
P-well
♣ 淀积氮化硅 光刻有源区 场区氧化 去除有源区氮化硅及二氧化硅
27
deposited nitride layer
2020/11/9
有源区
有源区光刻板 N型P型MOS制作区域
(漏-栅-源)
28
1） 淀积氮化硅：
P-well
氧化膜生长（湿法氧化）
2） 光刻有源区：
P-well
纵向NPN EB C
N+
N+
P
N阱
在现有N阱 CMOS工艺 上增加一块
掩膜板
优点：
• NPN具有较薄的基区，提高了其性能；
• N阱使得NPN管C极与衬底隔开，可根据电路需要接电位；
(集成光电子学导论)设计作业
评分准则
• 小组设计数值基准分：根据10个小组给出分光比 和附加损耗数值排序，依次给分；
• 小组设ห้องสมุดไป่ตู้完备度：各小组针对自己的设计给出一 个简单的word文档（言简意赅，包括图在内不超 过2页），介绍自己结构的基本设计思想和优缺点， 综合给分；
• 小组临场答辩：随机抽取小组中3人参加答辩，根 据小组成员准备充分度，对问题的理解能力给分 (问题包括设计本身及第一章和第三章内容知识点 思考问题)；
大作业1（4月21日答辩）
• 设计一个1分9的功分器，结构任意，说明 使用的原理，要求分光比尽可能接近，且 附加损耗尽可能的小。（给出分光比和附 加损耗数值）
• 中心波长1550nm，包层折射率1.44，包层 芯层折射率差0.01，波导芯层厚度5微米。
• 要求：详细理解所使用的基本原理，指出 你的器件优点。
最终分数是以上三项的平均值
集成电路设计基础作业题解答
第五次作业、改正图题所示TTL 电路的错误。
如下图所示：解答：(a)、B A B A Y ••=•=0，A,B 与非输出接基极，Q 的发射极接地。
从逻辑上把Q 管看作单管禁止门便可得到B A Y •=。
逻辑没有错误！若按照题干中所示接法，当TTL 与非门输出高电平时，晶体管Q 的发射结要承受高压，必然产生巨大的电流。
为了不出现这种情况，可以在基极加一电阻或者在发射极加一二极管。
但发射极加二极管后会抬高输出的低电平电压。
所以只能在基极加一大电阻，实现分压作用。
另外一种方法是采用题（a ）图中的A 输入单元结构。
&&≥111(b)、要实现由，我们可以使用线与＋得到和B A B A 。
但题干中的线与功能不合理。
若其中一个为高电平且另外一个为低电平时，高电平输出降会往低电平输出灌电流，从而容易引起逻辑电平混乱。
为了消除这一效应，可以在各自的输出加一个二极管。
(c)、电阻不应该接地，应该接高电平 (d)、电阻不应该接VCC ，而应该接低电平、试分析图题（a ），(b)所示电路的逻辑功能。
解答：图（a ）中，单元1实现了A 的电平输入，B 是A 的对称单元。
功能单元2实现了A 和B 输入的或逻辑功能单元4充当了Q8管的泄放网络，同时抬高了Q3,Q4管的输入逻辑电平，另外该单元还将或的结果传递给了Q8管功能单元3中的Q8管实现了非逻辑，Q6和Q7复合管加强了输出级的驱动能力。
综上所述，（a ）电路实现功能为B A Y +=，即或非的功能图(b)中，Q1,Q2管依然实现传递输入的功能，Q3,Q4管实现或非的功能 Q6管和Q5管以及R5,R7共同组成的泄放网络实现了电压的传递Q9管实现了非功能，Q7,Q8管依然是用来驱动负载的。
Q9管和Q7,Q8轮流导通 综上所述，（b ）实现的功能为B A B A Y +=+=第六次作业：已知一ECL 电路如图题所示，其Vcc=0V ，V EE ＝－，V BEF ＝，V BB ＝－，逻辑摆幅V L ＝且对称于参考电压，各管的I E,MAX =5mA ，并假设输入和输出的逻辑电平V i ，V o 相互匹配，且忽略基极电流的影响。
高中物理 2.62.7 走进门电路 了解集成电路课时作业(含
走进门电路了解集成电路一、单项选择题1．为调动学生的协作精神，我班60名学生平均分成10个小组，班委规定只有小组内所有成员一周内均没有违纪扣分，才能被评为周优秀小组，班委的规定中反映的逻辑关系是( )A．与逻辑B．或逻辑C．非逻辑D．以上答案均不正确解析：选A.所有成员都没扣分，才能被评为周优秀小组，反映了与的逻辑关系．2．走廊里有一盏灯，在走廊的两端各有一个开关，我们希望无论哪一个开关接通都能使电灯亮，那么设计的电路应为( )A．“或”门电路B．“与”门电路C．“非”门电路D．以上答案均可解析：选A.由题意知道，两个条件只要一个满足，结果就能发生，反映了“或”的逻辑关系，A正确．3．下列是逻辑门真值表中的一些数值的说法，其中不正确的是( )A．在“与”门中，当S1＝0、S2＝1时，Q＝0B．在“或”门中，当S1＝0、S2＝1时，Q＝0C．在“或”门中，当S1＝1、S2＝0时，Q＝1D．在“非”门中，当输入为“0”时，输出必为“1”解析：选B.根据逻辑门电路的特点可知，对“与”门，两事件都满足后才能成立，故A 对，“或”门电路，只要一个条件满足则成立，故C对，“非”门中两种关系相反，故D对．4．两个人负责安装一个炸药包，然后启爆，两个人分别控制两个相串联的开关．只有当两个人都撤出危险区，在安全区把开关接通时，炸药包才能爆炸．如果有一人未撤出危险区，开关没有接通，炸药包就不能启爆，这就是“与”的概念．如果用“0”表示不启爆，“1”表示启爆，用符号“×”表示“与”的运算符号，则下列运算式错误的是( ) A．0×0＝0，表示二人都不启爆，炸药包不爆炸B．0×1＝1，表示一人不启爆，另一人启爆，炸药包爆炸C．1×0＝0，表示一人启爆，另一人不启爆，炸药包不爆炸D．1×1＝1，表示二人都启爆，炸药包爆炸解析：选B.只有两人都接通开关时，炸药包才能爆炸，这是“与”逻辑关系，对于“与”逻辑关系，只有输入都为“1”时输出才是“1”，只要输入有一个是“0”，则输出为“0”，故A、C、D正确，B错误．5．如图所示是一个三输入端复合门电路，当S3端输入“0”时，S1、S2端输入为何值时输出端Q输出“1”()A．0和0 B．0和1C．1和0 D．1和1解析：选D.当S3端输入“0”时，输出端Q输出“1”，由“或”门特点，可知S1、S2的输出端必为“1”，又由“与”门特点，可知S1、S2端输入为“1”和“1”．6．如图是一个三输入端复合门电路，当S3端输入“1”时，S1、S2端输入为何值时输出端Q输出“1”()A．0 0 B．0 1C．1 0 D．1 1解析：选D.只有S1、S2逻辑电路的输出为“1”，这样与S3结合才能保证最后输出端Q 输出为“1”，这就要求S1、S2必须同时输入“1”．二、双项选择题7．下列说法正确的是( )A．所谓“门”就是一种开关，在一定条件下允许信号通过，如果信号不满足条件，则不允许通过B．门电路是最基本的逻辑电路C．各类门电路的逻辑关系相同D．以上说法都不正确解析：选AB.门电路是一种逻辑开关，各类门电路有不同的逻辑关系．8．在基本逻辑电路中，哪一种逻辑门当所有输入均为0时，输出不是1( )A．与门电路B．或门电路C．非门电路D．都不可能解析：选AB.据“与”门电路和“或”门电路的真值表可知A、B两项正确，C、D不正确．☆9.居民小区里的楼道灯，采用门电路控制，电路如图所示，图中R2是光敏电阻，受光照后电阻减小，R1为定值电阻，S是声控开关．白天的时候，即使拍手发出声音，楼道灯也不亮；但是到了晚上，拍手发出声音后，灯就亮了，并采用延时电路，使之亮一段时间后才熄灭，下列说法正确的是( )A．应该采用“与”门电路控制电灯B．应该采用“或”门电路控制电灯C．黑夜时R2较大D．黑夜时R2较小解析：选AC.应该在声控开关、光控开关、手动开关全部闭合时楼道灯才会亮，只要一个不闭合楼道灯就不亮，因此应该采用“与”门电路控制楼道灯；黑夜时光敏电阻不受光照，因此R2较大．三、非选择题10．一逻辑电路图，其真值表如下表所示，此逻辑电路为____门电路，在真值表中x 处的逻辑值为______．输入输出S1S2Q0 0 00 1 01 0 x1 1 1解析：由真值表可得逻辑电路为“与”门电路，处逻辑值为“0”．答案：与011．如图所示为包含某逻辑电路的一个简单电路图，L为小灯泡．光照射电阻R′时，其阻值将变得远小于R.该逻辑电路是______(填“与”、“或”或“非”)门电路．当电阻R′受到光照时，小灯泡L将____(填“发光”或“不发光”)．解析：当电阻R′受光照时，非门输入低电压，输出高电压，故灯泡将发光．答案：“非”发光12．如图为某报警装置示意图，该报警装置在一扇门、两扇窗上各装有一个联动开关，门、窗未关上时，开关不闭合．只要有一个开关未闭合，报警器就会报警．该报警装置中用了两个串联的逻辑电路，虚线框甲内应选用________门电路，虚线框乙内应选用________门电路．(选填“与”、“非”或“或”)解析：由题意知只要有一个开关未闭合，乙的输出端为高电位，报警器就会报警，结合“或”门的特点知虚线框乙内应选用“或”门；当S1闭合，只要S2或S3有一个断开，甲的输出端为高电位，故虚线框甲内也应选用“或”门．答案：“或”“或”。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
“集成电路入门”课后作业
2015年9月11日
1. 请画出理想PN结在零偏压、负向偏压和正向偏压下的结构和能带示意图。
请说明PN结和肖特基结的异同。
2. MOS器件的三个工作状态分别要满足哪些条件？请写出三个状态下电流与电压的关系式。
3. 请根据下面图例手绘N阱CMOS反相器的版图（器件衬底材料为P型硅，衬底不用画）。
4. 请对下图所示CMOS反相器做直流转移特性分析，写出相应的SPICE程序。
注意：M1、M2的尺寸及C L值可自行决定。
5. 若下图中的所有晶体管都工作在饱和区，请计算M4管的漏电流。
6. 运用以下MOS管的SPICE模型：
.MODEL NMOS NMOS VTO=0.7 KP=110U GAMMA=0.4 LAMBDA=0.04 PHI=0.7
.MODEL PMOS PMOS VTO=-0.7 KP=50U GAMMA=0.57 LAMBDA=0.05 PHI=0.8
(1)请画出二输入MOS与非门电路；
(2)假设或非门接负载电容C L=1 pF，电源电压V DD=5 V。
如果采用等效反
相器的方法进行或非门的设计，要求上升和下降时间均为 1 ns，请计算出此等效反相器的PMOS和NMOS的宽长比；
(3)根据(2)的要求，设计二输入与非门的PMOS和NMOS的宽长比；
(4)根据题3中图例手绘与非门的版图。
请在9月16日周三上课前提交作业，谢谢。