集成电路设计与制造的主要流程
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
集成电路设计的最终输出是掩膜版图，通过制版 和工艺流片可以得到所需的集成电路。 设计与制备之间的接口：版图
2020/3/20
பைடு நூலகம்
6
主要内容
IC设计特点及设计信息描述 典型设计流程 典型的布图设计方法及可测性设计技术
2020/3/20
7
设计特点和设计信息描述
设计特点(与分立电路相比)
对设计正确性提出更为严格的要求
17
算法级：包含算法级综合：将算法级描述转换到 RTL级描述
综 合： 通过附加一定的约束条件从高一级设 计层次直接转换到低一级设计层次的过程
逻辑级：较小规模电路
2020/3/20
18
实际设计流程
系统功能设计
输出：语言或功能图 软件支持：多目标多约束条件优化问题
无自动设计软件 仿真软件：VHDL仿真器、Verilog仿真器
据
门阵列、标准单元阵列等
库
2020/制3/版20及流片
14
典型的实际设计流程
需要较多的人工干预 某些设计阶段无自动设计软件，通过模拟分析软
件来完成设计 各级设计需要验证
2020/3/20
15
典型的实际设计流程
1、系统功能设计
目标：实现系统功能，满足基本性能要求 过程：功能块划分，RTL级描述，行为仿真
版图与所采用的制备工艺紧密相关
2020/3/20
13
设计流程
理想的设计流程(自顶向下：TOP-DOWN）
系统性能指标 系统功能设计，逻辑和电路设计，版图设计
系统性能编译器 性能和功能描述
逻辑和电路编译器 逻辑和电路描述
版图编译器 几何版图描述
统 硅编译器
一 silicon compiler
数
(算法级、RTL级向下）
集成电路 设计与制造的主要流程
2020/3/20
1
集成电路设计与制造的主要流程框架
系 统 需 求 设计
掩膜版
2020/3/20
芯片制造 过程
芯片检测
封装 测试
单晶、外 延材料
2
集成电路的设计过程：
设计创意 +
仿真验证
功能要求
行为设计（VHDL）
行为仿真 是
综合、优化——网表
时序仿真 是
布局布线——版图
2020/3/20
19
实际设计流程
2、逻辑和电路设计
概念：确定满足一定逻辑或电路功能的由逻辑或电路单元组 成的逻辑或电路结构
过程： A.数字电路：RTL级描述
逻辑综合(Synopsys,Ambit)
逻辑网表
逻辑模拟与验证，时序分析和优化
难以综合的：人工设计后进行原理图输入，再进行
逻辑模拟
2020/3/20
集成电路设计：另一重要环节，最能反映人的能动性
结合具体的电路，具体的系统，设计出各种各样的电路
掌握正确的设计方法，可以以不变应万变，
随着电路规模的增大，计算机辅助设计手段
在集成电路设计中起着越来越重要的作用
2020/3/20
4
引言
什么是集成电路？(相对分立器件组成的电路而言)
把组成电路的元件、器件以及相互间的连线放在单 个芯片上，整个电路就在这个芯片上，把这个芯片 放到管壳中进行封装，电路与外部的连接靠引脚完 成。
20
电路实现（包括满足电路性能要求的电路结构 和元件参数)：调用单元库完成；
没有单元库支持：对各单元进行电路设计，通过电
路模拟与分析，预测电路的直流、交流、瞬态等特性， 之后再根据模拟结果反复修改器件参数，直到获得满 意的结果。由此可形成用户自己的单元库
2020/3/20
21
单元库：一组单元电路的集合
测试问题
版图设计：布局布线
分层分级设计(Hierarchical design)和模块化设计
✓ 高度复杂电路系统的要求 ✓ 什么是分层分级设计？ 将一个复杂的集成电路系统的设计问题分解为复杂性较低的设 计级别，这个级别可以再分解到复杂性更低的设计级别；这样 的分解一直继续到使最终的设计级别的复杂性足够低，也就是 说，能相当容易地由这一级设计出的单元逐级组织起复杂的系 统。一般来说，级别越高，抽象程度越高；级别越低，细节越 具体
经过优化设计、并通过设计规则检查和反复工艺验证， 能正确反映所需的逻辑和电路功能以及性能，适合于工 艺制备，可达到最大的成品率。
内容
语言描述 (如VHDL语
言、Verilog语言等)
功能设计
设 逻辑设计
计
电路设计
图
版图设计
功能描述与逻辑描述
功能图 逻辑图 电路图 符号式版图, 版图
举例：x=a’b+ab’；CMOS与非门；CMOS反相器 版图
2020/3/20
12
什么是版图？一组相互套合的图形，各层版图相 应于不同的工艺步骤，每一层版图用不同的图案 来表示。
功能块划分
RTL级描述（RTL级VHDL、Verilog)
RTL级行为仿真：总体功能和时序是否正确
2020/3/20
16
功能块划分原则：
既要使功能块之间的连线尽可能地少，接口清 晰，又要求功能块规模合理，便于各个功能块 各自独立设计。同时在功能块最大规模的选择 时要考虑设计软件可处理的设计级别
2020/3/20
2020/3/20
8
从层次和域表示分层分级设计思想
域：行为域：集成电路的功能
结构域：集成电路的逻辑和电路组成 物理域：集成电路掩膜版的几何特性和物理
特性的具体实现
层次：系统级、算法级、寄存器传输级(也称
RTL级)、 逻辑级与电路级
2020/3/20
9
2020/3/20
10
系统级 算法级 RTL 级 逻辑级
行为、性 CPU、存储 芯片、电路 能描述 器、控制器 板、子系统
等 I/O 算法 硬件模块、 部件间的物
数据结构 理连接 状态表 ALU、寄存 芯片、宏单
器、 MUX 元 微存储器 布尔方程 门、触发器 单元布图
电路级 微分方程 晶体管、电 管子布图
阻、电容
2020/3/20
11
设计信息描述
分类
—设20计20/3/业20 —
后仿真 是
Sing off
集成电路芯片设计过程框架
否 否
否
3
引言
半导体器件物理基础：包括PN结的物理机制、双极管、 MOS管的工作原理等
器件
小规模电路
大规模电路
超大规模电路
甚大规模电路
电路的制备工艺：光刻、刻蚀、氧化、离子注入、扩散、 化学气相淀积、金属蒸发或溅射、封装等工序
什么是集成电路设计？ 根据电路功能和性能的要 求，在正确选择系统配置、电路形式、器件结构、 工艺方案和设计规则的情况下，尽量减小芯片面积， 降低设计成本，缩短设计周期，以保证全局优化， 设计出满足要求的集成电路。
2020/3/20
5
设计的基本过程 （举例）
功能设计 逻辑和电路设计 版图设计
2020/3/20
பைடு நூலகம்
6
主要内容
IC设计特点及设计信息描述 典型设计流程 典型的布图设计方法及可测性设计技术
2020/3/20
7
设计特点和设计信息描述
设计特点(与分立电路相比)
对设计正确性提出更为严格的要求
17
算法级：包含算法级综合：将算法级描述转换到 RTL级描述
综 合： 通过附加一定的约束条件从高一级设 计层次直接转换到低一级设计层次的过程
逻辑级：较小规模电路
2020/3/20
18
实际设计流程
系统功能设计
输出：语言或功能图 软件支持：多目标多约束条件优化问题
无自动设计软件 仿真软件：VHDL仿真器、Verilog仿真器
据
门阵列、标准单元阵列等
库
2020/制3/版20及流片
14
典型的实际设计流程
需要较多的人工干预 某些设计阶段无自动设计软件，通过模拟分析软
件来完成设计 各级设计需要验证
2020/3/20
15
典型的实际设计流程
1、系统功能设计
目标：实现系统功能，满足基本性能要求 过程：功能块划分，RTL级描述，行为仿真
版图与所采用的制备工艺紧密相关
2020/3/20
13
设计流程
理想的设计流程(自顶向下：TOP-DOWN）
系统性能指标 系统功能设计，逻辑和电路设计，版图设计
系统性能编译器 性能和功能描述
逻辑和电路编译器 逻辑和电路描述
版图编译器 几何版图描述
统 硅编译器
一 silicon compiler
数
(算法级、RTL级向下）
集成电路 设计与制造的主要流程
2020/3/20
1
集成电路设计与制造的主要流程框架
系 统 需 求 设计
掩膜版
2020/3/20
芯片制造 过程
芯片检测
封装 测试
单晶、外 延材料
2
集成电路的设计过程：
设计创意 +
仿真验证
功能要求
行为设计（VHDL）
行为仿真 是
综合、优化——网表
时序仿真 是
布局布线——版图
2020/3/20
19
实际设计流程
2、逻辑和电路设计
概念：确定满足一定逻辑或电路功能的由逻辑或电路单元组 成的逻辑或电路结构
过程： A.数字电路：RTL级描述
逻辑综合(Synopsys,Ambit)
逻辑网表
逻辑模拟与验证，时序分析和优化
难以综合的：人工设计后进行原理图输入，再进行
逻辑模拟
2020/3/20
集成电路设计：另一重要环节，最能反映人的能动性
结合具体的电路，具体的系统，设计出各种各样的电路
掌握正确的设计方法，可以以不变应万变，
随着电路规模的增大，计算机辅助设计手段
在集成电路设计中起着越来越重要的作用
2020/3/20
4
引言
什么是集成电路？(相对分立器件组成的电路而言)
把组成电路的元件、器件以及相互间的连线放在单 个芯片上，整个电路就在这个芯片上，把这个芯片 放到管壳中进行封装，电路与外部的连接靠引脚完 成。
20
电路实现（包括满足电路性能要求的电路结构 和元件参数)：调用单元库完成；
没有单元库支持：对各单元进行电路设计，通过电
路模拟与分析，预测电路的直流、交流、瞬态等特性， 之后再根据模拟结果反复修改器件参数，直到获得满 意的结果。由此可形成用户自己的单元库
2020/3/20
21
单元库：一组单元电路的集合
测试问题
版图设计：布局布线
分层分级设计(Hierarchical design)和模块化设计
✓ 高度复杂电路系统的要求 ✓ 什么是分层分级设计？ 将一个复杂的集成电路系统的设计问题分解为复杂性较低的设 计级别，这个级别可以再分解到复杂性更低的设计级别；这样 的分解一直继续到使最终的设计级别的复杂性足够低，也就是 说，能相当容易地由这一级设计出的单元逐级组织起复杂的系 统。一般来说，级别越高，抽象程度越高；级别越低，细节越 具体
经过优化设计、并通过设计规则检查和反复工艺验证， 能正确反映所需的逻辑和电路功能以及性能，适合于工 艺制备，可达到最大的成品率。
内容
语言描述 (如VHDL语
言、Verilog语言等)
功能设计
设 逻辑设计
计
电路设计
图
版图设计
功能描述与逻辑描述
功能图 逻辑图 电路图 符号式版图, 版图
举例：x=a’b+ab’；CMOS与非门；CMOS反相器 版图
2020/3/20
12
什么是版图？一组相互套合的图形，各层版图相 应于不同的工艺步骤，每一层版图用不同的图案 来表示。
功能块划分
RTL级描述（RTL级VHDL、Verilog)
RTL级行为仿真：总体功能和时序是否正确
2020/3/20
16
功能块划分原则：
既要使功能块之间的连线尽可能地少，接口清 晰，又要求功能块规模合理，便于各个功能块 各自独立设计。同时在功能块最大规模的选择 时要考虑设计软件可处理的设计级别
2020/3/20
2020/3/20
8
从层次和域表示分层分级设计思想
域：行为域：集成电路的功能
结构域：集成电路的逻辑和电路组成 物理域：集成电路掩膜版的几何特性和物理
特性的具体实现
层次：系统级、算法级、寄存器传输级(也称
RTL级)、 逻辑级与电路级
2020/3/20
9
2020/3/20
10
系统级 算法级 RTL 级 逻辑级
行为、性 CPU、存储 芯片、电路 能描述 器、控制器 板、子系统
等 I/O 算法 硬件模块、 部件间的物
数据结构 理连接 状态表 ALU、寄存 芯片、宏单
器、 MUX 元 微存储器 布尔方程 门、触发器 单元布图
电路级 微分方程 晶体管、电 管子布图
阻、电容
2020/3/20
11
设计信息描述
分类
—设20计20/3/业20 —
后仿真 是
Sing off
集成电路芯片设计过程框架
否 否
否
3
引言
半导体器件物理基础：包括PN结的物理机制、双极管、 MOS管的工作原理等
器件
小规模电路
大规模电路
超大规模电路
甚大规模电路
电路的制备工艺：光刻、刻蚀、氧化、离子注入、扩散、 化学气相淀积、金属蒸发或溅射、封装等工序
什么是集成电路设计？ 根据电路功能和性能的要 求，在正确选择系统配置、电路形式、器件结构、 工艺方案和设计规则的情况下，尽量减小芯片面积， 降低设计成本，缩短设计周期，以保证全局优化， 设计出满足要求的集成电路。
2020/3/20
5
设计的基本过程 （举例）
功能设计 逻辑和电路设计 版图设计