CMOS集成门电路.

或非门
≥1
Y A B
三、CMOS 与门和或门 1. CMOS 与门
Y AB AB
1
Y
+VDD
+VDD
A B
&
A B
&
Y
TP2
TP1 Y AB T N1
G2
S2 TP B2 D2
A
A
G1
D1
A AB Y
B
TN2
VSS
B1 S1 TN
VSS
2. CMOS 或门 A B
A B
TN1
D
Y
B
+VDD RD
A B
&
1
G
符号 A
&
P Y 1 P 2 Y Y
S TN
B
& C 2. 主要特点 D (1) 漏极开路，工作时必须外接电源和电阻。 (2) 可以实现线与功能： 输出端用导线连接起来实现与运算。 U OH VDD (3) 可实现逻辑电平变换： Y P1 P2 AB CD AB CD (4) 带负载能力强。
≥1
1
Y A B A B A ≥1 Y B
+VDD
Y
+VDD
TP1
G2
TP2
A
G1
S2 TP B2 D2
D1
A B YA
TN2 Y A B
VSS
B1 S1 TN
VSS
四、带缓冲的 CMOS 与非门和或非门 1. 基本电路的主要缺点 (1) 电路的输出特性不对称： 当输入状态不同时，输出等效电阻不同。 (2) 电压传输特性发生偏移，导致噪声容限下降。 2. 带缓冲的门电路 在原电路的输入端和输出端加反相器。
A
B
1 & 1 1 Y
Y A B A B
A B
缓冲
与非门 同理 或非门
缓冲
或非门 与非门
2. 3. 3 CMOS 与或非门和异或门 一、CMOS 与或非门 1. 电路组成： 由CMOS 基本电 路(与非门和反相器) 组成。 2. 工作原理：
A B C D
& AB
AB CD 1 &
TG
C
uO / uI
2. 工作原理：
(1) C 1 、C 0 : TN、TP均导通， uO uI (0 ~ VDD ) ( 2) C 0 、C 1 : TN、TP均截止， uO uI
二、CMOS 三态门 1. 电路组成
+VDD
2. 工作原理
( 1 ) EN 1
TP2、TN2 均截止
与非门
A B
&
Y = AB
二、CMOS 或非门
A
0 1 0 1
+VDD +10V TP1 TP2 T N1 TN2
uA B uB
A B TN1 TP1 TN2 TP2 0 0 0 1 1 0 1 1 A B 截 截 通 通 通 截 通 通 通 截 截 截 通 截 通 截
Y 1
0
0 0
Y uY
VSS
转折电压
2. 电流传输特性： iD f ( uI )
+VDD
S2
D2 D1 G1 S1
G2
TP
B2
uO / V
VDD
A B
电压传输特性
+ uI
-
iD uO
0
C
UNL UNH
B1
D
UTN UTH
TN
E F
UTP
uI / V
VSS
C D 电流传输特性 CD 段： 阈值电压： AB 、 EF 段： T 、 T 均导通，流过 p T 、 T 总有一个为 UN = 0.5 VDD N P TH A B E F 两管的漏极电流达到最大 截止状态，故 iD 0 。 0 uI / V 3 ~ 18 V） UTH 值 （ iDV = iD= DD （max) 。
Y
TP
uY
10 V 0V
uA
u 10V u 0V Y Y u D
1
0 V < UTN < UTP 截止 导通 10 V > UTN > UTP 导通 截止
TN B1 G T S ONN N 1 R S1 T +u N GSN - V SS
YA
A
1
Y
二、静态特性 1. 电压传输特性： uO f ( uI )
0 1
A
TP2
TP1
Y 与上、下都断开 Y = Z(高阻态 — 非 1 非 0)
( 2 ) EN 0
Y
T N1
TP2、TN2 均导通
Y A ( 1 或 0)
3. 逻辑符号 A
EN
EN 1 0
1
1 0
T N2 V SS
1
EN
Y
使能端 EN
控制端低电平有效
三、CMOS 漏极开路门 (OD门 — Open Drain) +VDD 1. 电路组成 RD 外接
A B
=1
Y
2. 3. 4 CMOS 传输门、三态门和漏极开路门 一、 CMOS传输门 (TG 门 — Transmission Gate) 1. 电路组成：(双向模拟开关)
TP TN C
VSS
C
+VDD
C
uI / uO
uO / uI
uI / uO
关断电阻大 导通电阻小 ( ≥ 109 ) (几百欧姆 )
Y
&
CD
Y AB CD
AB CD AB CD
A B C D
& ≥1
Y
二、CMOS 异或门 1. 电路组成： 由CMOS 基本电 路(与非门)组成。 B
2. 工作原理： A
AB
& &
A AB
&
&
AB B
Y
Y A AB AB B
A AB AB B A B AB A B
2. 3 CMOS 集成门电路
2. 3. 1 CMOS 反相器
一、电路组成及工作原理
+VDD +V +10V +V DD DD u +10V + GSP +10V +10V S2 TP G2 B2 R TP ONP S P D2 0V
UTN = 2 V UTP = - 2 V uA uGSN uGSP TN
iD / mA
2. 3. 2 CMOS 与非门、或非门、与门和或门 一、CMOS 与非门
+VDD +10V
A B TN1 TP1 TN2 TP2
TP2
TP1 Y
Y 1 1
0 0
0 1
截
截
通 截 通
通 通 截
uA
A
0 1 0 1
uY
TN1
TN2 VSS
1 0
1 1
通
通
截 截 通
截 通 截
1
0
B uB
+VDD
G2 S2 D2 D1 G1
TP
B2
uO /V
VDD
A B C
UNL
UNH
+ uI
-
iD uO
0
S1
B1
D
UTN
TN
E F
UTP
VSS
UTH
uI /V
ቤተ መጻሕፍቲ ባይዱ
DE 、 EF 段： 噪声容限： 指为规定值时，允许波动的最大范围。 uI u <U U ， TN 截止、 T 导通， AB 段： TN CD 段： 0 . 5 , 导通， TN、T 均导通。 u , BC P T u 略下降。 PO I I TN VDD N 与 、 AB 段对应，TN、TP 的状态与之相反。 UBC 输入为低电平时的噪声容限。 NL： = 0.3VDD u = V i 0 ， 功耗极小。 u i i 。 O DD 、 D UNH O D D(max) 输入为高电平时的噪声容限。 ： T T P : 导通 截止 N : 截止 导通