实验10——移位寄存器型计数器
移位寄存器功能测试及应用
实验八移位寄存器功能测试及应用一、实验目的：1.掌握中规模4位双向寄存器逻辑功能及使用方法。
2.熟悉移位寄存器的应用，实现数据的串行、并行转换和构成环形计数器二、实验仪器及材料a) TDS-4数电实验箱、双踪示波器、数字万用表。
b) 参考元件：74LS194一片。
三、预习要求及思考题1.预习要求：1) 复习有关寄存器有关内容。
2）熟悉74LS194逻辑功能及引脚排列。
3）用multisim软件对实验进行仿真并分析实验是否成功。
2.思考题:1) 使寄存器清零，除采用输入低电平外，可否采用右移或左移的方法？可否使用并行送数法？若可行，如何进行操作？2) 环行计数器的最大优点和缺点是什么?四、实验原理1.位寄存器是一个具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。
既能左移又能右移的称为双向移位寄存器，只需要改变左、右移的控制信号便可实现双向移位要求。
根据移位寄存器存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。
本实验选用的4位双向通用移位寄存器，型号为CC40194或74LS194，两者功能相同，可互换使用，其逻辑符号及引脚图如图8-1所示。
图8-1 74LS194的逻辑符号图及引脚功能图.其中D0、D1、D2、D3为并行输入端；Q0、Q1、Q2、Q3为并行输出端；S R为右移串行输入端；S L为左移串行输入端；S0、S1为操作模式控制端；C R为直接无条件清零端；CP为时钟脉冲输入端。
74LS194有5种不同操作模式：即并行送数寄存，右移（方向由Q0-->Q3）,左移（方向由Q3→Q0），保持及清零。
S1、S0和C R端的控制作用如表8-12、移位寄存器应用很广，可构成移位寄存器型计数器：顺序脉冲发生器；串行累加器；可用数据转换，即把串行数据转换为并行数据，或把并行数据转换为串行数据等。
本实验研究移位寄存器用作环形计数器和数据的串、并行转换。
实验十一移位寄存器及其应用
实验十一移位寄存器及其应用一、实验目的：1、熟悉中规模4位双向移位寄存器的逻辑功能并掌握其使用方法；2、熟悉移位寄存器的应用典例一一一构成串行累加器和环形计数器。
二、实验原理：1、移位寄存器是一种具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。
既能左移又能右移的移位寄存器称为双向移位寄存器，只需要改变左、右移的控制信号便可实现双向移位。
根据存取信息的方式不同移位寄存器可分为：串入串出、串入并出、并入串出、并入并出四种形式。
本实验选用的4位双向通用移位寄存器，型号为74LS194或CC40194,两者功能相同,可互换使用，其逻辑符号及引脚排列如图11-1所示。
图11-1 74LS194 的逻辑符号及引脚排列其中C0、D、D、U为并行输入端；Q、Q、Q、Q为并行输出端；S R为右移串行输入端, S L为左移串行输入端；S、S为操作模式控制端；々R为异步清零端；CP为时钟脉冲输入端。
74L S194有5种不同操作模式：并行送数寄存，右移（方向由Q至Q）,左移（方向由1o2、移位寄存器的应用很广，可构成移位寄存器型计数器；顺序脉冲发生器；串行累加器；可用作数据转换，即把串行数据转换为并行数据，或把并行数据转换为串行数据等。
本实验主要研究移位寄存器用作环形计数器和串行累加器的线路连接及其原理。
(1) 环形计数器把移位寄存器的输出反馈到它的串行输入端，就可以进行循环移位，如图11-2所示,把输出端 Q 和右移串行输入端 S R 相连接，设初始状态 QQQQ=1000,则在时钟脉冲的作用 下QQQQ 将依次变为 0100、0010、0001、1000……，可见它是一个具有四个有效状态的 计数器，这种类型的计数器通常称为环形计数器。
图 11-2电路可以由各个输出端输出在时 间上有先后顺序的脉冲，因此也可作为顺序脉冲发生器。
(2) 串行累加器累加器是由移位寄存器和全加器组成的一种求和电路，它的功能是将本身寄存的数和 另一个输入的数相加，并存放在累加器中。
用移位寄存器LS芯片实现扭环形计数器
实 验 原 理
2）扭环型计数器 将图2所示环形计数器稍加改动：将Q3反相得Q3 ，再送至 DSR，就构成了4位扭环形计数器。
实 验 原 理
3)双向移位寄存器设计 工作原理：
当X=1时，M1=0，M0=1， 执行右移功能；
n=3，其模值M=2×3=6；
当X=1时，M1=1，M0=0， 执行左移功能。
1.总结实现任意进制计数器的构成方法
2.总结移位寄存器的逻辑功能表 3. 叙述双向移位寄存器原理
4.根据测试数据，得出结论。完成思考题。
六、注意事项
注意一定要先查导线，再开始接线。 注意通常电源均按+5V和地接入，每个芯片都需接 入一对电源，为防止遗漏，可把它定为接线的第一 步。注意电源不要接反，否则会烧坏芯片。 不可在接通电源的情况下插入或拔出芯片。 移位寄存器74LS194的清除端（ CR ）除了清零时将 其置 0外，其它工作状态均应置为“l”。 环形计数器在工作之前，应先置入一个初始状态， 即被循环的四位二进制数。
n=3，其模值M=2×3-1=5。
n ：代表环内包围的输出端的个数； 如果是通过二输入与非门取反馈作移入数据，则为奇数模， M=2n-1 如果是通过非门取反馈作移入数据，则为偶数模，M=2n。
步骤:
1、双向移位寄存器74LS194逻辑功能测试。 清除：先将端接+5V，检查Q端输出情况，再将端接0电平，所有Q端输 出应为0，清零后再将端接+5V。 并行输入：S1S0置入11，D端置入一组代码（如1011），给 CP 端送单次脉冲，观察 Q端的状态。此时若将DSL或DSR置入1或0， Q端的状态是否改变？ 右移：令S1S0=01，CP＝1HZ，再令DSL=0，观察Q端的变化，待 4个LED全灭以后（此时输入的串行码是什么？），再令DSR＝l， 观察此时Q端LED点亮的次序。当 4个LED都点亮时，输入的串 行码又如何？若要串行输入代码1010（或其它非全0、非全1 码），在DSR端置入一位数码（低位先送），给 CP端送单次脉 冲，经过4个脉冲之后立即将S0置成0以使寄存器工作于保存状 态。 左移：令S1S0＝10，CP＝1HZ，代码1010由DSL端置入，其它步 骤与右移相同。 保持：在完成左移并工作于保持状态后，再给CP端送 4个单次 脉冲，观察输出端有何变化。
数字电路实验6移位寄存器的应用
实验报告课程名称：数字电路实验第 6 次实验实验名称：移位寄存器的应用实验时间： 2012 年 5 月 7 日实验地点：组号学号：姓名：指导教师：评定成绩：实验六移位寄存器应用一、实验目的：1．了解寄存器的基本结构。
2．掌握74LS194移位寄存器的逻辑功能。
3．学习中规模移位寄存器的应用。
二、实验仪器：三、实验原理：数据的存储和移动是数字信号的一种常见运作，能实现这种动作的是数据寄存器和移位寄存器，它们同计数器一样也是数字电路中不可缺少的基本逻辑器件。
数据寄存器有两类结构，一类是由多个钟控D锁存器组成的，另一类是由多个钟控D触发器组成的。
数据寄存器的数据的输入和输出都是并行的。
移位寄存器的结构也是由多个触发器级联的，其数据不仅可以存储，还可以左移或右移。
移位寄存器的数据的输入和输出都有串行和并行之分，数据的动作受公共时钟信号的控制，也就是同步工作的。
4位双向移位寄存器74LS194A为TTL双极型数字集成逻辑电路，外形为双列直插，它具有清除、左移、右移、并行送数和保持等多种功能，是一种功能比较全的中规模移位寄存器，图6-1是引脚排列图，逻辑符号如图6-2所示，74LS194A的功能表见表6-1。
功能M1 M0 CP R D D R d1 d2 d3 d4 D L Q1n+1 Q2n+1 Q3n+1 Q4n+1清零― ― ― 0― ― ― ― ― ― 0 0 0 0预置 1 1 ↑ 1― d1 d2 d3 d4 ― d1 d2 d3 d4右移0 1 ↑ 1d R― ― ― ― ― d R d1 d2 d3左移 1 0 ↑ 1― ― ― ― ― d L d2 d3 d4 d L保持0 0 ― 1― ― ― ― ― ― Q1n Q2n Q3n Q4n移位寄存器的最直接应用是数据的串/并转换，图6-3和图6-4就是简单的实例。
在图6-3中M1M0=01，表示数据可以右移，首先清零端输入一个负脉冲，使Q1Q2Q3Q4=0，在单脉冲CP的作用下，右移输入端D R依次串入数据，4个CP后就可在4个输出端Q1Q2Q3Q4得到并行数据。
电子信息工程技术《移位寄存器应用 - 构成移位型环形计数器》
第三页，共七页。
由状态图可知，这种计数器不能自启动，假设电路由于某种原 因而进入了无效状态，计数器就将一直工作在无效状态，只有重 新启动才能回到有效状态。
第四页，共七页。
能自启动的4位环形计数器
第五页，共七页。
能自启动的4位环形计数器的状态图
第六页，共七页。
内容总结
4位环形计数器逻辑电路。实现环形计数器时，必须设置适当的初态，且输出。端初始状态不能完 全一致(即不能全为1或0)，这样电路才能实现计数，环形计数器的进制数N与移位寄存器内的触发器个 数n相等，即N=n，状态变化如下图所示(电路中初态为0100)。能自启动的4位环形计数器。能自启动的 4位环形计数器的状态图
4位环形计数器逻辑电路
第一页，共七页。
实现环形计数器时，必须设置适当的初态，且输出 Q3Q2Q1Q0 端初始状态不能完全一致(即不能全为1或0)，这样电路才能实现 计数，环形计数器的进制数N与移位寄存器内的触发器个数n相 等，即N=n，状态变化如下图所示(电路中初态为0100)。
第二页，共七页。
4位环形计数器状态转换图
移位寄存器实验心得(精品5篇)
移位寄存器实验心得(精品5篇)移位寄存器实验心得篇1以下是一篇移位寄存器实验心得：移位寄存器实验心得移位寄存器是数字电路中的一个基本组件，它可以在一个有限位的寄存器中存储数据，并可以通过移位操作将数据向左或向右移动。
在本次实验中，我们通过使用移位寄存器来实现一个简单的计数器，并通过对移位寄存器的操作来实现其他功能。
在实验中，我们首先使用了一个4位二进制移位寄存器来实现计数器。
我们通过输入不同的数值，并使用移位操作来控制计数器的计数方式。
通过观察实验结果，我们发现计数器的计数方式与我们所输入的数值和移位操作有关。
接着，我们使用移位寄存器来实现了一个简单的LED显示电路。
我们将移位寄存器中的数据通过一个数码管显示出来，从而实现了LED显示的功能。
在这个实验中，我们学习了如何将数字转换成二进制码，并将其存储在移位寄存器中，然后通过数码管将数据显示出来。
最后，我们使用移位寄存器来实现了一个简单的电子琴电路。
我们将移位寄存器中的数据通过一个电子琴模拟出来，从而实现了电子琴的功能。
在这个实验中，我们学习了如何将数字转换成二进制码，并将其存储在移位寄存器中，然后通过电子琴将数据模拟出来。
通过这次实验，我们不仅学习了移位寄存器的基本原理和操作方法，还加深了对数字电路的理解和认识。
同时，我们也学会了如何将理论知识与实际操作相结合，提高了我们的动手能力和解决问题的能力。
移位寄存器实验心得篇2在进行移位寄存器实验的过程中，我不仅对移位寄存器有了更深入的理解，还掌握了一些实际操作技巧。
以下是我对这次实验的心得体会。
首先，实验开始前，我对于移位寄存器的工作原理感到困惑。
但是在实验过程中，我逐渐明晰了其工作机制。
移位寄存器是一种具有存储功能的电子元件，可以将数据从高位移至低位或低位移至高位，从而实现数据的传递和存储。
这一过程让我对电子元件的工作原理有了更深入的了解。
在实验过程中，我遇到了一些问题，例如在编程时出现了错误。
但是，通过查阅相关资料和反复试验，我逐渐找到了解决问题的方法。
用移位寄存器74LS194实现7位串行左移并行转换电路、四位环形计数器
数字电子技术基础实验实验项目：移位寄存器班级：电气1804姓名：学号：0121811350304上课时间：2020年6月13日一、本项目的实验目的：1.掌握4位双向移位寄存器的逻辑功能和使用方法；2.熟悉用移位寄存器和计数器的应用.二、实验内容及步骤：1.7位串行/左移并行转换电路图：用2个移位寄存器（74LS194）和门电路（不限制）实现出7位串行/左移转换电路，其中用连续脉冲触发，选用合适的频率。
1）设计电路图：2）分析电路的工作原理：如图，设从左到右74LS194的输入端分别为D0-D7，对应输出端为Q0-Q7，D0-D6接“1”，D7接“0”，对应为11111110。
两S1接“1”，Q0和Q1相与再非运算，接入两S0。
左边SL接Q4，将两个74LS194级联起来，右边SL接输入，即串行输入。
开始时，由于Q0和Q1为“0”，经过变换向两S0输入“1”，又S1为“1”，Q0-Q7被置数为11111110，其中Q0和Q1相与后作为一个信号输出，即并行输出实际为1111110，7个信号。
下一个上升沿到来时，已有Q0和Q1的输出经运算向两S0输入“0”，即S1=1，S0=0，输出开始左移，设右边的输入一直是SL=1,那么输出变成1111101。
接下来一直左移，直到第一个“0”信号移到Q1，这时，输出是0111111，Q0=1，Q1=0,向两S0输入1，又S1=1，电路重新置数为1111110。
以上为一个循环，一个循环经过7个时钟脉冲，有7个输出状态，并且输出信号左移，也实现了串行输入，并行输出，所以该电路是7位串行/左移并行转换电路。
3）清零后观察输出状态，记录输出结果填入表中。
CP Q0Q1Q2Q3Q4Q5Q6Q7功能000000000清零111111110置数211111101送数311111011411110111511101111611011111710111111801111111911111110置数2.四位环形计数器：用一片移位寄存器（74LS194）及门电路（不限制）设计具有自启动功能的、有效状态分别为1000，0100，0010，0001（Q0Q1Q2Q3）的四位右移环形计数器，其中用连续脉冲触发，选用合适的频率。
时序电路(计数器、移位寄存器)
时序电路（计数器、移位寄存器）一、实验目的1．掌握常用时序电路分析，设计及测试方法。
2．训练独立进行实验的技能。
二、实验仪器及材料1．实验仪器设备：双踪示波器、数字万用表、数字电路实验箱2．器件74LS112 双J-K触发器 2片74LS175 四D触发器 1片74LS10 三输入端三与非门 1片74LS00 二输入端四与非门 1片注：CLK——CP， PR ——SD ， CLR——RD三、实验内容及步骤1．异步二进制计数器（1）按图6-1接线。
将J=K=1图6-1（2）由CP端输入单脉冲，测试并记录Q1～Q4端状态及波形。
输出波形图CP端与Q1端波形图CP端与Q2端波形图CP端与Q3端波形图CP端与Q4端波形图输出状态表（3）试将异步二进制加法计数改为减法计数，参考加法计数器，要求实验并记录。
4个JK 触发器都是在需要翻转时就有下降沿，不需要翻转时没有下降沿，所以4个触发器都应接成T ’型⎪⎪⎩⎪⎪⎨⎧========111144332211K J K J K J K J nn n n Q Q Q Q B 1234=输出方程电路图：输出波形图CP端与Q1端波形图CP端与Q2端波形图CP端与Q3端波形图CP端与Q4端波形图2．异步二-十进制加法计数器（1）按图6-2接线。
Q A、Q B、Q C、Q D四个输出端分别接发光二极管显示，复位端R接入单脉冲，置位端S接高电平“1”，CP端接连续脉冲。
图6-2（2）在CP端接连续脉冲，观察Q A、Q B、Q C、Q D相对于CP的波形。
CP端与Q A端波形图CP端与Q B端波形图CP端与Q C端波形图CP端与Q D端波形图（3）将上图改成一个异步二-十进制减法计数器，并画出Q A、Q B、Q C、Q D和C 相对于CP的波形。
电路图输出波形图CP端与Q A端波形图CP端与Q B端波形图CP端与Q C端波形图CP端与Q D端波形图CP端与C端波形图B1JC11K1JC11K & CP&1JC11K1JC11K≥11FF0 FF1 FF2 FF3QQ2Q1Q3QQ2Q1Q3图6-2四、实验总结本次实验学习了时序电路的设计与测试，主要测试了加法、减法计数器。
数字电路与逻辑设计2寄存器移位寄存器
并行读出脉冲必须在经过5个移存脉冲后出 现，而且和移存脉冲出现旳时间错开。
D5
D4
D3
D2
D1
＆
＆
＆
＆
＆
并行读出指令
串行输 入 1D
11001
CI
1D Q1
CI
1D Q2
CI
1D Q3
CI
1D
Q4
Q5
CI
移存脉冲CP
分析：假设串行输入旳数码为10011（左边先入）
串—并行转换状态表
序号 Q1 Q2 Q3 Q4 Q5
工作过程： ①在开启脉冲和时钟ＣＰ作用下，执行并
行置入功能。片ⅡＱ３＝ＤＩ６。 ②开启脉冲消失，在ＣＰ作用下，因为标志位０
旳存在，使门Ｇ１输出为１，使得ＳＨ／ＬＤ ＝１，执行右移移位寄存功能。 ③后来在移存脉冲作用，并行输入数据由片Ⅱ旳 Ｑ３逐位串行输出，同步又不断地将片Ⅰ旳串 行输入端Ｊ，Ｋ＝１旳数据移位寄存到寄存器。
末级输出反相后，接到串行输入端。
Q3Q2Q1Q0
1
0000
0001
0011
0111
∧
Q0Q 1Q2Q 3
CP D SR
74194
S0
1
S1
0
RD D 0 D 1 D2 D 3 D SL
1000
1100
1110
1111
0010
0101
1011
0110
清零
1001 0100
1010
1101
移位寄存器构成旳移位计数器
异步清零 同步置数
高位向低位移动(左移) 低位向高位移动(右移)
保持
3 、用集成移位寄存器实现任意模值 旳计数分频
数字电路中的计数器和移位寄存器
数字电路中的计数器和移位寄存器在数字电路中，计数器和移位寄存器是两个常用的元件，用于实现不同的功能。
计数器可以用于计算输入信号的频率、计数场合和控制电路等。
移位寄存器则用于数据的移位和存储。
本文将详细介绍计数器和移位寄存器的原理、应用以及设计注意事项。
一、计数器计数器是一种重要的数字电路元件，广泛应用于各种电子设备中。
计数器按照工作原理的不同，可以分为同步计数器和异步计数器。
1. 同步计数器同步计数器是一种在时钟信号的控制下进行计数的计数器。
它使用时钟信号来同步所有的触发器，保证在时钟边沿进行计数操作。
同步计数器的输入信号可以是来自外部的信号，也可以是内部产生的。
同步计数器通常由触发器级联构成，每一个触发器代表计数器中的一个位。
当所有的触发器都到达最大计数值时，计数器就会归零重新开始计数。
2. 异步计数器异步计数器是一种不需要时钟信号进行计数的计数器。
它的计数操作是以输入信号的变化边沿触发的。
异步计数器通常由触发器和门电路组成，输入信号的变化会通过门电路产生控制信号，触发器根据控制信号进行计数操作。
异步计数器在工作时需要特别注意输入信号的稳定性和时序关系，以确保计数的准确性。
二、移位寄存器移位寄存器是一种可以实现数据的移位和存储的元件。
移位寄存器可以分为串行移位寄存器和并行移位寄存器两种。
1. 串行移位寄存器串行移位寄存器是一种将数据逐位进行移位操作的寄存器。
它可以将输入数据从一个端口输入，并从另一个端口输出。
串行移位寄存器通常由触发器和移位电路组成，触发器用于存储数据，移位电路用于实现数据的移位操作。
串行移位寄存器的移位操作可以是向左移位或向右移位。
2. 并行移位寄存器并行移位寄存器是一种同时对多个数据位进行移位操作的寄存器。
它可以将输入数据从一个端口输入，并从另一个端口输出。
并行移位寄存器通常由多个触发器构成，每个触发器用于存储一个数据位。
通过控制信号，可以将输入数据同时存储到各个触发器中，并且可以同时从各个触发器中读取数据。
实验九 移位寄存器及其应用
五、实验报告要求
1、使寄存器清零，除了采用输入低电平的方法外， 可否通过左移或右移的方法来实现？可否使用并 行送数法？若可行，如何进行操作? 2、在对CC40194进行送数后，若要使输出端改 为另外的代码，是否一定要使寄存器清零？ 3、若要进行循环左移，图9-3、9-4接线应如何 修改？ 4、根据实验结果，画出4位环形计数器和4位扭 环形计数器的状态转换图。 7、分析串/并转换器、并/串行转换器电路所得结 果的正确性。
∧
1
D SR RD
1
0
0
0
（ a）
(2)构成扭环形 计数器
Q Q Q Q 0 1 2 3
Q Q 1Q Q 3 0 2 CP 74 19 4 D 0 D 1 D2 D 3 S0 S1 D SL
00 01
清零
∧
1 0
00 00
10
D SR RD
0
（ a）
红河学院电子信息实验中心
数字电子 技术基础 实验
三、实验内容： 1、测试74LS194的逻辑功能 先在纸上画出连线图，然后在实验箱上连线，检查无误后，按讲义P69页表2.11.4所 规定的输入状态，逐项进行测试。 2、环形计数器
自拟实验线路，用并行送数法予置寄存器为某二进制数码（0100），然后进行右移 循环，观察寄存器输出状态的变化，记入表5-4中。
逻辑符号
红河学院电子信息实验中心
数字电子 技术基础 实验
QuartusII软件提供的74194逻辑符号
SLSI:左移输入端SL或DL SLSI:右移输入端SR或DR CLRN:
MR
红河学院电子信息实验中心
湖大EDA第四次实验报告移位寄存器
EDA第四次实验报告（移位寄存器）一实验目的（1）移位寄存器的工作原理及应用（2）定制LPM原件及应用（3）电路仿真基本方法（4）混合模块工程设计方法二实验仪器（1）PC一台（2）DDA系统数字系统实验平台（3）Quatartus2配套软件三实验原理基本概念: 移位寄存器是用来存储二进制数字信息且能进行信息移位的时序逻辑电路, 根据移位寄存器存取信息的方式不同分为串入串出, 串入并行, 并行串出, 并行并出四种形式。
（1）基本原理74194是一种典型的中规模集成移位寄存器, 由四个RS触发器和一些门电路构成的四位双向移位寄存器, 该移位寄存器具有左移, 右移。
并行输入数据, 保持及异步清零五种功能, 其中ABCD为并行输入端, QAQBQCQD为并行输出端；SRSI为右移串行输入端, SLSI为左移串行输入端；S1S0为模式控制端；CLRN 为异步清零端；CLK为时钟脉冲输入端, 33移位寄存器的应用Clk, clk1: 时钟输入信号, clk频率应较高, clk1频率应较低。
clrn:清零信号, 二进制输入, 低电平输入sl 、sr: 左移或者右移, 二进制输入。
s0、s1模式控制端, 二进制输入；abcd：abcd输入端, 输入四个二进制信号；qabcd: 输出四个二进制信号应用:可构成计数器, 顺序脉冲发生器, 串行累加器, 串并转换, 并串转换等。
四实验步骤（1）74194功能验证电路（2）74194功能仿真结果五实验心得通过本次试验, 我基本掌握了移位寄存器的的工作原理, 总结了一些设置波形的方法: 添加节点前设置好参数；添加节点或总线后信号整合与位置分配, 不同类的信号要上下放置, 时钟信号置顶, 其他信号可以按照“异步控制—》同步控制—》数据输入”顺序向下放置, 同一元件的控制信号就近放置；同一功能的控制信号就近放置。
先设置时钟等激励信号完成电路的初始状态, 将时间轴划分为连续的时间段, 一小段完成一小步实验内容, 激励输入完成后立即生成波形并判断结果。
电子科技大学电子技术应用实验74LS194
移位寄存器是指所存的代码能在移位脉冲 的作用下依次位移的寄存器，它是一种可以用 二进制形式保存数据的双稳器件。即能左移又 能右移的寄存器称为双向移位寄存器。
现代电子技术实验
实验目的
实验原理 实验内容
74LS194
注意事项
逻辑符号
引脚图
移位寄存器存取信息的方式有：串入串出、串入并 出、并入串出、并入并出四种形式。
现代电子技术实验
移位寄存器及其应用研究
实验目的 实验原理 实验内容 注意事项
现代电子技术实验
一、实验目的
实验目的 实验原理 实验内容 注意事项
1、掌握4位双向移位寄存器的逻辑功 能及使用方法。
2、熟悉移位寄存器的应用—构成环形 计数器。
现代电子技术实验
实验目的 实验原理 实验内容 注意事项
二、实验原理
输出
Q Q Q Q Cr S1 S0 DSR DSL CP D0 D1 D2 D3
nn 01
nn 23
0 X X X X XX X X X 0 0 0 0
送数 1 1 1 X X ↑ a b c d a b c d
右移 左移
1 1
0 1 d0 10 X
X d0
↑X ↑X
X X
X X
X X
Q Q d0
74X194
现代电子技术实验
4、用双踪示波器观测波形时应选择恰当的触发源。
y1
level
y2
若选用y1 做触发源 示波器上 显示的y2
波形
现代电子技术实验
用双踪示波器观测波形时应选择恰当的触发源。
y1
y2 若选用y2 做触发源 示波器上显 示的y2波形
组成原理实验(五)-移位寄存器实验
计算机组成原理实验(五)-运算器扩展实验实验项目名: 移位寄存器实验实验要求：通过实验，理解移位操作的重要的作用;熟悉实验台上移位寄存器部件的硬件连线和移位操作的控制信号;掌握移位寄存器的控制方法;验证移位运算的意义。
实验内容:（1）完成电路连接。
将运算器单元、输入模块和输出模块挂接到总线上，连接好时序启停模块，为运算器工作提供基本的时序参考信号。
（2）分析运算器单元的移位寄存器的数据通路，确定通过该寄存器实现一次移位操作所需的控制序号序列，根据其发生的先后时序关系,写出相应的微控制信号序列。
（3）通过实验台的微控制输入开关，逐条的输入微控制信号，通过输入单元输入运算数据，在控制信号和时序信号的作用下，利用单步工作模式,控制移位寄存器工作，观察输出的计算结果。
通过实验完成以下内容：A、验证各种移位操作的控制方法，记录结果。
B、设计控制信号，充分利用移位操作，实现以下运算：详细说明：（1）实验中使用的移位寄存器位于运算器单元，是由一片74LS299芯片构造的移位寄存器，通过内部逻辑连接，该移位寄存器可以实现对数据的循环左、右移和带进位CN的循环左、右移。
充分利用各种提供的移位方式，配合上次实验课学过的运算单元，可以实现简单的乘法和除法运算。
下面看下利用移位器进行运算的基本方法和步骤：（a）移位操作的实现方法：✶通过输入模块将待操作的数据送到总线（SW-B）；✶将总线上的数据打入移位寄存器（移位寄存器装数操作，见表1）；✶对数据进行移位操作（根据表1的说明，合理的设置控制信号）✶将移位结果送到总线上，以便观察或其它使用（299-B）；（b）移位运算与加法运算的配合：由于实验台的硬件限制，要实现简单的乘法运算，可以手动根据乘数的对应位值配置加法和移位操作实现。
✶将DR1寄存器作为部分积寄存器，初始化清零；✶将DR2寄存器作为被乘数寄存器，初始化为被乘数的绝对值；✶从乘数（绝对值）的最低位开始，根据对应位的值，控制ALU作DR1+DR2或者不加；✶将加运算的结果送入299移位寄存器，做带进位的循环右移操作，将移位结果重新送回DR1寄存器；根据移位操作执行后CN标志，记录乘积的的最低位；✶重复上述第3-5步，直到所有的乘数位都已考虑，完成乘法运算，乘积为DR1(部分积寄存器)的值（高位）和记录的所有移出CN位（低位）的合并；（2各模块控制信号说明：①输入模块：✶SW-B，开关输入信息送数据总线控制信号。
移位寄存器实验报告参考
移位寄存器实验报告参考（一）实验原理移位寄存器是用来寄存二进制数字信息并且能进行信息移位的时序逻辑电路。
根据移位寄存器存取信息的方式可分为串入串出、串入并出、并入串出、并入并出 4 种形式。
74194 是一种典型的中规模集成移位寄存器，由 4 个 RS触发器和一些门电路构成的 4 位双向移位寄存器。
该移位寄存器有左移，右移、并行输入数据，保持及异步清零等 5 种功能。
有如下功能表CLRN CLK S1工作状态0×S0清零10×保持1↑×并行置数， Q为ABCD1↑×串行右移，移入数据位×为 SRS11↑1串行左移，移入数据位1为 SLS11↑0保持11（二）实验框图串行输入并行输入ABCD清零输入模式控制输入时钟脉冲输入（三）实验内容1.按如下电路图连接电路74194移位寄存器并行输出QA 、QB 、 QC、QD十个输入端，四个输出端，主体为74194.2.波形图参数设置：End time ：2us Grid size:100ns波形说明：clk: 时钟信号；clrn：置0s1s0: 模式控制端sl_r:串行输入端abcd：并行输入qabcd：并行输出结论：clrn优先级最高，且低有效高无效；s1s0 模式控制， 01 右移， 10 左移，00 保持， 11 置数重载； sl_r控制左移之后空位补0 或补 1。
3.数码管显示移位（1）电路图（2）下载验证管脚分配：a,b,c,d:86,87,88,89 bsg[3..0]:99,100,101,102clk:122clk0:125clrn:95q[6..0]:51,49,48,47,46,44,43 s0,s1:73,72sl_r:82,83结论：下载结果与仿真结果一致，下载正确。
一、实验日志1.移位寄存器的实验真的挺纠结的，本来想用 7449 的，但是下载结果出现了错误，想到它在这个电路图中的功能比较单一，就自己写了一个my7449，终于对了。
数电实验之移位寄存器
数电实验之移位寄存器移位寄存器一实验目的1．学习用D触发器构成移位寄存器（环行计数器）2．掌握中规模集成电路双向移位寄存器逻辑功能及使用方法二实验原理1、用4个D触发器组成4位移位寄存器，将每位即各D触发器的输出Q1、Q2、Q3、Q4分别接到四个0—1指示器（LED）将最后一位输出Q4反馈接到第一位D触发器的输入端，则构成一简单的四位移位环行计数器。
2、移位寄存器具有移位功能，是指寄存器中所存的代码能够在时钟脉冲的作用下依次左移或右移。
对于即能左移又能右移的寄存器称为双向移位寄存器。
只需要改变左移、右移的控制信号便可实现双向移位的要求。
根据移位寄存器存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。
本实验选用的4位双向移位寄存器，型号为74LS194A（或CD40194），两者功能相同，其引脚分布图如下图18.1所示：其中A、B、C、D为并行输入端，A为高位依次排列；QA、QB、QC、QD为并行输出端；SR为右移串行输入端；SL为左移串行输入端；S1、S0为操作模式控制端；CLR为异步清零端；低电平有效；CLK为CP时钟脉冲输入端。
74LS194A有5种工作模式：并行输入，右移（QD→QA），左移（QD←QA），保持和清零。
74LS194功能表如表18.1所示：表18.1三实验器件数字实验箱集成电路芯片：74LS74×2 （CD4013×2）；74LS75 ；74LS76 ；74LS194A（CD40194）。
图18.1四实验内容1.用74LS74组成移位寄存器，使第一个输出端点亮LED并使其右移循环。
顺序是FF1、FF2、FF3、FF4。
A) 1. 用两个74LS74按图18.2连接：图18.21. CP时钟输入先不接到电路中（单步脉冲源或连续脉冲源）；1. 连接线路完毕，检查无误后加+5V电源；2. 观察4个输出端的LED应该是不亮的，如果有亮的话，应按清零端的逻辑开关，（给出一个低电平信号清零后，再将开关置于高电平）即将4个D触发器输出端的LED清零。
数字电路实验报告-移位寄存器及其应用
电学实验报告模板实验原理移位寄存器是逻辑电路中的一种重要逻辑部件，它能存储数据，还可以用来实现数据的串行-并行转换、数据的运算和处理。
1.寄存器（1）D触发器图1 D触发器图1所示D触发器。
每来一个CLK脉冲，触发器都在该CLK脉冲的上升沿时刻，接收输入数据D,使之作为触发器的新状态。
D触发器的特性方程为（2）用D触发器构成并行寄存器图2 用D触发器构成并行寄存器图2所示为用D触发器构成四位并行寄存器。
为异步清零控制端，高电平有效。
当时，各触发器输出端Q的状态，取决于CLK上升沿时刻的D端状态。
2.移位寄存器（1）用D触发器构成移位寄存器图3 用D触发器构成4位串行移位寄存器图3所示为用D触发器构成的4位串行移位寄存器。
其中左边第一个触发器的输入端接收输入数据,其余的每一个触发器的输入端均与左边相邻的触发器的Q端连接。
当时钟信号CLK的上升沿时刻，各触发器同时接收输入数据。
四位寄存器的所存数据右移一位。
（2）双向移位寄存器74LS194图4 双向移位寄存器74LS194逻辑框图图4 所示为集成电路芯片双向移位寄存器74LS194逻辑框图。
为便于扩展逻辑功能，在基本移位寄存器的基础上增加了左右移控制、并行输入、保持和异步清零等功能。
74LS194的逻辑功能如表1所列。
表13.用移位寄存器构成计数器（1）环形计数器图5 环形计数器如果将移位寄存器的串行移位输出端接回到串行移位输入端，如图5所示。
那么，在时钟CLK的作用下，寄存器里的数据将不断循环右移。
例如，电路的初始状态为，则电路的状态转换图如图6所示。
可以认为，这是一个模4计数器。
图6 环形计数器状态转换图实验内容及步骤1. 用两片74LS74构成四位移位寄存器（1）74LS74引脚图图10 74LS74引脚图（2）用74LS74构成四位移位寄存器图11 用74LS74构成四位移位寄存器实验电路按照图11连接电路。
首先设置，使寄存器清零。
然后，设置，在CLK输入端输入单次脉冲信号当作时钟信号，通过输出端的发光二极管观察的状态，判断移位的效果。
实验十——移位寄存器型计数器
体 演 示
时， Q0又输出0，直到这个1移到Q3时， Q0Q1Q2又变成 000，Q0的次态再次回到1，如此循环。因此无论初始状
课 态如何，经过几个时钟都能进入有效循环。
件
2024/1/8
移位寄存器型计数器
5
3、扭环形计数器
电
Q0
Q1
Q2
Q3
工
D0
DQ
D1 DQ
D2 DQ
D3 DQ
电
CP
CP
CP
CP
8
电 工 电
致谢
子
实 验
❖非常感谢各位同学的支持和配合！
中
心 多
❖祝各位同学考试取得好成绩！
媒
体
演
示
课
件
2024/1/8
移位寄存器型计数器
9
子
实
CP
验 中
由图知，D1=Q0，D2=Q1，D3=Q2， D0=Q3
心
多
0000
1000
1100
1010
1101
0110
媒
体
演
0001
1110
0100
1011
示
课
件
0011
0111
1111
1001
0010
0101
有效循环
无效循环
2024/1/8
移位寄存器型计数器
6
电 四、实验内容
工
电
子 实
❖ 测试环形计数逻辑功能
验 中
❖ 测试自启动环形计数器逻辑功能
心 ❖ 测试扭环形计数器逻辑功能
多
媒 ❖ 测试线性反馈网络环形计数器
体
移位寄存器实验报告doc
移位寄存器实验报告篇一：移位寄存器实验报告移位寄存器实验报告（一）实验原理移位寄存器是用来寄存二进制数字信息并且能进行信息移位的时序逻辑电路。
根据移位寄存器存取信息的方式可分为串入串出、串入并出、并入串出、并入并出4种形式。
74194是一种典型的中规模集成移位寄存器，由4个RS触发器和一些门电路构成的4位双向移位寄存器。
该移位寄存器有左移，右移、并行输入数据，保持及异步清零等5种功能。
有如下功能表（三）实验内容1. 按如下电路图连接电路十个输入端，四个输出端，主体为74194. 2. 波形图参数设置：End time：2usGrid size:100ns 波形说明：clk:时钟信号；clrn：置0 s1s0:模式控制端 sl_r:串行输入端 abcd：并行输入 qabcd：并行输出结论：clrn优先级最高，且低有效高无效；s1s0模式控制，01右移，10左移，00保持，11置数重载；sl_r控制左移之后空位补0或补1。
3. 数码管显示移位（1）电路图（2）下载验证管脚分配：a,b,c,d:86,87,88,89 bsg[3..0]:99,100,101,102 clk:122 clk0:125 clrn:95 q[6..0]:51,49,48,47,46,44,43 s0,s1:73,72 sl_r:82,83 结论：下载结果与仿真结果一致，下载正确。
一、实验日志1.移位寄存器的实验真的挺纠结的，本来想用7449的，但是下载结果出现了错误，想到它在这个电路图中的功能比较单一，就自己写了一个my7449，终于对了。
五、思考题（1）简单说明移位寄存器的概念及应用情况？概念：移位寄存器是用来寄存二进制数字信息且能进行信息移动的时序逻辑电路。
根据移位寄存器存取信息的方式不同可以分为串入串出，串入并出，并入串出，并入并处4种形式。
应用：移位寄存器可以构成计数器，顺序脉冲发生器，串行累加器，串并转换，并串转换等。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
电 工 电 子 实 验 中 心 多 媒 体 演 示 课 件
D0
D Q CP
CP
CP
CP
CP
由图知， D1=Q0，D2=Q1，D3=Q2， D0=Q0 Q1 Q2 因此Q0要等Q0Q1Q2全为0时次态才能为1，当这个1右移 时， Q0又输出0，直到这个1移到Q3时， Q0Q1Q2又变成
000，Q0的次态再次回到1，如此循环。因此无论初始状 态如何，经过几个时钟都能进入有效循环。
74LS74
双D触发器2片 74LS11 三输入二与门1片 74LS86 四异或门1片
2017/12/31
ห้องสมุดไป่ตู้
移位寄存器型计数器
3
电 工 电 子 实 验 中 心 多 媒 体 演 示 课 件
三、实验原理
1、基本环形计数器
Q0 D0 D Q D1 D Q Q1 D2 D Q Q2 D3 D Q Q3
基础电子线路实验（八）
移位寄存器型计数器实验
电 工 电 子 实 验 中 心 多 媒 体 演 示 课 件
一、实验目的
熟悉环型、扭环型计数器的工作原理 掌握自启动环型计数器的功能及特点
2017/12/31
移位寄存器型计数器
2
电 工 电 子 实 验 中 心 多 媒 体 演 示 课 件
二、实验器材
祝各位同学考试取得好成绩！
2017/12/31
移位寄存器型计数器
9
CP
CP
CP
CP
CP
由图知，D1=Q0，D2=Q1，D3=Q2， D0=Q3
1000 0100
0000
1010
1100
0110
1110
0111
0001
0010
1111
0101
1001
0011
1101
1011
有效循环
2017/12/31
无效循环
移位寄存器型计数器 4
2、自启动环形计数器
Q0 Q1 D1 D Q D2 D Q Q2 D3 D Q Q3
0001
1110
0100
1011
0011
0111
1111
1001
0010
0101
有效循环
2017/12/31 移位寄存器型计数器
无效循环
6
电 工 电 子 实 验 中 心 多 媒 体 演 示 课 件
四、实验内容
测试环形计数逻辑功能 测试自启动环形计数器逻辑功能 测试扭环形计数器逻辑功能 测试线性反馈网络环形计数器
2017/12/31
移位寄存器型计数器
5
3、扭环形计数器
电 工 电 子 实 验 中 心 多 媒 体 演 示 课 件
Q0 D0 D Q CP CP D1 Q1 Q2 D2 Q3 D3
D
Q
D
Q
D
Q
CP
CP
CP
由图知，D1=Q0，D2=Q1，D3=Q2， D0=Q3
0000 1000 1100 1010 1101 0110
2017/12/31
移位寄存器型计数器
7
电 工 电 子 实 验 中 心 多 媒 体 演 示 课 件
五、注意事项
状态转换图中的初始状态可用各触发器的
异步置位和异步复位端实现
2017/12/31
移位寄存器型计数器
8
电 工 电 子 实 验 中 心 多 媒 体 演 示 课 件
致谢
非常感谢各位同学的支持和配合！