【CN110006538A】一种无TEC非制冷红外焦平面阵列读出电路【专利】

(19)中华人民共和国国家知识产权局

(12)发明专利申请

(10)申请公布号 (43)申请公布日 (21)申请号 201910213758.6

(22)申请日 2019.03.20

(71)申请人 北京安酷智芯科技有限公司

地址 100080 北京市海淀区中关村鼎好大

厦A座3层太库产业孵化器C05室

(72)发明人 施薛优　陈光毅　

(74)专利代理机构 北京辰权知识产权代理有限

公司 11619

代理人 肖文文

(51)Int.Cl.

G01J 5/24(2006.01)

(54)发明名称

一种无TEC非制冷红外焦平面阵列读出电路

(57)摘要

本发明公开一种无TEC非制冷红外焦平面阵

列读出电路，涉及非制冷红外焦平面阵列技术领

域。所述读出电路包括偏压产生电路、列级模拟

前端电路及行级电路；行级电路，包括行级镜像

像元，受行选开关控制，能够输出第三偏置电压；

偏压产生电路，与行级电路连接，其输入端连接

行级电路的输出端；根据输入的恒压及第三偏置

电压生成并输出第一偏置电压和第二偏置电压；

列级模拟前端电路，包括盲元；列级模拟前端电

路与偏压产生电路连接，其输入端连接偏压产生

电路的输出端，得到两路电流，并对所产生的两

路电流之差进行跨阻放大并作为电压输出。采用

本发明的技术方案，使电路具有不受衬底温度和

自加热效应影响的稳定输出点，增强了电路的稳

定性。权利要求书4页 说明书18页 附图3页CN 110006538 A 2019.07.12

C N 110006538

A

权　利　要　求　书1/4页CN 110006538 A

1.一种无TEC非制冷红外焦平面阵列读出电路，其特征在于，包括偏压产生电路、列级模拟前端电路及行级电路；其中，

所述行级电路中包括行级镜像像元(Rsm)和行选开关(RSEL)；当所述行级电路受所述行选开关(RSEL)控制而被选通时，向所述偏压产生电路输出第三偏置电压(V Rsm)；

所述偏压产生电路的输入端连接所述行级电路的输出端；根据输入的恒压(V b)及所述第三偏置电压(V Rsm)生成并输出第一偏置电压(Veb)和第二偏置电压(V fid)；

所述列级模拟前端电路中包括盲元(Rd)；所述列级模拟前端电路的输入端连接所述偏压产生电路的输出端，根据所述第一偏置电压(Veb)和所述第二偏置电压(V fid)得到两路电流，并对所产生的两路电流之差(I diff)进行跨阻放大并作为输出电压(V agc)输出。

2.根据权利要求1所述的电路，其特征在于，所述偏压产生电路至少包括第一偏压产生子电路和第二偏压产生子电路，分别输出所述第一偏置电压(Veb)和所述第二偏置电压(V fid)。

3.根据权利要求2所述的电路，其特征在于，当所述恒压(V b)输入时，将所述第一偏压产生子电路中PMOS管的栅极电压作为所述第一偏置电压(Veb)，输出至所述列级模拟前端电路；

所述第二偏压产生子电路根据所述第三偏置电压(V Rsm)生成第二偏置电压(V fid)，利用第二偏压产生子电路中的源跟随结构电路将所述第二偏置电压(V fid)复制并输出至所述列级模拟前端电路。

4.根据权利要求2所述的电路，其特征在于，所述第一偏压产生子电路与所述第二偏压产生子电路、所述行级电路、所述列级模拟前端电路连接；至少包括第一镜像电路、第二镜像电路、第一运算放大器(OPA1)、第一镜像盲元(R dm0)、第二镜像盲元(R dm1)及电源(Vsk)；

所述第一镜像电路分别与所述第二镜像电路、所述第一运算放大器(OPA1)、第一镜像盲元(R dm0)、第二镜像盲元(R dm1)连接。

5.根据权利要求4所述的电路，其特征在于，所述第一镜像电路包括第一PMOS管(MP1)和第二PMOS管(MP2)，所述第一PMOS管(MP1)的栅极与所述第二PMOS管(MP2)的栅极连接；所述第二镜像电路包括第一NMOS管(MN1)和第二NMOS管(MN2)，所述第一NMOS管(MN1)的栅极与所述第二NMOS管(MN2)的栅极连接；

所述第一镜像盲元(R dm0)的第一端、所述第二镜像盲元(R dm1)的第一端均与所述电源(Vsk)连接；所述第一PMOS管(MP1)的源极、漏极分别与所述第一镜像盲元R dm0的第二端、所述第一NMOS管(MN1)的漏极连接；所述第二PMOS管(MP2)的源极、漏极分别与所述第二镜像盲元(R dm1)的第二端、所述行级电路连接；所述第二NMOS管(MN2)的漏极与所述第二偏压产生子电路连接；所述第一NMOS管(MN1)的源极、所述第二NMOS管(MN2)的源极均接地；

所述第一运算放大器(OPA1)的负输入端、正输入端、输出端分别与所述第一PMOS管(MP1)的源极、恒压(V b)、所述第一PMOS管(MP1)的栅极连接。

6.根据权利要求5所述的电路，其特征在于，在所述第一偏压产生子电路中，当所述恒压输入时，将所述第一镜像电路中的第一PMOS管(MP1)的栅极和所述第二PMOS管(MP2)的栅极电压作为所述第一偏置电压(Veb)，输出至所述列级模拟前端电路。

7.根据权利要求4所述的电路，其特征在于，所述第一偏压产生子电路还包括去耦电容(C1)；所述去耦电容(C1)的第一端、第二端分别与所述电源(Vsk)、所述第一镜像电路连接。

2