1_第一讲_基础知识
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
阈值电压 是耗尽层 电荷数的 函数
VTH VTH 0 ( 2 | F | VSB 2 | F |)
2q Si Nsub
N SUB kT Cox , 体效应系数；F (V ) ln( )，反型层表面电势 q ni
33
2、沟道长度调制效应
当VDS≥VGS－VTH时，导电沟道产生夹断 MOS管的漏源电压VDS控制夹断区长度L’=（L－△L） 夹断区长度的变化导致MOS管沟道电流变化
电容存在于四 个端子中的任 意两个之间
36
（八）NMOS小信号模型
MOS管的I/V特性构成MOSFET的大信号模型。 当信号对偏臵影响小，就可以用小信号模型简化计算， 小信号模型是工作点附近的大信号模型的近似。
基本小信号模型， ID=gmVGS
模拟电路中大 多MOS被偏 臵在饱和区
沟道长度调制 效应等效模型 体效应等 效模型
2、体效应等效模型
1 W nCOX (VGS VTH ) 2 2 L 1 ID
衬底电势VBS影响阈值电压，因而影响过驱动电压， 进而影响漏电流。因此，漏电流是衬底电势的 函数。
38
用D、S之间的电流源来模拟体效应，其电流值为 其中，
gm
＝η
39
3、完整的MOS小信号模型
包括电容
40
W 1 2 V V V VDS GS TH DS L 2
un ：载流子迁移率 Cox ：单位面积栅氧电容 宽长比 VTH ： 阈值电压
W/L：
30
（五）对NMOS和PMOS工作状态的判别
当VGD不足以形成反型层时，沟道被夹断，饱和
VG-VD<VTH，夹断发生， 饱和； VD-VG<VTH,夹断发生， 饱和。
系统集成的需求
—SOC （System on a chip） —模拟/混合信号集成电路设计的需要
4
（3）模拟/混合信号IC发展趋势和主流应用方向
发展趋势：
—高速
—高精度 —低功耗 —小尺寸 主流应用方向
无线通信系统、蜂窝手机、数字电视、数码相机、 医学图像处理、音频处理
5
2、集成电路工艺
超高速、高频 IC 光电集成器件
VDS + VGS B S EH p+ n+ n+ + G D
沟道中垂直方向的电场EV沿源极到 漏极的方向逐渐变弱，导致沟道越 来越窄。
p-
ID
18
漏极电位进一步上升， 当 VDS≥VGS－VTH时，即VGD<VTH， 漏极的反型层消失，出现由耗尽层 构成的夹断区。 电子沿沟道从源极向漏极运动，达 到夹断区边缘时，受夹断区强电场 的作用，很快漂移到漏极。 VDS的变化主要体现在夹断区上， 对沟道长度和沟道内的场强影响不 大，因此可以近似认为沟道电流保 持恒定。
VGS I D =I0 exp VT
漏电流以有限的速率 下降，亚阈值导电导 致较大的功率损耗。
35
（七）MOS器件电容
栅和沟道间的氧化层电容 C1 WLCOX 衬底和沟道间的耗尽层电容 C2 WL q si N sub / 4F 栅与源和漏间的交叠电容C3、C4 源/漏区与衬底之间的结电容。 分为：下极板电容Cj和侧壁电容Cjsw 不同结构的管子会 具有不同的结电容
处理自然界信号 —信号的采集、接收、放大、滤波 （传感器、无线射频接收器、放大器、模拟滤波器） 数字信号处理链路必需且重要的器件 —模拟信号到数字信号的转换，如ADC —数字信号到模拟信号的转换，如DAC
模拟集成电路的重要性
3
（2）为什么要集成
电子（便携）设备的需求 —减小尺寸、重量 —降低功耗 —提高可靠性
n+ 耗尽层
通过Vgs、Vds 电压控制导电沟 道中的电流强度。
衬底或（硅）体B
NMOS管结构
11
MOS晶体管的版图和电路符号
沟道宽度 沟道宽度 沟道长度
12
13
1.3 MOS管工作原理
14
（一）NMOS管工作原理
1、工作原理
（1）VGS ＝0 －两个有源区被衬底分 隔，等效于背靠背的 两个PN结 －源极和漏极之间没有 电流。
封装测试
数字ASIC设计流程
9
1.2 金属氧化物半导体晶体管（MOSFET)
10
MOSTET，导电性由电容控制的器件。
◦ 电容上的电压用来控制导电沟道电流强度。
◦ 氧化层构成控制电容
栅极
源极
S G L
漏极
D
W
当Vgs>Vth时， 形成一个N型的 反型层(少子）， 构成导电沟道。
n+ p CBC
CGC 氧化层 导电沟道 Leff
L’
V(x）= VGS－VTH
24
因此：
当忽略L的变化，VDS≥VGS－VTH时，饱和区电流为：
工作在饱和区的MOS管可以看作是一个电流源，其电流 受过驱动电压控制。
数字电路的晶体管工作在什么区域？
25
（二）PMOS管工作原理
1、工作原理
给栅极加负电压，即 VSG>0，负电压吸引空穴 到衬底表面，形成耗尽 层。 当VSG增加到一定值 （阈值电压）时，在栅 极绝缘层和耗尽层之间 形成P型反型层，从而形 成导电沟道。
＝1/Ron
深线性区等 效电阻
29
（四）IV特性总结
截止区： VGS VTH 深线性区： 线性区： VDS VGS VTH 饱和区：
ID 0
I D n Cox
I D nCox
W VGS VTH VDS L
ID
1 W 2 nCox VGS VTH 2 L
p+
D B
+ v DS -
+ -
G
vGS
S
v DS
vGS
+ +
G D
B S
n+
n+
p-
耗尽层
15
（2）当VGS>0，VGB>0，VDS＝0
衬底中的电子受到吸引，向衬 底表面运动；空穴受到排斥，向 衬底内部运动。向上运动的电子 与表面的空穴复合，形成了一层 耗尽层，形成一个栅极指向衬底 的垂直电场EV 。
27
2、IV特性
μp为空穴的迁移率，是电子迁移率的1/2到1/4，因此 PMOS具有较低的“电流驱动能力”。 当PMOS工作在饱和区时，电流为：
28
（三）跨导
MOS管工作时，其漏极电流受过驱动电压控制，定义 跨导为电压转换电流的能力：
当MOS管工作在饱和区时，其跨导为
当MOS管进 入线性区时， 跨导下降， 故作为放大 应用，通常 使MOS管工 作在饱和区
VDS -
+
VGS B p+ S n+
+
随着VGS的升高，电场EV越来越 强，表面层吸引的电子越来越多， 耗尽层也越来越厚。
G D
n+ EV
p-
16
当VGS 增大到一定值时，在耗尽层和绝 缘层之间形成一个N型薄层，称为“反 型层”。
该反型层将漏极和源极两个N＋有源区 连通，构成了源漏之间的导电沟道。 刚好产生反型层所需的VGS电压称为阈 值电压或开启电压（Vth）。 VGS电压越大，电场EV越强，吸引的电 子越多，导电沟道就越厚。 导电沟道出现后，若VDS=0，还不能 产生沟道电流。
定义：
受VDS控制
1 W 2 nCox VGS VTH 1＋VDS 2 L 为沟道长度调制系数，对于较长的沟道，较小 ID
λ∝1/L
34
3、亚阈值导电性
VGS<VTH时，沟道内仍然有一个弱反型层，并有漏电 流存在，与VGS成指数关系。
栅极电压对漏极电流的控制从饱和区的平方律变成 亚阈值区的指数规律
考虑沟道长度调制 效应小信号模型
考虑沟道长度调制 效应、体效应的小 信号模型
37
1、沟道长度调制效应等效模型 由于沟道长度调制，其漏电流的变化和VDS成线性关系， 因此可以用一个线性电阻r0来等效沟道长度调制效应：
r0影响 模拟 电路的许多 特性，如放 大器的最大 增益等。
r0
VDS 1 I D I D / VDS 1Hale Waihona Puke Baidu
8
仿真验证电路性能
修改电路参数、拓扑
版图设计
版图参数提取
测试方案设计
工 艺
芯片制造
测试与分析
单元库
系统要求
综合
系统设计和 功能划分
系 统 及 功 能 级 设 计
门级仿真
单元库
逻 辑 及 电 路 设 计
系统仿真
自动布局布线 版
寄存器传输 级(RTL)设计
物理验证 后 仿真
图 设 计
功能仿真
制版流片
模拟CMOS集成电路设计
Design of Analog CMOS Integrated Circuit
Institute of VLSI Design, Hefei U.of Tech
第一讲 基础知识
1
1.1 概 述
2
1、为什么需要模拟集成电路？
（1）为什么需要模拟电路
自然界的信 号大多是模 拟信号
（2）IV特性分析 当 具有峰值电流：
过驱动 电压
电路设 计基础
时
宽长比
22
A）当
MOS管工作在三极管区（线性区） B）当
此时MOS工作在深三极管，或深线性区，等效为一个受 过驱动电压控制的电阻，其等效电阻为：
23
C）当
时
？
漏极电流并不遵循抛物线特性，而是相对恒定，此时 MOS管工作在饱和区。 若VDS略大于VGS－VTH， 反型层在x≤L处（L’）终止， 沟道被夹断。 当V(x)接近VGS－VTH时，Qd＝0， 因此此时积分应从X＝0到x＝L’， 其中L’是Qd下降到0的点，右式则 从V(x)＝0到V(x）= VGS－VTH
N衬底
26
I
当VSD>0，开始有电流。电流的方向从源到漏。沟道 电流随VSG增加而增加。 当VSG＜VTH时，截止； 当VSD＜VSG－VTH时，PMOS工作在线性区； 当VSD<<VSG－VTH时，PMOS工作在深线性区； 当VSD≥VSG－VTH时，沟道被夹断，PMOS进入饱和区， 电流相对恒定。
n+
双阱工艺（集成N阱、P阱），提高器件密度，抑制 寄生晶体管影响以及闩锁现象。
7
3、 模拟集成电路设计流程
设计目标和性能要求 确定电路拓扑结构和初始 器件参数
电路设计
仿真占用大量设计 时间 需要对工艺、器件、 电路的深入理解 在各个不同的设计 阶段都需要知识和 经验 模拟集成电路设计 是基于电路知识和 经验之上的艺术创 造
B S p+ n+ n+ VDS +
VGS
+ G D
p-
反型层
17
（3）当VGS>0，VDS>0 如果VDS >0，则电子从源极向漏 极移动，产生了沟道电流ID。 同时，由漏极沿沟道至源极将产生 压降，栅极与沟道中各点的电压差 不再相等，栅极与源极之间的电压 VGS最高，和漏极之间的电压VGD最 低。
单位长度总电荷 单位长度总电容
20
沿沟道x点处的电荷密度为：
沟道x点的电势，以源级为参考点
电流为：
载流子为电子，电荷为负，电荷运动方向与电流 方向相反
其中：
v＝μE μ为载流子的迁移率，E为电场 E＝－dV(x）/dx
得到：
21
在整个沟道长度内积分得：
由于ID沿沟道方向是常数，因此：
电流随VGS的 增大而增加
（九）PMOS小信号模型
可用 r0=1/λIsd来 替代
41
主流工艺，集 成度高、功耗 低、速度快、 抗干扰性强 速度高， 功耗大， 集成度低 最早MOS工 艺，速度低
6
CMOS工艺
B S G D B S p+ n 型阱 p 型衬底 n 阱CMOS工艺 B S n+ p 型阱 n 型衬底 p 阱CMOS工艺 G D B S p+ G D p+ G D n+ n+ p+
VDS
-
+ +
VGS
G D n+
B p+ p-
S n+
夹断区
19
2、NMOS 管IV特性推导与分析
（1）IV特性推导
Id
载流子从源级运动至漏极，设沟道中的电流为I，沿电流 方向的的电荷密度为Qd（C/m），电荷移动的速度为v （m/s)，则 当VGS＝VTH时，开始形成反型层，其电荷密度正比于VGS－ VTH 。
D G S
S
VD-VG＝VTH
G VG-VD＝VTH VG-VD>VTH 进入线性区
D
VD-VG>VTH 进入线性区
31
（六）二级效应
－体效应 －沟道长度调制效应 －亚阈值导电性
－短沟道效应
32
1、体效应（背栅效应）
当VBS<0时，栅极和衬底之间的电位差加大，耗尽层 的厚度也变大，耗尽层内电荷量增加，造成阈值电压 变大。
VTH VTH 0 ( 2 | F | VSB 2 | F |)
2q Si Nsub
N SUB kT Cox , 体效应系数；F (V ) ln( )，反型层表面电势 q ni
33
2、沟道长度调制效应
当VDS≥VGS－VTH时，导电沟道产生夹断 MOS管的漏源电压VDS控制夹断区长度L’=（L－△L） 夹断区长度的变化导致MOS管沟道电流变化
电容存在于四 个端子中的任 意两个之间
36
（八）NMOS小信号模型
MOS管的I/V特性构成MOSFET的大信号模型。 当信号对偏臵影响小，就可以用小信号模型简化计算， 小信号模型是工作点附近的大信号模型的近似。
基本小信号模型， ID=gmVGS
模拟电路中大 多MOS被偏 臵在饱和区
沟道长度调制 效应等效模型 体效应等 效模型
2、体效应等效模型
1 W nCOX (VGS VTH ) 2 2 L 1 ID
衬底电势VBS影响阈值电压，因而影响过驱动电压， 进而影响漏电流。因此，漏电流是衬底电势的 函数。
38
用D、S之间的电流源来模拟体效应，其电流值为 其中，
gm
＝η
39
3、完整的MOS小信号模型
包括电容
40
W 1 2 V V V VDS GS TH DS L 2
un ：载流子迁移率 Cox ：单位面积栅氧电容 宽长比 VTH ： 阈值电压
W/L：
30
（五）对NMOS和PMOS工作状态的判别
当VGD不足以形成反型层时，沟道被夹断，饱和
VG-VD<VTH，夹断发生， 饱和； VD-VG<VTH,夹断发生， 饱和。
系统集成的需求
—SOC （System on a chip） —模拟/混合信号集成电路设计的需要
4
（3）模拟/混合信号IC发展趋势和主流应用方向
发展趋势：
—高速
—高精度 —低功耗 —小尺寸 主流应用方向
无线通信系统、蜂窝手机、数字电视、数码相机、 医学图像处理、音频处理
5
2、集成电路工艺
超高速、高频 IC 光电集成器件
VDS + VGS B S EH p+ n+ n+ + G D
沟道中垂直方向的电场EV沿源极到 漏极的方向逐渐变弱，导致沟道越 来越窄。
p-
ID
18
漏极电位进一步上升， 当 VDS≥VGS－VTH时，即VGD<VTH， 漏极的反型层消失，出现由耗尽层 构成的夹断区。 电子沿沟道从源极向漏极运动，达 到夹断区边缘时，受夹断区强电场 的作用，很快漂移到漏极。 VDS的变化主要体现在夹断区上， 对沟道长度和沟道内的场强影响不 大，因此可以近似认为沟道电流保 持恒定。
VGS I D =I0 exp VT
漏电流以有限的速率 下降，亚阈值导电导 致较大的功率损耗。
35
（七）MOS器件电容
栅和沟道间的氧化层电容 C1 WLCOX 衬底和沟道间的耗尽层电容 C2 WL q si N sub / 4F 栅与源和漏间的交叠电容C3、C4 源/漏区与衬底之间的结电容。 分为：下极板电容Cj和侧壁电容Cjsw 不同结构的管子会 具有不同的结电容
处理自然界信号 —信号的采集、接收、放大、滤波 （传感器、无线射频接收器、放大器、模拟滤波器） 数字信号处理链路必需且重要的器件 —模拟信号到数字信号的转换，如ADC —数字信号到模拟信号的转换，如DAC
模拟集成电路的重要性
3
（2）为什么要集成
电子（便携）设备的需求 —减小尺寸、重量 —降低功耗 —提高可靠性
n+ 耗尽层
通过Vgs、Vds 电压控制导电沟 道中的电流强度。
衬底或（硅）体B
NMOS管结构
11
MOS晶体管的版图和电路符号
沟道宽度 沟道宽度 沟道长度
12
13
1.3 MOS管工作原理
14
（一）NMOS管工作原理
1、工作原理
（1）VGS ＝0 －两个有源区被衬底分 隔，等效于背靠背的 两个PN结 －源极和漏极之间没有 电流。
封装测试
数字ASIC设计流程
9
1.2 金属氧化物半导体晶体管（MOSFET)
10
MOSTET，导电性由电容控制的器件。
◦ 电容上的电压用来控制导电沟道电流强度。
◦ 氧化层构成控制电容
栅极
源极
S G L
漏极
D
W
当Vgs>Vth时， 形成一个N型的 反型层(少子）， 构成导电沟道。
n+ p CBC
CGC 氧化层 导电沟道 Leff
L’
V(x）= VGS－VTH
24
因此：
当忽略L的变化，VDS≥VGS－VTH时，饱和区电流为：
工作在饱和区的MOS管可以看作是一个电流源，其电流 受过驱动电压控制。
数字电路的晶体管工作在什么区域？
25
（二）PMOS管工作原理
1、工作原理
给栅极加负电压，即 VSG>0，负电压吸引空穴 到衬底表面，形成耗尽 层。 当VSG增加到一定值 （阈值电压）时，在栅 极绝缘层和耗尽层之间 形成P型反型层，从而形 成导电沟道。
＝1/Ron
深线性区等 效电阻
29
（四）IV特性总结
截止区： VGS VTH 深线性区： 线性区： VDS VGS VTH 饱和区：
ID 0
I D n Cox
I D nCox
W VGS VTH VDS L
ID
1 W 2 nCox VGS VTH 2 L
p+
D B
+ v DS -
+ -
G
vGS
S
v DS
vGS
+ +
G D
B S
n+
n+
p-
耗尽层
15
（2）当VGS>0，VGB>0，VDS＝0
衬底中的电子受到吸引，向衬 底表面运动；空穴受到排斥，向 衬底内部运动。向上运动的电子 与表面的空穴复合，形成了一层 耗尽层，形成一个栅极指向衬底 的垂直电场EV 。
27
2、IV特性
μp为空穴的迁移率，是电子迁移率的1/2到1/4，因此 PMOS具有较低的“电流驱动能力”。 当PMOS工作在饱和区时，电流为：
28
（三）跨导
MOS管工作时，其漏极电流受过驱动电压控制，定义 跨导为电压转换电流的能力：
当MOS管工作在饱和区时，其跨导为
当MOS管进 入线性区时， 跨导下降， 故作为放大 应用，通常 使MOS管工 作在饱和区
VDS -
+
VGS B p+ S n+
+
随着VGS的升高，电场EV越来越 强，表面层吸引的电子越来越多， 耗尽层也越来越厚。
G D
n+ EV
p-
16
当VGS 增大到一定值时，在耗尽层和绝 缘层之间形成一个N型薄层，称为“反 型层”。
该反型层将漏极和源极两个N＋有源区 连通，构成了源漏之间的导电沟道。 刚好产生反型层所需的VGS电压称为阈 值电压或开启电压（Vth）。 VGS电压越大，电场EV越强，吸引的电 子越多，导电沟道就越厚。 导电沟道出现后，若VDS=0，还不能 产生沟道电流。
定义：
受VDS控制
1 W 2 nCox VGS VTH 1＋VDS 2 L 为沟道长度调制系数，对于较长的沟道，较小 ID
λ∝1/L
34
3、亚阈值导电性
VGS<VTH时，沟道内仍然有一个弱反型层，并有漏电 流存在，与VGS成指数关系。
栅极电压对漏极电流的控制从饱和区的平方律变成 亚阈值区的指数规律
考虑沟道长度调制 效应小信号模型
考虑沟道长度调制 效应、体效应的小 信号模型
37
1、沟道长度调制效应等效模型 由于沟道长度调制，其漏电流的变化和VDS成线性关系， 因此可以用一个线性电阻r0来等效沟道长度调制效应：
r0影响 模拟 电路的许多 特性，如放 大器的最大 增益等。
r0
VDS 1 I D I D / VDS 1Hale Waihona Puke Baidu
8
仿真验证电路性能
修改电路参数、拓扑
版图设计
版图参数提取
测试方案设计
工 艺
芯片制造
测试与分析
单元库
系统要求
综合
系统设计和 功能划分
系 统 及 功 能 级 设 计
门级仿真
单元库
逻 辑 及 电 路 设 计
系统仿真
自动布局布线 版
寄存器传输 级(RTL)设计
物理验证 后 仿真
图 设 计
功能仿真
制版流片
模拟CMOS集成电路设计
Design of Analog CMOS Integrated Circuit
Institute of VLSI Design, Hefei U.of Tech
第一讲 基础知识
1
1.1 概 述
2
1、为什么需要模拟集成电路？
（1）为什么需要模拟电路
自然界的信 号大多是模 拟信号
（2）IV特性分析 当 具有峰值电流：
过驱动 电压
电路设 计基础
时
宽长比
22
A）当
MOS管工作在三极管区（线性区） B）当
此时MOS工作在深三极管，或深线性区，等效为一个受 过驱动电压控制的电阻，其等效电阻为：
23
C）当
时
？
漏极电流并不遵循抛物线特性，而是相对恒定，此时 MOS管工作在饱和区。 若VDS略大于VGS－VTH， 反型层在x≤L处（L’）终止， 沟道被夹断。 当V(x)接近VGS－VTH时，Qd＝0， 因此此时积分应从X＝0到x＝L’， 其中L’是Qd下降到0的点，右式则 从V(x)＝0到V(x）= VGS－VTH
N衬底
26
I
当VSD>0，开始有电流。电流的方向从源到漏。沟道 电流随VSG增加而增加。 当VSG＜VTH时，截止； 当VSD＜VSG－VTH时，PMOS工作在线性区； 当VSD<<VSG－VTH时，PMOS工作在深线性区； 当VSD≥VSG－VTH时，沟道被夹断，PMOS进入饱和区， 电流相对恒定。
n+
双阱工艺（集成N阱、P阱），提高器件密度，抑制 寄生晶体管影响以及闩锁现象。
7
3、 模拟集成电路设计流程
设计目标和性能要求 确定电路拓扑结构和初始 器件参数
电路设计
仿真占用大量设计 时间 需要对工艺、器件、 电路的深入理解 在各个不同的设计 阶段都需要知识和 经验 模拟集成电路设计 是基于电路知识和 经验之上的艺术创 造
B S p+ n+ n+ VDS +
VGS
+ G D
p-
反型层
17
（3）当VGS>0，VDS>0 如果VDS >0，则电子从源极向漏 极移动，产生了沟道电流ID。 同时，由漏极沿沟道至源极将产生 压降，栅极与沟道中各点的电压差 不再相等，栅极与源极之间的电压 VGS最高，和漏极之间的电压VGD最 低。
单位长度总电荷 单位长度总电容
20
沿沟道x点处的电荷密度为：
沟道x点的电势，以源级为参考点
电流为：
载流子为电子，电荷为负，电荷运动方向与电流 方向相反
其中：
v＝μE μ为载流子的迁移率，E为电场 E＝－dV(x）/dx
得到：
21
在整个沟道长度内积分得：
由于ID沿沟道方向是常数，因此：
电流随VGS的 增大而增加
（九）PMOS小信号模型
可用 r0=1/λIsd来 替代
41
主流工艺，集 成度高、功耗 低、速度快、 抗干扰性强 速度高， 功耗大， 集成度低 最早MOS工 艺，速度低
6
CMOS工艺
B S G D B S p+ n 型阱 p 型衬底 n 阱CMOS工艺 B S n+ p 型阱 n 型衬底 p 阱CMOS工艺 G D B S p+ G D p+ G D n+ n+ p+
VDS
-
+ +
VGS
G D n+
B p+ p-
S n+
夹断区
19
2、NMOS 管IV特性推导与分析
（1）IV特性推导
Id
载流子从源级运动至漏极，设沟道中的电流为I，沿电流 方向的的电荷密度为Qd（C/m），电荷移动的速度为v （m/s)，则 当VGS＝VTH时，开始形成反型层，其电荷密度正比于VGS－ VTH 。
D G S
S
VD-VG＝VTH
G VG-VD＝VTH VG-VD>VTH 进入线性区
D
VD-VG>VTH 进入线性区
31
（六）二级效应
－体效应 －沟道长度调制效应 －亚阈值导电性
－短沟道效应
32
1、体效应（背栅效应）
当VBS<0时，栅极和衬底之间的电位差加大，耗尽层 的厚度也变大，耗尽层内电荷量增加，造成阈值电压 变大。