北邮计算机组成原理实验ppt

AR+1 CER# 地 Vcc
TEC-5 北京邮电大学计算机科学与技术学院系统结构实验室
实验任务
• 将实验电路与控制台的有关信号进行线路连接，方 • •
法同前面的实验。 用8位SW7~SW0数据开关向RF中的四个通用寄存 器分别置入以下数据：R0=0FH, R1=0F0H, R2=55H, R3=0AAH。 演示 用8位数据开关向AR送入地址0FH，然后将R0中的 数据0FH写入双端口存储器中。用同样的方法，依 次将R1，R2，R3中的数据分别置入RAM的0F0H， 55H，0AAH单元。演示
TEC-5 北京邮电大学计算机科学与技术学院系统结构实验室
12
逻辑测试笔使用说明
• 将黑色鱼夹接地(GND)，红色接被测设备的
Vcc(+5V)电源。
• 本产品寻找故障的方法有两种：一种是先用逻辑
笔检出关键信号（如时钟、起动、移位、复位） 丢失的地方，根据被测设备的逻辑原理把故障缩 小到一个较小的范围内，再对被怀疑的组件配合 脉冲笔进行脉冲注入—响应测试，判断组件的好 坏。另一种方法是先对某串电路进行脉冲注入— 响应测试，看信号能否从始端送到终端，用同样 方法检查每一串电路，直到把故障找出来。
TEC-5 北京邮电大学计算机科学与技术学院系统结构实验室
31
实验要求
• 做好实验预习，掌握IDT7132双端口存储器
的功能特性及使用方法。 • 写出实验报告，内容： • 实验目的 • 实验任务的数据表格，检测结果。
TEC-5 北京邮电大学计算机科学与技术学院系统结构实验室
32
三 数据通路组成实验
TEC-5 北京邮电大学计算机科学与技术学院系统结构实验室
22
二 双端口存储器原理实验
• 实验目的： • 了解双端口静态随机存储器IDT7132的工作
特性及使用方法。 • 了解半导体存储器怎样存储和读出数据。 • 了解双端口存储器怎样并行读写，产生冲突 的情况如何。
TEC-5 北京邮电大学计算机科学与技术学院系统结构实验室
TEC-5 北京邮电大学计算机科学与技术学院系统结构实验室
28
参考连线：
置DP=1,DB=0,编程开关拨到正常位置
数据 通路 电平 开关
LDAR# LDPC# CEL# LR/W# RAM– BUS# CER# SW– BUS#
K0
K1
K2
K3
K4
K5
K6
AR+1 和 PC+1 两个信号接地
TEC-5 北京邮电大学计算机科学与技术学院系统结构实验室
23
TEC-5 北京邮电大学计算机科学与技术学院系统结构实验室
24
TEC-5 北京邮电大学计算机科学与技术学院系统结构实验室
25
TEC-5 北京邮电大学计算机科学与技术学院系统结构实验室
26
电路框图
TEC-5 北京邮电大学计算机科学与技术学院系统结构实验室
27
实验设备
• TEC-5计算机组成原理实验系统1台； • TDS1001数字存储示波器1台； • 逻辑测试笔1支。
TEC-5 北京邮电大学计算机科学与技术学院系统结构实验室
8
时序发生器
TEC-5 北京邮电大学计算机科学与技术学院系统结构实验室
9
基本时序波形
MF周期2μS，占空比50%，T1~T4的脉宽2μS。微指令周期8μS。 TEC-5 北京邮电大学计算机科学与技术学院系统结构实验室 10
时序发生器
• 本实验设备设计：执行一条微指令需要4个
37
TEC-5 北京邮电大学计算机科学与技术学院系统结构实验室
实验任务
• 分别将RAM的0AAH单元数据写入R0，55H
单元数据写入R1，0F0H单元数据写R2， 0FH单元数据写入R3。然后将R0~R3中的数 据读出，验证数据的正确性，并记录数据。
演示
TEC-5 北京邮电大学计算机科学与技术学院系统结构实验室
TEC-5 北京邮电大学计算机科学与技术学院系统结构实验室
15
一 运算器组成实验
• • • • •
实验目的: 1.熟悉双端口通用寄存器堆的读写操作。 2.熟悉简单运算器的数据传送通路。 3.验证运算器74LS181的算术逻辑功能。 4.按给定数据，完成指定的算术、逻辑 运算。
TEC-5 北京邮电大学计算机科学与技术学院系统结构实验室
5
LDRi T3 S3 S2 S1 S0
DBUS 7-0 C ALU 74LS181
数据通路总体框图
ALU-BUS# M
IBUS7-0 数据 指令 RAM IDT7132
RAM-BUS#
LR/W# T2 CEL# AR+1
A
B
Cn#
CER#
AR7-0
PC7-0
DR1 74LS273 LDDR1 T2 RD1 RD0 WR1 WR0 LDRi T3
DR2 74LS273 RS-BUS# LDDR2
AR PC PC+1 74LS163 74LS163 LDPC# T2
T2
LDAR# T2
A
RF ispLSI1016
B
RS1 RS0
控制信号 IR7-4 控制器
C SWC SWB SWA
74LS273
IR
LDIR T3
6
SW-BUS#
控制台
TEC-5 北京邮电大学计算机科学与技术学院系统结构实验室
节拍脉冲，利用单拍方式可完成一条微指 令的操作。 • 硬连线控制器执行一条机器指令需要3个节 拍电位。SKIP为空余W节拍的跳转信号。
TEC-5 北京邮电大学计算机科学与技术学院系统结构实验室
11
逻辑测试笔
• TTL/CMOS逻辑测试笔 • 测试TTL/CMOS逻辑高 (H)低(L)电平； • 测试连续脉冲( )； • 单次脉冲计数器(D)；
• 进一步熟悉计算机的数据通路； • 将双端口通用寄存器堆和双端口存储器模块
联机； • 掌握数字逻辑电路中故障的一般规律，以及 排除故障的一般原则和方法； • 锻炼分析问题与解决问题的能力，在出现故 障的情况下，独立分析故障现象并排除故障。
TEC-5 北京邮电大学计算机科学与技术学院系统结构实验室
33
TEC-5 北京邮电大学计算机科学与技术学院系统结构实验室
2
实验系统简介
• 控制台； • 数据通路； • 控制器； • 用户自选器件试验区； • 时序电路； • 电源部分；
TEC-5 北京邮电大学计算机科学与技术学院系统结构实验室
3
实验系统简介
控制器 时序电路 数据通路 数 据 开 关
控制台开关
•
•
TEC-5 北京邮电大学计算机科学与技术学院系统结构实验室
30
实验任务
• 观察上述各单元中的内容是否正确。注意：
总线上禁止两个以上部件同时向总线输出数 据。当存储器进行读出操作时，必须关闭 SW-BUS三态门！当向AR送入地址时，双端 口存储器不能被选中。 • （4）通过双端口存储器的右端口，读出数据， 观察结果是否正确。演示 • （5）双端口存储器的并行读写和访问冲突测 试。演示
的线路进行连接。 2.用开关SW7~SW0向通用寄存器堆RF内的 R0~R3寄存器置数。演示 然后读出R0~R3的内容，在数据总线DBUS 上显示出来。 演示 4.将R0写入DR1，将R1写入DR2 。演示 3.验证ALU的正逻辑算术运算，演示 逻辑运算功能。演示
•
• • •
TEC-5 北京邮电大学计算机科学与技术学院系统结构实验室
38
实验要求
• 做好实验预习，掌握实验电路的数据通路特
电路框图
TEC-5 北京邮电大学计算机科学与技术学院系统结构实验室
34
实验设备
• TEC-5计算机组成原理实验系统1台； • TDS1001数字存储示波器1台； • 逻辑测试笔1支。
TEC-5 北京邮电大学计算机科学与技术学院系统结构实验室
35
参考连线：
数据 通路
RS0 RS1 RD0
RD1 WR0 WR1 LDRi
20
74LS181 ALU算数/逻辑运算功能表
TEC-5 北京邮电大学计算机科学与技术学院系统结构实验室
21
实验要求
• 做好实验预习，掌握运算器的数据传输通路
及其功能特性，熟悉实验中所用模拟开关的 作用和使用方法。 • 写出实验报告，内容： • 实验目的 • 实验任务的数据表格，控制信号模拟开关值， 运算结果。
脉冲按钮
拨动开关
TEC-5 北京邮电大学计算机科学与技术学院系统结构实验室
4
实验系统简介
控存E2PROM 微命令指示灯 PC指示灯 IDT7132 ABUS指示灯 寄存器堆isp1016 电源指示灯及插座 控存改写 逻辑笔插座及指示
IBUS指示灯
DBUS指示灯 运算器74LS181
TEC-5 北京邮电大学计算机科学与技术学院系统结构实验室
LDDR1
模拟 开关
数据 通路 模拟 开关 数据 通路 模拟 开关
K0
RS– BUS#
K1
SW– BUS#
K2
ALU– BUS#
K3
RAM– BUS#
K4
K5
LR/W#
K6
CEL#
K7
LDAR#
K8
K9
K10 Cn# Vcc
K11 M 地
K12 S0 地 S1 地
K13 S2 地
K14 S3 地
36
WR0
WR1
RD0
RD1
RS0
RS1
LDRi
K0
LDDR1
K1
K2
S0
K3
S1
K4
S2
K5
S3
K6
M
LDDR2
K7
K7
K8
K9 K10 K11 K12
RS–BUS# Cn#
ALU–BUS#
SW–BUS#
K13
K14
K15
Vcc
19
TEC-5 北京邮电大学计算机科学与技术学院系统结构实验室
实验任务
• 1.按图要求,将运算器模块与实验台操作板上 •
计算机组成原理实验
课程实验 北京邮电大学 计算机科学与技术学院实验中心 系统结构实验室 2009年3月
课程实验
• TEC-5计算机组成原理实验系统 • 1 运算器组成实验 （3学时）； • 2 双端口存储器原理实验 （3学时）； • 3 数据通路组成实验 （3学时）； • 4 微程序控制器组成实验 （3学时）； • 5 CPU组成和机器指令执行实验（4学时）；
IR3-0
时序发生器
• 时钟源，时序脉冲产生和译码电路，时序
启停逻辑等 ； • 提供CPU周期所需的时序信号，取指并执 行指令。 • 提供500KHz、50KHz、5KHz固定时钟； • 提供数据通路和控制器各寄存器所需的节 拍脉冲信号T1、T2、T3、T4； • W1、W2、W3位节拍电位信号供硬连线控 制器使用。
TEC-5 北京邮电大学计算机科学与技术学院系统结构实验室
7
时序发生器
• 单拍：DP=1，DB=0，TJ=0按下QD按钮产
生一组T1-T4节拍脉冲信号后停机，停在T4 。 • 单步：DP=0，DB=1，TJ=0按下QD按钮产 生一组W1~W3节拍电位信号后停机，停在 W3。 • 连续：DP=0，DB=0，TJ=0按下QD按钮产 生连续不断的节拍脉冲信号。 • TJ=1时，可使连续脉冲停止，时序停在T4 或W3。
16
电路框图
TEC-5 北京邮电大学计算机科学与技术学院系统结构实验室
17
实验设备
• TEC-5计算机组成原理实验系统1台； • TDS1001数字存储示波器1台； • 逻辑测试笔1支。
TEC-5 北京邮电大学计算机科学与技术学院系统结构实验室
18
参考连线：
数据 通路 电平 开关 数据 通路 电平 开关 数据 通路 电平 开关
“L”灯亮 “H”灯亮 来一脉冲“∏”灯闪动一次
来自百度文库单脉冲 捕捉
正极性 负极性
TEC-5 北京邮电大学计算机科学与技术学院系统结构实验室
14
逻辑测试笔使用说明
• 若需拆卸，先把电源插座上的螺帽旋下，
然后旋开笔壳与探针即可维修。 • 注：①当测试TTL电路逻辑笔的开关拨到标 有“TTL”的一侧，测试CMOS电路将开关 拨到标有“CMOS”的一侧。 • ②逻辑笔测试电平指标与TTL和CMOS标准 相一致。
29
实验任务
• （1）按电路图将有关信号和二进制开关对应接好， •
接通电源。 （2）将数码开关SW7~SW0设置为00H，将此数 据作为地址置入AR；然后重新设置二进制开关控 制，将数码开关SW7~SW0上的数据00H写入 RAM中。演示 依此方法，向存储器的10H、20H 、 30H 、 40H 单元写入10H、20H 、 30H 、 40H。 （3）使用双端口存储器的左端口，依次读出 RAM第00H，10H，20H，30H，40H单元中的内 容 。演示
TEC-5 北京邮电大学计算机科学与技术学院系统结构实验室
13
测量内容 静态测量
输入信号
低电平 高电平 中间态 高阻态
5MHz正脉冲 5MHz负脉冲 0.3MHz方波
显示结果
“L”灯亮 “H”灯亮 “L”、“H”灯都不亮 “D”灯亮
“L”、“∏”灯亮 “H”、“∏”灯亮
动态测量
“L”、“H”、“∏”灯都亮