3-8自动循环计数器

《自动循环计数器》

——课程设计报告

学院：信息科学与技术学院

专业：电子信息工程

班级：2010级（2）班

姓名：梁亚龙沈纪军

学号：2010508123 2010508136

20 12年7 月5 日

目录

1、设计目的………………………………………………………………………..

2、实验器材………………………………………………………………………..

3、设计思路………………………………………………………………………..

4、功能模块………………………………………………………………………..

5、设计电路图…………………………………………………………………….

6、工作原理…………………………………………………………………………

7、仿真截图…………………………………………………………………………

8、报告总结…………………………………………………………………………

9、参考文献…………………………………………………………………….

一：设计目的

1、熟练掌握计数器、编码器、译码器的原理和应用。

2、加深对加减循环计数和显示电路的理解。

二：实验器材

74LS191计数器、74LS48 TTL BCD—7 段译码器、74LS298D数据选择器，74LS48D 译码器、7个电阻，一个函数信号发生器

三、设计思路

1、译码驱动显示部分：计数输出结果送至译码输出显示部分。

2、控制部分：实现加或减循环计数功能由控制部分完成。

3、计数部分：完成BCD码3~9的可逆加或减循环计数。

系统方框图如下：

四、功能模块

1. 74LS191计数器、

74LS191 为可预置的四位二进制加/减法计数器，其管脚图如下图所示：

RCO 进位/借位输出端

MAX /MIN 进位/借位输出端

CTEN 计数控制端

QA-QD 计数输出端

U/D 计数控制端

CLK 时钟输入端

LOAD 异步并行置入端（低电平有效）。

其功能表如下所示：

2.74LS48 TTL BCD—7 段译码器、

7段显示译码器74LS48是输出高电平有效的译码器，

74LS48/SN74LS48 引脚功能图

74LS48除了有实现7段显示译码器基本功能的输入（DCBA ）和输出（Ya ～Yg ）端外，74LS48还引入了灯测试输入端（LT ）和动态灭零输入端（RBI ），以及既有输入功能又有输出功能的消隐输入/动态灭零输出（BI/RBO ）端。 74LS48所具有的逻辑功能： （1）7段译码功能（LT=1，RBI=1）

在灯测试输入端（LT ）和动态灭零输入端（RBI ）都接无效电平时，输入DCBA 经74LS48译码，输出高电平有效的7段字符显示器的驱动信号，显示相应字符。除DCBA = 0000外，RBI 也可以接低电平 （2）消隐功能（BI=0） （3）灯测试功能（LT = 0） （4）动态灭零功能（LT=1，RBI=1）

U6

74LS138D

Y015Y114Y213Y312Y411Y510Y69Y77

A

1

B 2

C 3G1

6~G2A 4~G2B 5GND 8VCC

16

引脚图

74LS138 为3 线－8 线译码器，共有 54/74S138和 54/74LS138

两种线路结构型式。 其工作原理如下：

当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为低电平时，可将地址端（A 、B 、C ）的二进制编码在一个对应的输出端以低电平译出。

利用 G1、/(G2A)和/(G2B)可级联扩展成 24 线译码器；若外接一个反 相器还可级联扩展成 32 线译码器。

若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器。

4.74LS298D

U1

74LS298D

A13

B21A22B14C19C25D17WS 10D26CLK 11QA 15QB 14QC 13QD

12

GND

8

VCC 16

74LS298为带储存的四组2选1 数据选择器，数据选择端S 可选择两个4位数据(A1-D1),（A2-D2）中的一个，在时钟CLK 脉冲下降沿作用下被选取的数据传

送到输出端QA-QD. 引出端符号：

WS 选择输入端

CLK 时钟输入端（下降沿有效） A1-D1,A2-D2 数据输入端 QA-QD 输出端

5. XFG1（函数信号发生器）

其工作原理如下图所示，其波动的频率都可自己调节，为了方便，故选择了频率为60Hz 。

五、电路设计图

六、工作原理

由函数信号发生器产生的脉冲送至74LS191的CLK端，做加法时，191的D/U’端需接地，通过手动开关实现。加法减法计数时按题目要求，9加1变成10，3减1应该变成9，在此利用74LS298双4位2选一数据选择器将预置数3（0011）或9（1001）选择一个数据送给191的预置数据端DCBA，实现的方法是，将加到10或减到2由138译码得到的负脉冲送到298的CLK端，CLK将与之的无论

加或减的预置数0011或1001数据送至191的预置端，298的WS端为数据选择端，即WS=1选0011加法预置数，WS=0选1001减法预置数。

七、仿真截图

加法截图