数字逻辑电路实验报告

合集下载

数字逻辑实验报告实验

数字逻辑实验报告实验

一、实验目的1. 理解数字逻辑的基本概念和基本原理。

2. 掌握数字逻辑电路的基本分析方法,如真值表、逻辑表达式等。

3. 熟悉常用数字逻辑门电路的功能和应用。

4. 提高数字电路实验技能,培养动手能力和团队协作精神。

二、实验原理数字逻辑电路是现代电子技术的基础,它主要研究如何用数字逻辑门电路实现各种逻辑功能。

数字逻辑电路的基本元件包括与门、或门、非门、异或门等,这些元件可以通过组合和连接实现复杂的逻辑功能。

1. 与门:当所有输入端都为高电平时,输出端才为高电平。

2. 或门:当至少有一个输入端为高电平时,输出端为高电平。

3. 非门:将输入端的高电平变为低电平,低电平变为高电平。

4. 异或门:当输入端两个高电平或两个低电平时,输出端为低电平,否则输出端为高电平。

三、实验内容1. 实验一:基本逻辑门电路的识别与测试(1)认识实验仪器:数字电路实验箱、逻辑笔、示波器等。

(2)识别与测试与门、或门、非门、异或门。

(3)观察并记录实验现象,分析实验结果。

2. 实验二:组合逻辑电路的设计与分析(1)设计一个简单的组合逻辑电路,如加法器、减法器等。

(2)根据真值表列出输入输出关系,画出逻辑电路图。

(3)利用逻辑门电路搭建电路,进行实验验证。

(4)观察并记录实验现象,分析实验结果。

3. 实验三:时序逻辑电路的设计与分析(1)设计一个简单的时序逻辑电路,如触发器、计数器等。

(2)根据电路功能,列出状态表和状态方程。

(3)利用触发器搭建电路,进行实验验证。

(4)观察并记录实验现象,分析实验结果。

四、实验步骤1. 实验一:(1)打开实验箱,检查各电路元件是否完好。

(2)根据电路图连接实验电路,包括与门、或门、非门、异或门等。

(3)使用逻辑笔和示波器测试各逻辑门电路的输出,观察并记录实验现象。

2. 实验二:(1)根据实验要求,设计组合逻辑电路。

(2)列出真值表,画出逻辑电路图。

(3)根据逻辑电路图连接实验电路,包括所需逻辑门电路等。

数字逻辑实验报告解析

数字逻辑实验报告解析

一、实验背景数字逻辑是电子技术与计算机科学的基础课程,它研究数字电路的设计与实现。

为了加深对数字逻辑电路的理解,我们进行了本次实验,通过实际操作和仿真,验证数字逻辑电路的理论知识,并掌握数字逻辑电路的设计与实现方法。

二、实验目的1. 理解数字逻辑电路的基本原理和组成。

2. 掌握逻辑门电路、组合逻辑电路和时序逻辑电路的设计方法。

3. 通过实验验证数字逻辑电路的功能,提高动手能力和分析问题能力。

三、实验内容1. 逻辑门电路实验(1)实验目的:学习分析基本的逻辑门电路的工作原理,掌握与门、或门、非门等基本逻辑门电路的逻辑功能。

(2)实验步骤:①按照实验指导书的要求,连接实验电路;②根据输入信号,观察输出信号,验证逻辑门电路的逻辑功能;③记录实验结果,分析实验现象。

(3)实验结果与分析:实验结果显示,与门、或门、非门等基本逻辑门电路的逻辑功能符合预期。

通过实验,我们加深了对逻辑门电路工作原理的理解。

2. 组合逻辑电路实验(1)实验目的:掌握组合逻辑电路的设计方法,验证组合逻辑电路的功能。

(2)实验步骤:①根据实验要求,设计组合逻辑电路;②按照实验指导书的要求,连接实验电路;③根据输入信号,观察输出信号,验证组合逻辑电路的功能;④记录实验结果,分析实验现象。

(3)实验结果与分析:实验结果显示,设计的组合逻辑电路功能符合预期。

通过实验,我们掌握了组合逻辑电路的设计方法,提高了逻辑思维能力。

3. 时序逻辑电路实验(1)实验目的:掌握时序逻辑电路的设计方法,验证时序逻辑电路的功能。

(2)实验步骤:①根据实验要求,设计时序逻辑电路;②按照实验指导书的要求,连接实验电路;③根据输入信号,观察输出信号,验证时序逻辑电路的功能;④记录实验结果,分析实验现象。

(3)实验结果与分析:实验结果显示,设计的时序逻辑电路功能符合预期。

通过实验,我们掌握了时序逻辑电路的设计方法,提高了逻辑思维能力。

四、实验总结通过本次实验,我们完成了以下任务:1. 理解了数字逻辑电路的基本原理和组成;2. 掌握了逻辑门电路、组合逻辑电路和时序逻辑电路的设计方法;3. 通过实验验证了数字逻辑电路的功能,提高了动手能力和分析问题能力。

数字逻辑电路实验报告

数字逻辑电路实验报告

数字逻辑电路实验报告数字逻辑电路实验报告引言:数字逻辑电路是现代电子科技中的重要组成部分,它广泛应用于计算机、通信、控制系统等领域。

本实验旨在通过实际操作,加深对数字逻辑电路原理的理解,并通过实验结果验证其正确性和可靠性。

实验一:基本逻辑门的实验在本实验中,我们首先学习了数字逻辑电路的基本组成部分——逻辑门。

逻辑门是数字电路的基本构建单元,它能够根据输入信号的逻辑关系,产生相应的输出信号。

我们通过实验验证了与门、或门、非门、异或门的工作原理和真值表。

以与门为例,当且仅当所有输入信号都为高电平时,与门的输出信号才为高电平。

实验中,我们通过连接开关和LED灯,观察了与门的输出变化。

实验结果与预期相符,验证了与门的正确性。

实验二:多位加法器的设计与实验在本实验中,我们学习了多位加法器的设计和实现。

多位加法器是一种能够对多位二进制数进行加法运算的数字逻辑电路。

我们通过实验设计了一个4位全加器,它能够对两个4位二进制数进行相加,并给出正确的进位和和结果。

实验中,我们使用逻辑门和触发器等元件,按照电路图进行布线和连接。

通过输入不同的二进制数,观察了加法器的输出结果。

实验结果表明,多位加法器能够正确地进行二进制数相加,验证了其可靠性。

实验三:时序电路的实验在本实验中,我们学习了时序电路的设计和实验。

时序电路是一种能够根据输入信号的时间顺序产生相应输出信号的数字逻辑电路。

我们通过实验设计了一个简单的时序电路,它能够产生一个周期性的脉冲信号。

实验中,我们使用计数器和触发器等元件,按照电路图进行布线和连接。

通过改变计数器的计数值,观察了脉冲信号的频率和周期。

实验结果表明,时序电路能够按照设计要求产生周期性的脉冲信号,验证了其正确性。

实验四:存储器的设计与实验在本实验中,我们学习了存储器的设计和实现。

存储器是一种能够存储和读取数据的数字逻辑电路,它在计算机系统中起到重要的作用。

我们通过实验设计了一个简单的存储器,它能够存储和读取一个4位二进制数。

数字逻辑实验报告

数字逻辑实验报告

数字逻辑实验报告数字逻辑实验报告引言数字逻辑是计算机科学中的重要基础知识,通过对数字信号的处理和转换,实现了计算机的高效运算和各种复杂功能。

本实验旨在通过实际操作,加深对数字逻辑电路的理解和应用。

实验一:二进制加法器设计与实现在这个实验中,我们需要设计一个二进制加法器,实现两个二进制数的加法运算。

通过对二进制数的逐位相加,我们可以得到正确的结果。

首先,我们需要将两个二进制数输入到加法器中,然后通过逻辑门的组合,实现逐位相加的操作。

最后,将得到的结果输出。

实验二:数字比较器的应用在这个实验中,我们将学习数字比较器的应用。

数字比较器可以比较两个数字的大小,并输出比较结果。

通过使用数字比较器,我们可以实现各种判断和选择的功能。

比如,在一个电子秤中,通过将待测物品的重量与设定的标准重量进行比较,可以判断物品是否符合要求。

实验三:多路选择器的设计与实现在这个实验中,我们需要设计一个多路选择器,实现多个输入信号中的一路信号的选择输出。

通过使用多路选择器,我们可以实现多种条件下的信号选择,从而实现复杂的逻辑控制。

比如,在一个多功能遥控器中,通过选择不同的按钮,可以控制不同的家电设备。

实验四:时序电路的设计与实现在这个实验中,我们将学习时序电路的设计与实现。

时序电路是数字逻辑电路中的一种重要类型,通过控制时钟信号的输入和输出,实现对数据的存储和处理。

比如,在计数器中,通过时序电路的设计,可以实现对数字的逐位计数和显示。

实验五:状态机的设计与实现在这个实验中,我们将学习状态机的设计与实现。

状态机是一种特殊的时序电路,通过对输入信号和当前状态的判断,实现对输出信号和下一个状态的控制。

状态机广泛应用于各种自动控制系统中,比如电梯控制系统、交通信号灯控制系统等。

实验六:逻辑门电路的优化与设计在这个实验中,我们将学习逻辑门电路的优化与设计。

通过对逻辑门电路的布局和连接方式进行优化,可以减少电路的复杂性和功耗,提高电路的性能和可靠性。

数字逻辑实验报告

数字逻辑实验报告

数字逻辑实验报告数字逻辑实验报告引言:数字逻辑是计算机科学中的基础知识,它研究的是数字信号的处理与传输。

在现代科技发展的背景下,数字逻辑的应用越来越广泛,涉及到计算机硬件、通信、电子设备等众多领域。

本实验旨在通过设计和实现数字逻辑电路,加深对数字逻辑的理解,并掌握数字逻辑实验的基本方法和技巧。

实验一:逻辑门电路设计与实现逻辑门是数字电路的基本组成单元,由与门、或门、非门等构成。

在本实验中,我们设计了一个4位全加器电路。

通过逻辑门的组合,实现了对两个4位二进制数的加法运算。

实验过程中,我们了解到逻辑门的工作原理,掌握了逻辑门的真值表和逻辑方程的编写方法。

实验二:多路选择器的设计与实现多路选择器是一种常用的数字逻辑电路,它可以根据控制信号的不同,从多个输入信号中选择一个输出信号。

在本实验中,我们设计了一个4位2选1多路选择器电路。

通过对多路选择器的输入信号和控制信号的设置,实现了对不同输入信号的选择。

实验过程中,我们了解到多路选择器的工作原理,学会了多路选择器的真值表和逻辑方程的编写方法。

实验三:时序逻辑电路的设计与实现时序逻辑电路是一种能够存储和处理时序信息的数字逻辑电路。

在本实验中,我们设计了一个简单的时序逻辑电路——D触发器。

通过对D触发器的输入信号和时钟信号的设置,实现了对输入信号的存储和传输。

实验过程中,我们了解到D触发器的工作原理,掌握了D触发器的真值表和逻辑方程的编写方法。

实验四:计数器电路的设计与实现计数器是一种能够实现计数功能的数字逻辑电路。

在本实验中,我们设计了一个4位二进制计数器电路。

通过对计数器的时钟信号和复位信号的设置,实现了对计数器的控制。

实验过程中,我们了解到计数器的工作原理,学会了计数器的真值表和逻辑方程的编写方法。

结论:通过本次实验,我们深入了解了数字逻辑的基本原理和应用方法。

通过设计和实现逻辑门电路、多路选择器、时序逻辑电路和计数器电路,我们掌握了数字逻辑实验的基本技巧,并加深了对数字逻辑的理解。

逻辑电路实验实验报告

逻辑电路实验实验报告

一、实验名称逻辑电路实验二、实验目的1. 掌握基本的数字逻辑电路设计方法。

2. 理解并掌握常用的逻辑门及其组合电路。

3. 提高实验操作技能和观察能力。

4. 培养团队协作精神。

三、实验原理数字逻辑电路是构成数字系统的基本单元,主要由逻辑门、触发器等基本元件组成。

逻辑门是数字电路的基本单元,它按照一定的逻辑规则实现基本的逻辑运算。

本实验主要涉及以下逻辑门及其组合电路:1. 与门(AND):当所有输入信号都为高电平时,输出信号才为高电平。

2. 或门(OR):当至少一个输入信号为高电平时,输出信号才为高电平。

3. 非门(NOT):将输入信号取反。

4. 异或门(XOR):当输入信号不同时,输出信号为高电平。

四、实验器材1. 逻辑门实验板2. 逻辑笔3. 万用表4. 逻辑分析仪5. 示波器6. 计时器五、实验内容1. 与门、或门、非门、异或门的逻辑功能测试2. 组合逻辑电路设计3. 电路仿真与验证六、实验步骤1. 与门、或门、非门、异或门的逻辑功能测试(1)按照实验指导书,连接与门、或门、非门、异或门实验板。

(2)使用逻辑笔和万用表,测试各个逻辑门的输入、输出信号。

(3)记录测试结果,与理论值进行对比,分析实验误差。

2. 组合逻辑电路设计(1)根据设计要求,选择合适的逻辑门,绘制电路图。

(2)使用实验板,搭建组合逻辑电路。

(3)测试电路功能,验证设计是否正确。

3. 电路仿真与验证(1)使用逻辑分析仪或示波器,观察电路的输入、输出信号波形。

(2)分析波形,验证电路功能是否符合预期。

七、实验结果与分析1. 与门、或门、非门、异或门的逻辑功能测试实验结果如下:与门:当所有输入信号都为高电平时,输出信号才为高电平。

或门:当至少一个输入信号为高电平时,输出信号才为高电平。

非门:将输入信号取反。

异或门:当输入信号不同时,输出信号为高电平。

2. 组合逻辑电路设计(1)设计一个4位二进制加法器,包括两个输入端(A、B)和两个输出端(S、C)。

数字逻辑实验报告至诚

数字逻辑实验报告至诚

一、实验名称数字逻辑实验二、实验目的1. 理解和掌握数字逻辑的基本概念和基本电路。

2. 学会使用逻辑门进行逻辑运算。

3. 掌握组合逻辑电路的设计方法。

4. 通过实验加深对数字逻辑理论知识的理解。

三、实验原理数字逻辑是研究数字信号及其处理的理论,主要内容包括逻辑门、组合逻辑电路、时序逻辑电路等。

本实验主要围绕组合逻辑电路展开,通过实验加深对组合逻辑电路的理解。

四、实验仪器及材料1. 数字逻辑实验箱2. 逻辑门芯片(如74LS00、74LS04等)3. 逻辑开关4. 逻辑灯5. 逻辑测试笔6. 连接线7. 实验指导书五、实验内容及步骤1. 组合逻辑电路的设计与验证(1)设计一个简单的组合逻辑电路,如异或门、与门、或门等。

(2)根据设计要求,选择合适的逻辑门芯片。

(3)将逻辑门芯片插入实验箱,连接输入端和输出端。

(4)使用逻辑开关设置输入信号,观察逻辑灯的输出情况,验证电路的正确性。

2. 译码器和数据选择器的设计与验证(1)设计一个译码器,将输入的二进制信号转换为输出信号。

(2)设计一个数据选择器,根据输入信号选择相应的输出信号。

(3)根据设计要求,选择合适的译码器和数据选择器芯片。

(4)将芯片插入实验箱,连接输入端和输出端。

(5)使用逻辑开关设置输入信号,观察逻辑灯的输出情况,验证电路的正确性。

3. 组合逻辑电路的应用(1)设计一个交通灯控制器,控制红、黄、绿三个信号灯的亮灭。

(2)设计一个密码锁,输入正确的密码后,输出信号使门锁打开。

(3)根据设计要求,选择合适的逻辑门芯片。

(4)将芯片插入实验箱,连接输入端和输出端。

(5)使用逻辑开关设置输入信号,观察逻辑灯的输出情况,验证电路的正确性。

六、实验结果与分析1. 组合逻辑电路的设计与验证通过实验,成功设计并验证了异或门、与门、或门等基本组合逻辑电路。

在实验过程中,了解了逻辑门的工作原理,掌握了组合逻辑电路的设计方法。

2. 译码器和数据选择器的设计与验证成功设计并验证了译码器和数据选择器电路。

数字逻辑电路实验报告

数字逻辑电路实验报告

数字逻辑电路实验报告指导老师:班级:学号:姓名:时间:第一次试验一、实验名称:组合逻辑电路设计1二、试验目的:掌握组合逻辑电路的功能测试。

1、验证半加器和全加器的逻辑功能。

2、、学会二进制数的运算规律。

3、试验所用的器件和组件:三、74LS00 3片,型号二输入四“与非”门组件74LS20 1片,型号四输入二“与非”门组件74LS86 1片,型号二输入四“异或”门组件实验设计方案及逻辑图:四、/全减法器,如图所示:1、设计一位全加时做减法运时做加法运算,当M=1M决定的,当M=0 电路做加法还是做减法是由SCin分别为加数、被加数和低位来的进位,、B和算。

当作为全加法器时输入信号A分别为被减数,减数Cin、B和为和数,Co为向上的进位;当作为全减法时输入信号A 为向上位的借位。

S为差,Co和低位来的借位,1)输入/(输出观察表如下:(2)求逻辑函数的最简表达式函数S的卡诺图如下:函数Co的卡诺如下:化简后函数S的最简表达式为:Co的最简表达式为:2(3)逻辑电路图如下所示:、舍入与检测电路的设计:2F1码,用所给定的集成电路组件设计一个多输出逻辑电路,该电路的输入为8421为奇偶检测输出信号。

当电路检测到输入的代码大于或F2为“四舍五入”输出信号,的个数为奇数时,电路。

当输入代码中含1F1=1;等于5是,电路的输出其他情况F1=0 F2=0。

该电路的框图如图所示:的输出F2=1,其他情况输出观察表如下:(输入/0 1 0 0 1 01 0 1 0 0 11 1 1 0 0 01 0 1 1 1 11 0 0 1 0 11 0 1 0 0 11 0 0 1 1 01 1 1 0 1 11 0 1 1 0 011111求逻辑函数的最简表达式(2)的卡诺如下:函数F1 F2函数的卡诺图如下:的最简表达式为:化简后函数F2 的最简表达式为:F1)逻辑电路图如下所示;(3课后思考题五、化简包含无关条件的逻辑函数时应注意什么?1、答:当采用最小项之和表达式描述一个包含无关条件的逻辑问题时,函数表达式中,并不影响函数的实际逻辑功能。

数字逻辑综合实验报告

数字逻辑综合实验报告

一、实验目的本次实验旨在通过实际操作,加深对数字逻辑基本原理和设计方法的理解,提高学生在数字电路设计、仿真和调试方面的实践能力。

通过完成以下实验任务,使学生掌握以下技能:1. 理解数字逻辑电路的基本概念和原理。

2. 掌握数字逻辑电路的设计方法和步骤。

3. 学会使用仿真软件进行电路设计和仿真测试。

4. 掌握数字逻辑电路的调试和优化方法。

二、实验内容本次实验主要包含以下三个部分:1. 组合逻辑电路设计:设计一个四位加法器,并使用Logisim软件进行仿真测试。

2. 时序逻辑电路设计:设计一个简单的计数器,并使用Verilog语言进行描述和仿真。

3. 数字逻辑电路综合应用:设计一个简单的数字信号处理器,实现基本的算术运算。

三、实验步骤1. 组合逻辑电路设计(1)分析题目要求,确定设计目标和输入输出关系。

(2)根据输入输出关系,设计四位加法器的逻辑电路。

(3)使用Logisim软件搭建电路,并设置输入信号。

(4)观察仿真结果,验证电路功能是否正确。

2. 时序逻辑电路设计(1)分析题目要求,确定设计目标和状态转移图。

(2)使用Verilog语言描述计数器电路,包括模块定义、输入输出定义、状态定义和状态转移逻辑。

(3)使用仿真软件进行测试,观察电路在不同状态下的输出波形。

3. 数字逻辑电路综合应用(1)分析题目要求,确定设计目标和功能模块。

(2)设计数字信号处理器电路,包括算术运算单元、控制单元和存储单元等。

(3)使用仿真软件进行测试,验证电路能否实现基本算术运算。

四、实验结果与分析1. 组合逻辑电路设计实验结果:通过仿真测试,四位加法器电路功能正常,能够实现两个四位二进制数的加法运算。

分析:在设计过程中,遵循了组合逻辑电路设计的基本原则,确保了电路的正确性。

2. 时序逻辑电路设计实验结果:通过仿真测试,计数器电路功能正常,能够实现从0到9的计数功能。

分析:在设计过程中,正确描述了状态转移图,并使用Verilog语言实现了电路的功能。

数字电路逻辑实验报告

数字电路逻辑实验报告

数字电路逻辑实验报告数字电路逻辑实验报告引言:数字电路逻辑实验是电子工程专业学生必修的一门实践课程,通过该实验可以加深对数字电路基本原理和逻辑设计的理解。

本文将对我所进行的数字电路逻辑实验进行详细报告,包括实验目的、实验原理、实验步骤、实验结果以及实验总结等内容。

实验目的:本次实验的主要目的是通过设计和实现一些基本的数字逻辑电路,如门电路、触发器电路等,加深对数字电路原理的理解。

同时,通过实验操作,掌握数字电路的搭建过程、信号的传输规律以及故障排除等技能。

实验原理:数字电路是由逻辑门组成的,逻辑门是根据布尔代数的运算规则实现逻辑运算的基本元件。

常见的逻辑门有与门、或门、非门等。

在实验中,我们将通过搭建逻辑门电路,实现不同的逻辑运算。

实验步骤:1. 实验前准备:检查实验设备的连接是否正确,确保电源和接地正常。

2. 搭建与门电路:根据逻辑与门的真值表,按照电路图连接与门电路。

3. 搭建或门电路:根据逻辑或门的真值表,按照电路图连接或门电路。

4. 搭建非门电路:根据逻辑非门的真值表,按照电路图连接非门电路。

5. 搭建触发器电路:根据触发器的真值表,按照电路图连接触发器电路。

6. 进行实验测试:将不同的输入信号输入电路,观察输出信号的变化。

实验结果:经过实验测试,我们得到了以下结果:1. 与门电路:当输入信号A和B同时为高电平时,输出信号为高电平;否则输出信号为低电平。

2. 或门电路:当输入信号A和B中至少有一个为高电平时,输出信号为高电平;否则输出信号为低电平。

3. 非门电路:当输入信号为高电平时,输出信号为低电平;当输入信号为低电平时,输出信号为高电平。

4. 触发器电路:触发器电路可以实现存储功能,当输入信号满足特定条件时,输出信号的状态会发生改变。

实验总结:通过本次实验,我对数字电路逻辑的原理和设计有了更深入的理解。

通过搭建不同的逻辑门电路和触发器电路,我熟悉了数字电路的搭建过程,并掌握了信号的传输规律。

数字逻辑实验报告

数字逻辑实验报告

实验一 TTL门电路的逻辑功能测试一、实验目的1、掌握TTL器件的使用规则。

2、掌握TTL集成与非门的逻辑功能。

3、掌握TTL集成与非门的测试方法。

二、实验原理TTL集成电路的输入端和输出端均为三极管结构,所以称作三极管、三极管逻辑电路(Transistor -Transistor Logic )简称TTL电路。

54 系列的TTL电路和74 系列的TTL电路具有完全相同的电路结构和电气性能参数。

所不同的是54 系列比74 系列的工作温度范围更宽,电源允许的范围也更大。

74 系列的工作环境温度规定为0—700C,电源电压工作范围为5V±5%V,而54 系列工作环境温度规定为-55—±1250C,电源电压工作范围为5V±10%V。

54H 与74H,54S 与74S 以及54LS 与74LS 系列的区别也仅在于工作环境温度与电源电压工作范围不同,就像54 系列和74 系列的区别那样。

在不同系列的TTL 器件中,只要器件型号的后几位数码一样,则它们的逻辑功能、外形尺寸、引脚排列就完全相同。

TTL 集成电路由于工作速度高、输出幅度较大、种类多、不易损坏而使用较广,特别对我们进行实验论证,选用TTL 电路比较合适。

因此,本实训教材大多采用74LS(或74)系列TTL 集成电路,它的电源电压工作范围为5V±5%V,逻辑高电平为“1”时≥2.4V,低电平为“0”时≤0.4V。

它们的逻辑表达式分别为:图1.2.1 分别是本次实验所用基本逻辑门电路的逻辑符号图。

图 TTL 基本逻辑门电路与门的逻辑功能为“有0 则0,全1 则1”;或门的逻辑功能为“有1则1,全0 则0”;非门的逻辑功能为输出与输入相反;与非门的逻辑功能为“有0 则1,全1 则0”;或非门的逻辑功能为“有1 则0,全0 则1”;异或门的逻辑功能为“不同则1,相同则0”。

三、实验设备与器件1、仪器数字逻辑实验箱2、器件74LS00 二输入端四与非门四、实验内容及实验步骤(包括数据记录)1、测试74LS00(四2输入端与非门)逻辑功能将74LS00正确接入DIP插座,注意识别1脚位置(集成块正面放置且缺口向左,则左下角为1脚),输入端接逻辑电平输出插口,输出端接逻辑电平显示,拨动逻辑电平开关,根据LED发光二极管亮与灭,检测非门的逻辑功能,结果填入下表中。

数字逻辑实验报告

数字逻辑实验报告

一、实验目的1. 理解数字逻辑的基本概念和原理。

2. 掌握逻辑门电路的基本功能和应用。

3. 学会使用逻辑门电路设计简单的组合逻辑电路。

4. 培养实际动手能力和分析问题、解决问题的能力。

二、实验原理数字逻辑是研究数字电路的基本原理和设计方法的一门学科。

数字电路是由逻辑门电路组成的,逻辑门电路是实现逻辑运算的基本单元。

常见的逻辑门电路有与门、或门、非门、异或门等。

组合逻辑电路是由逻辑门电路组成的,其输出仅与当前的输入有关,而与电路的历史状态无关。

组合逻辑电路的设计方法主要有真值表法、逻辑函数法、卡诺图法等。

三、实验仪器与设备1. 数字逻辑实验箱2. 移动电源3. 连接线4. 逻辑门电路模块5. 计算器四、实验内容1. 逻辑门电路测试(1)测试与门、或门、非门、异或门的功能。

(2)测试逻辑门电路的输出波形。

2. 组合逻辑电路设计(1)设计一个4位二进制加法器。

(2)设计一个4位二进制减法器。

(3)设计一个4位二进制乘法器。

(4)设计一个4位二进制除法器。

五、实验步骤1. 逻辑门电路测试(1)将实验箱上相应的逻辑门电路模块插入实验板。

(2)根据实验要求,连接输入端和输出端。

(3)打开移动电源,将输入端接入逻辑信号发生器。

(4)观察输出波形,记录实验结果。

2. 组合逻辑电路设计(1)根据实验要求,设计组合逻辑电路的原理图。

(2)根据原理图,将逻辑门电路模块插入实验板。

(3)连接输入端和输出端。

(4)打开移动电源,将输入端接入逻辑信号发生器。

(5)观察输出波形,记录实验结果。

六、实验结果与分析1. 逻辑门电路测试实验结果如下:(1)与门:当两个输入端都为高电平时,输出为高电平。

(2)或门:当两个输入端至少有一个为高电平时,输出为高电平。

(3)非门:输入端为高电平时,输出为低电平;输入端为低电平时,输出为高电平。

(4)异或门:当两个输入端不同时,输出为高电平。

2. 组合逻辑电路设计实验结果如下:(1)4位二进制加法器:能够实现两个4位二进制数的加法运算。

数字逻辑电路实验报告

数字逻辑电路实验报告

一、实验目的1. 熟悉数字逻辑电路的基本原理和基本分析方法。

2. 掌握常用逻辑门电路的原理、功能及实现方法。

3. 学会使用数字逻辑电路实验箱进行实验操作,提高动手能力。

二、实验原理数字逻辑电路是现代电子技术的基础,它由逻辑门电路、触发器、计数器等基本单元组成。

本实验主要涉及以下内容:1. 逻辑门电路:与门、或门、非门、异或门等。

2. 组合逻辑电路:半加器、全加器、译码器、编码器等。

3. 时序逻辑电路:触发器、计数器、寄存器等。

三、实验仪器与设备1. 数字逻辑电路实验箱2. 示波器3. 信号发生器4. 万用表5. 逻辑笔四、实验内容及步骤1. 逻辑门电路实验(1)与门、或门、非门、异或门原理实验步骤:1)按实验箱上的逻辑门电路原理图连接电路;2)使用信号发生器产生输入信号,用逻辑笔观察输出信号;3)分析实验结果,验证逻辑门电路的原理。

(2)组合逻辑电路实验步骤:1)按实验箱上的组合逻辑电路原理图连接电路;2)使用信号发生器产生输入信号,用逻辑笔观察输出信号;3)分析实验结果,验证组合逻辑电路的原理。

2. 时序逻辑电路实验(1)触发器实验步骤:1)按实验箱上的触发器原理图连接电路;2)使用信号发生器产生输入信号,用示波器观察输出信号;3)分析实验结果,验证触发器的原理。

(2)计数器实验步骤:1)按实验箱上的计数器原理图连接电路;2)使用信号发生器产生输入信号,用示波器观察输出信号;3)分析实验结果,验证计数器的原理。

五、实验结果与分析1. 逻辑门电路实验实验结果:通过实验,我们验证了与门、或门、非门、异或门的原理,观察到了输入信号与输出信号之间的逻辑关系。

2. 组合逻辑电路实验实验结果:通过实验,我们验证了半加器、全加器、译码器、编码器的原理,观察到了输入信号与输出信号之间的逻辑关系。

3. 时序逻辑电路实验实验结果:通过实验,我们验证了触发器、计数器的原理,观察到了输入信号与输出信号之间的时序关系。

数字逻辑实验报告

数字逻辑实验报告

数字逻辑实验报告本次实验旨在通过数字逻辑实验的设计和实现,加深对数字逻辑电路原理的理解,并通过实际操作提高动手能力和解决问题的能力。

在本次实验中,我们将学习数字逻辑实验的基本原理和方法,掌握数字逻辑实验的设计与调试技巧,提高实验操作的熟练程度。

首先,我们进行了数字逻辑实验的准备工作,包括熟悉实验设备和器材的使用方法,了解实验电路的基本原理和设计要求。

在实验过程中,我们按照实验指导书上的要求,逐步完成了数字逻辑实验电路的设计、搭建和调试。

在实验过程中,我们遇到了一些问题,但通过分析问题的原因并进行逐步排除,最终成功完成了实验。

其次,我们进行了数字逻辑实验电路的测试和验证。

通过使用示波器、逻辑分析仪等测试设备,我们对搭建好的数字逻辑电路进行了测试,验证了实验电路的正确性和稳定性。

在测试过程中,我们发现了一些问题,但通过仔细观察和分析,最终找到了解决问题的方法,并取得了满意的测试结果。

最后,我们总结了本次实验的经验和教训。

通过本次实验,我们深刻理解了数字逻辑电路的原理和实现方法,提高了实验操作的技能和水平,增强了动手能力和解决问题的能力。

在今后的学习和工作中,我们将继续努力,不断提高自己的专业能力和实践能力,为将来的发展打下坚实的基础。

通过本次实验,我们对数字逻辑实验有了更深入的了解,对数字逻辑电路的设计和实现有了更加丰富的经验,相信在今后的学习和工作中,我们能够更加熟练地运用数字逻辑知识,为实际工程问题的解决提供有力的支持。

总之,本次实验不仅增强了我们对数字逻辑实验的理解和掌握,也提高了我们的实验操作能力和解决问题的能力。

希望通过今后的学习和实践,我们能够不断提高自己的专业水平,为将来的发展打下坚实的基础。

数字逻辑大实验报告

数字逻辑大实验报告

一、实验背景数字逻辑是计算机科学和电子工程领域的基础学科,研究数字系统的设计和分析。

本次大实验旨在通过实际操作,加深对数字逻辑电路原理的理解,掌握逻辑门电路、组合逻辑电路和时序逻辑电路的设计与实现方法。

二、实验目的1. 理解并掌握数字逻辑电路的基本原理和设计方法。

2. 掌握常用逻辑门电路的功能和应用。

3. 熟悉组合逻辑电路和时序逻辑电路的设计与实现。

4. 提高实验操作能力和问题解决能力。

三、实验内容本次实验共分为三个部分:1. 逻辑门电路实验(1)实验目的:验证常用逻辑门电路的逻辑功能,熟悉各种门电路的逻辑符号。

(2)实验内容:- 测试与非门、或门、与门、异或门、同或门、非门等逻辑门电路的逻辑功能。

- 利用Multisim软件绘制逻辑门电路仿真图,验证逻辑功能。

2. 组合逻辑电路实验(1)实验目的:掌握组合逻辑电路的设计与实现方法。

(2)实验内容:- 设计并实现一个4位二进制加法器。

- 设计并实现一个4位二进制乘法器。

- 利用Multisim软件对设计结果进行仿真验证。

3. 时序逻辑电路实验(1)实验目的:掌握时序逻辑电路的设计与实现方法。

(2)实验内容:- 设计并实现一个异步复位计数器。

- 设计并实现一个同步复位计数器。

- 利用Multisim软件对设计结果进行仿真验证。

四、实验步骤1. 熟悉实验设备,了解实验原理。

2. 根据实验要求,设计电路图。

3. 利用Multisim软件绘制电路图,并进行仿真验证。

4. 将设计好的电路图下载到实验板上,进行实际操作。

5. 观察实验结果,分析实验数据。

五、实验结果与分析1. 逻辑门电路实验:实验结果显示,所有逻辑门电路的逻辑功能均符合预期,验证了实验原理的正确性。

2. 组合逻辑电路实验:- 4位二进制加法器实验:实验结果显示,加法器能够正确实现两个4位二进制数的加法运算。

- 4位二进制乘法器实验:实验结果显示,乘法器能够正确实现两个4位二进制数的乘法运算。

数字逻辑实验报告

数字逻辑实验报告

数字逻辑实验报告实验介绍数字逻辑是计算机科学不可或缺的基础课程,本次实验我们将学习数字逻辑的基本概念,使用Verilog语言实现逻辑电路,并在数字仿真软件中模拟电路的运行过程。

实验目的•理解数字逻辑电路的基本概念和原理;•掌握Verilog语言的基本语法和编程技巧;•学会使用数字仿真软件模拟数字逻辑电路的运行过程。

实验过程实验一:组合逻辑电路的实现本实验中我们将使用Verilog语言实现一个简单的组合逻辑电路。

组合逻辑电路是由一些基本逻辑门连接而成的电路,这些逻辑门输出状态仅受输入状态影响,不受电路的历史状态影响,因此称为组合逻辑电路。

在本实验中,我们将使用Verilog语言实现一个简单的组合逻辑电路,具体如下:module combinational_logic(input a, b, c, output d, e);assign d = ~(a & b);assign e = ~(c | d);endmodule以上Verilog代码实现了一个简单的组合逻辑电路,在电路中有三个输入端口(a、b、c)和两个输出端口(d、e)。

其中d输出端口为(a & b)的反相值,e输出端口为(c | d)的反相值。

实验二:时序逻辑电路的实现时序逻辑电路是一种与历史状态相关的电路,因此称为时序逻辑电路。

与组合逻辑电路的不同之处,在于时序逻辑电路有一种状态元件,在时钟信号的驱动下更改其状态。

在本实验中,我们将使用Verilog语言实现一个简单的时序逻辑电路,具体如下:module sequential_logic(input clock, reset, input data, output reg q);always @(posedge clock or negedge reset) beginif(!reset) beginq <= 1'b0;endelse beginq <= data;endendendmodule以上Verilog代码实现了一个简单的时序逻辑电路,在电路中有两个输入端口(clock、reset)和一个输出端口(q)。

数字系统电路实验报告(3篇)

数字系统电路实验报告(3篇)

第1篇一、实验目的1. 理解数字系统电路的基本原理和组成。

2. 掌握数字电路的基本实验方法和步骤。

3. 通过实验加深对数字电路知识的理解和应用。

4. 培养学生的动手能力和团队合作精神。

二、实验原理数字系统电路是由数字逻辑电路构成的,它按照一定的逻辑关系对输入信号进行处理,产生相应的输出信号。

数字系统电路主要包括逻辑门电路、触发器、计数器、寄存器等基本单元电路。

三、实验仪器与设备1. 数字电路实验箱2. 数字万用表3. 示波器4. 逻辑分析仪5. 编程器四、实验内容1. 逻辑门电路实验(1)实验目的:熟悉TTL、CMOS逻辑门电路的逻辑功能和测试方法。

(2)实验步骤:1)搭建TTL与非门电路,测试其逻辑功能;2)搭建CMOS与非门电路,测试其逻辑功能;3)测试TTL与门、或门、非门等基本逻辑门电路的逻辑功能。

2. 触发器实验(1)实验目的:掌握触发器的逻辑功能、工作原理和应用。

(2)实验步骤:1)搭建D触发器电路,测试其逻辑功能;2)搭建JK触发器电路,测试其逻辑功能;3)搭建计数器电路,实现计数功能。

3. 计数器实验(1)实验目的:掌握计数器的逻辑功能、工作原理和应用。

(2)实验步骤:1)搭建同步计数器电路,实现加法计数功能;2)搭建异步计数器电路,实现加法计数功能;3)搭建计数器电路,实现定时功能。

4. 寄存器实验(1)实验目的:掌握寄存器的逻辑功能、工作原理和应用。

(2)实验步骤:1)搭建4位并行加法器电路,实现加法运算功能;2)搭建4位并行乘法器电路,实现乘法运算功能;3)搭建移位寄存器电路,实现数据移位功能。

五、实验结果与分析1. 逻辑门电路实验通过搭建TTL与非门电路和CMOS与非门电路,测试了它们的逻辑功能,验证了实验原理的正确性。

2. 触发器实验通过搭建D触发器和JK触发器电路,测试了它们的逻辑功能,实现了计数器电路,验证了实验原理的正确性。

3. 计数器实验通过搭建同步计数器和异步计数器电路,实现了加法计数和定时功能,验证了实验原理的正确性。

数字电路实验的实验报告(3篇)

数字电路实验的实验报告(3篇)

第1篇一、实验目的1. 理解和掌握数字电路的基本原理和组成。

2. 熟悉数字电路实验设备和仪器的基本操作。

3. 培养实际动手能力和解决问题的能力。

4. 提高对数字电路设计和调试的实践能力。

二、实验器材1. 数字电路实验箱一台2. 74LS00若干3. 74LS74若干4. 74LS138若干5. 74LS20若干6. 74LS32若干7. 电阻、电容、二极管等元器件若干8. 万用表、示波器等实验仪器三、实验内容1. 基本门电路实验(1)验证与非门、或非门、异或门等基本逻辑门的功能。

(2)设计简单的组合逻辑电路,如全加器、译码器等。

2. 触发器实验(1)验证D触发器、JK触发器、T触发器等基本触发器的功能。

(2)设计简单的时序逻辑电路,如计数器、分频器等。

3. 组合逻辑电路实验(1)设计一个简单的组合逻辑电路,如4位二进制加法器。

(2)分析电路的输入输出关系,验证电路的正确性。

4. 时序逻辑电路实验(1)设计一个简单的时序逻辑电路,如3位二进制计数器。

(2)分析电路的输入输出关系,验证电路的正确性。

5. 数字电路仿真实验(1)利用Multisim等仿真软件,设计并仿真上述实验电路。

(2)对比实际实验结果和仿真结果,分析误差原因。

四、实验步骤1. 实验前准备(1)熟悉实验内容和要求。

(2)了解实验器材的性能和操作方法。

(3)准备好实验报告所需的表格和图纸。

2. 基本门电路实验(1)搭建与非门、或非门、异或门等基本逻辑电路。

(2)使用万用表测试电路的输入输出关系,验证电路的功能。

(3)记录实验数据,分析实验结果。

3. 触发器实验(1)搭建D触发器、JK触发器、T触发器等基本触发电路。

(2)使用示波器观察触发器的输出波形,验证电路的功能。

(3)记录实验数据,分析实验结果。

4. 组合逻辑电路实验(1)设计4位二进制加法器电路。

(2)搭建电路,使用万用表测试电路的输入输出关系,验证电路的正确性。

(3)记录实验数据,分析实验结果。

数字逻辑电路实验报告

数字逻辑电路实验报告

数字逻辑电路实验报告一、实验目的:1、理解数字逻辑电路的基本原理以及电路特性。

2、掌握典型数字逻辑电路的设计、仿真和实验方法。

3、学会使用数字集成电路芯片进行数字逻辑电路的设计。

二、实验器材:1、数字分析仪。

2、数字万用表。

3、示波器。

三、实验原理:本次实验中采用的逻辑芯片为AND、OR、NOT和NAND四种基本逻辑电路。

这四种逻辑电路都是非反相型(即输出高电平被认为是逻辑 1),并具有以下逻辑公式:AND:Q=A·BOR:Q=A+BNOT:Q=~A,或Q=barA其中, A,B是输入端口的输入信号;Q是输出端口的输出信号。

四、实验内容:使用AND逻辑电路芯片设计两位二进制加法电路。

五、实验结果:按照逻辑公式,将两位二进制加法器的逻辑设计图画出如下所示。

然后,在电路实验平台上将电路连接好。

然后,我们检查了电路接线的正确性,并使用数字分析仪和数字万用表来测试电路的正确性和响应时间。

结果显示:当两个输入信号分别为 1、1 时,输出端口的信号为 10,符合二进制的加法规则。

当其中一个输入信号为 1,另一个输入信号为0时,输出端口的信号为 1,仍符合二进制的加法规则。

结果显示:计数器电路可以正常工作,它可以将输入的连续的脉冲信号转换为二进制计数器输出的信号。

六、实验分析:通过实验,我们进一步深入了解了数字逻辑电路的基本原理和工作特性,以及数字逻辑电路设计、仿真和实验的方法。

在实验中,我们学会了使用基本的数字逻辑电路芯片,如AND、OR、NOT和NAND等,设计了包括二进制加法器、计数器电路、反相器和取反器等四种典型的数字逻辑电路。

在实验中,我们通过使用数字分析仪、数字万用表以及示波器等工具对电路进行了测试和验证,得出了正确的结果。

同时,我们也进一步增强了对数字逻辑电路设计和测试方面的技能和知识。

数字电路实验报告 2023年数字电路实训报告(精彩7篇)

数字电路实验报告 2023年数字电路实训报告(精彩7篇)

数字电路实验报告2023年数字电路实训报告(精彩7篇)用数字信号完成对数字量进行算术运算和逻辑运算的电路称为数字电路,或数字系统。

由于它具有逻辑运算和逻辑处理功能,所以又称数字逻辑电路。

下面是作者给大家整理的7篇2023年数字电路实训报告,希望可以启发您对于数字电路实验报告的写作思路。

数字电路实训报告篇一一、实训时间__二、实训地点__电工电子实习基地三、指导老师__四、实训目的1、熟悉电工工具的使用方法。

2、了解安全用电的有关知识及触电的急救方法。

3、掌握电工基本操作技能。

4、熟悉电动机控制电路的调试及故障排除方法。

5、熟悉电动机板前配线的工艺流程及安装方法。

6、了解电动机正转反转电路设计的一般步骤,并掌握电路图的绘制方法。

7、熟悉常用电器元件的性能、结构、型号、规格及使用范围。

五、实训资料(一)常用低压电器介绍1、螺旋式熔断器螺旋式熔断器电路中较简单的短路保护装置,使用中,由于电流超过容许值产生的热量使串联于主电路中的熔体熔化而切断电路,防止电器设备短路或严重过载。

它由熔体、熔管、盖板、指示灯和触刀组成。

选取熔断器时不仅仅要满足熔断器的形式贴合线路和安装要求,且务必满足熔断器额定电压小于线路工作电压,熔断器额定电流小于线路工作电流。

2、热继电器热继电器是用来保护电动机使之免受长期过载的危害。

但是由于热继电器的热惯性,它只能做过载保护。

它由热元件、触头系统、动作机构、复位按钮、整定电流装置、升温补偿元件组成。

其工作原理为:热元件串接在电动机定子绕组仲,电动机绕组电流即为流动热元件的电流。

电动机正常运行时热元件产生热量虽能使双金属片弯曲还不足以使继电器动作。

电动机过载时,经过热元件电流增大,热元件热量增加,使双金属片弯曲增大,经过一段时光后,双金属片推动导板使继电器出头动作,从而切断电动机控制电路。

3、按钮开关按钮开关是用来接通或断开控制电路的,电流比较小。

按钮由动触点和静触点组成。

其工作原理为:按下按钮时,动触点就把下边的静触点接通而断开上边的静触点。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

. .数字逻辑电路设计--多功能数字钟学院:计算机科学与通信工程专业::学号:指导老师:多功能数字钟一、设计任务及要求(1)拥有正常的时、分、秒计时功能。

(2)能利用实验板上的按键实现校时、校分及清零功能。

(3)能利用实验板上的扬声器做整点报时。

(4)闹钟功能(5)在MAXPLUS II 中采用层次化设计方法进行设计。

(6)在完成全部电路设计后在实验板上下载,验证设计课题的正确性。

二、多功能数字钟的总体设计和顶层原理图作为根据总体设计框图,可以将整个系统分为六个模块来实现,分别是计时模块、校时模块、整点报时模块、分频模块、动态显示模块及闹钟模块。

(1)计时模块该模块使用74LS160构成的一个二十四进制和两个六十进制计数器级联,构成数字钟的基本框架。

二十四进制计数器用于计时,六十进制计数器用于计分和秒。

只要给秒计数器一个1HZ的时钟脉冲,则可以进行正常计时。

分计数器以秒计数器的进位作为计数脉冲。

用两个74160连成24进制的计数器,原图及生成的器件如下:生成的二十四进制计数器注:利用使能端,时钟信号,清零以及预置数功能连成24进制。

用两个74160连成的60进制计数器,原图及生成的器件如下:生成的六十进制计数器(2)校时模块校时模块设计要现校时,校分以及清零功能。

*按下校时键,小时计数器迅速递增以调至所需要的小时位。

*按下校分键,分计数器迅速递增以调至所需要的分位。

*按下清零键,将秒计数器清零。

注意事项:①在校分时,分计数器的计数不应对小时位产生影响,因而需要屏蔽此时分计数器的进位信号以防止小时计数器计数。

②利用D触发器进行按键抖动的消除,因为D触发器是边沿触发,在除去时钟边沿到来前一瞬间之外的绝大部分时间都不接受输入,可以消除抖动。

③计时采用1HZ的脉冲驱动计数器计数,而校时则需要较高频率的信号驱动以达到快速校时的目的。

因此这两种脉冲信号就需要两路选择器进行选择,条件即为是否按键。

注:D触发器用于按键的消抖,接更高的频率用于校时和校分,二路选择器用于区分是正常计时还是校时。

(3)整点报时模块计时到59分50秒时,每两秒一次低音报时,整点时进行高音报时。

以不同频率的脉冲信号区分低音和高音报时。

报时的条件是计数器计数至所需要的时间点,因而需要一个比较模块,将分计数器和秒计数器的输出连至比较模块输入端完成比较过程。

注:F1表示计数器分的高位,F0表示分的低位;M1表示秒的高位,M0表示秒的低位。

当时间为59分00,02,04,06,08进行低音报时,当为整点时进行高音报时。

SIGA为1时低音报时,SIGB为1时高音报时。

(4)分频模块在这个系统中需要很多种不同频率的脉冲信号,这些均可以通过一个基准频率分频器生成。

分频器就是一个进制很大的计数器,利用计数器的分频功能,从不同的输出位得到所需要的脉冲信号。

(4)动态显示模块在6个不同的时间段分别将每组时间经过七段译码后输出到6个数码管,当某一组时间的七段码到达时,只点亮对应位置上的数码管,显示相应的数字,6次一个循环,形成一个扫描序列。

利用人眼的视觉暂留则可以同步显示6个数字。

注:CLK 为时钟信号,S 为计数器的小时,F 为分,M 为秒,SELOUT为六路选择器,选择哪个数码管工作,SEGOUT 为七段译码器,使数码管显示数字。

(6)闹钟模块注意事项:① 设定的闹钟的时间应使用新的计数器进行存储,与正常的计时互不干扰。

生成的分频器注: 由于clk 的频率为1024hz ,所以可以定义一个std_logic_vector(9 downto 0),使它不停地从0000000000加到1111111111然后又返回0000000000,由于最低位在clk 脉冲到来时从0变为1,然后又在下一个脉冲变回0,因此最低位的时钟周期为clk 的时钟周期的两倍,它的频率就为clk 频率的确1/2即512hz 。

同理,次高位的频率就为clk 频率的1/2 * 1/2= 1/4,用这种方法就可以得到各种能整除1024的频率,从而实现分频。

器件②与正常计时状态的显示切换。

可以设定一个按键,用于选择是将计时时间还是将闹钟时间送至动态显示模块。

③应实现一个比较模块,当计时到与闹钟时间相等时,则驱动扬声器鸣叫。

④闹钟响声应限定在一定时间,且在这段时间应随时可以通过按键取消闹时状态。

闹钟调时和分以及正常计时与闹钟定时之间的选择原图及生成的器件如下:注:输入端CLK为时钟信号,SD清零,NAOZHONG是使计数器正常计时和闹钟定时界面的切换,SE调闹钟的小时,SD调闹钟的分,输出端即为闹钟的小时和分。

闹钟界面和正常计时界面的转换器件如下:注:S表示计时器的时,F表示计时器的分,M表示计数器的秒;SS表示闹钟的时,FF表示闹钟的分;Q为计时和闹钟两个界面的切换开关,ABC为输出的时间。

正常计时时间和设定闹钟时间的比较器件如下:注:S 表示正常计时的小时,F表示闹钟的分;SS表示闹钟的小时,FF表示闹钟的分;Q为闹钟的开关,D当Q为1时,并且正常计时的时间和闹钟时间相等时输出为1,否则为0。

三、心得和体会经过一个星期对数字时钟实践的制作,从中学到了很多。

首先是对EDA 的VHDL语言的更深层次认识,本来觉得EDA编程语言比较麻烦,可是接触了以后也就觉得它还是有它方便的地方,尤其是和图形编程结合的特点。

其次,这个实践其实到目前为止应该还不是一个成功的作品,还是有很多的仿真没有完成,原因可能也是自己的技术不到位。

但是整个制作的过程中,它促进了同学之间的相互沟通,也让我在自己的专业知识的学习过程中,更多的,更好的学习一门知识,用于以后的实践应用中,做这个数字钟的设计中包含了很多不同功能的程序,让我在其中学到了一些程序的中的思路,特别一步一步去把错误的程序改正确是一种很有成就感的事!这样让我学到了更多的知识!特别是在做数字时钟闹钟的那个模块时,我在网上查了好多程序,证实了好多错误的程序并从中更改出正确的程序!相信,现在只是一个起步,以后,我会更好的努力,学习,对EDA孰能生巧。

附录:用VHDL语言写的六十进制计数器如下:library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entityt60_06 isport (clk:in std_logic;clear:in std_logic;c:out std_logic;k1,k0:out std_logic_vector(3 downto 0));endt60_06;architecturet oft60_06 issignal q1,q0:std_logic_vector(3 downto 0);beginprocess(clk,clear)beginif(clear='1')thenq1<="0000";q0<="0000";c<='0';elseif(clk'event and clk='1')thenif(q1="0101" and q0="1001")then-----到59q1<="0000";q0<="0000";c<='1';elsif(q1<"0101" and q0="1001")thenq0<="0000";q1<=q1+'1';c<='0';elsif(q0<"1001") thenq0<=q0+'1';end if;end if;end if;k1<=q1;k0<=q0;end process;endt;用VHDL语言写的报时器源代码如下:library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity alert_06 isport(f1,f0,m1,m0:in std_logic_vector(3 downto 0);siga,sigb:out std_logic);end alert_06;architecture a of alert_06 isbeginsiga<='1'when(f1="0101" and f0="1001" and m1="0101" and (m0="0000" or m0="0010" or m0="0100" or m0="0110" or m0="1000"))else'0';sigb<='1'when(f1="0000" and f0="0000" and m1="0000" and m0="0000")else'0';end a;用VHDL语言写的分频器的源代码如下:library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity fenpin_06 isport (clk:in std_logic;hz512,hz256,hz64,hz4,hz1:out std_logic);end fenpin_06 ;architecture f of fenpin_06 issignal cc: std_logic_vector(9 downto 0);beginprocess(clk)beginif(clk'event and clk='1') thenif(cc="1111111111")thencc<="0000000000";elsecc<=cc+1;end if;end if;end process;hz512<=cc(0);hz256<=cc(1);hz64<=cc(3);hz4<=cc(7);hz1<=cc(9);end f;用VHDL语言写的动态扫描的源代码如下:library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;entity display_06 isport(clk:in std_logic;s :in std_logic_vector(7 downto 0);f :in std_logic_vector(7 downto 0);m :in std_logic_vector(7 downto 0);selout:out std_logic_vector(5 downto 0); segout:out std_logic_vector(6 downto 0));end display_06 ;architecture a of display_06 issignal number:std_logic_vector(3 downto 0);signal sel :std_logic_vector(5 downto 0);signal seg :std_logic_vector(6 downto 0);signal q :std_logic_vector(2 downto 0);begina:process(clk)beginif(clk'event and clk='1')thenq<=q+1;end if;end process a;process(q)begincase q iswhen"000"=>sel<="000001";when"001"=>sel<="000010";when"010"=>sel<="000100"; when"011"=>sel<="001000";when"100"=>sel<="010000";when"101"=>sel<="100000";when others=>sel<="000000";end case;end process;processbeginif sel ="000001"thennumber<=m(3 downto 0);elsif sel="000010"thennumber<=m(7 downto 4);elsif sel="000100"thennumber<=f(3 downto 0);elsif sel="001000"thennumber<=f(7 downto 4);elsif sel="010000"thennumber<=s(3 downto 0);elsif sel="100000"thennumber<=s(7 downto 4);elsenumber<="1111";end if;end process;process(number)begincase number iswhen"0000"=>seg<="0111111";when"0001"=>seg<="0000110";when"0010"=>seg<="1011011";when"0011"=>seg<="1001111";when"0100"=>seg<="1100110";when"0101"=>seg<="1101101"; when"0110"=>seg<="1111101";when"0111"=>seg<="0000111";when"1000"=>seg<="1111111";when"1001"=>seg<="1101111";when others=>seg<="0000000";end case;end process;selout<=sel;segout<=seg;end a;闹钟界面和正常计时界面之间的切换源代码如下:library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity switch_06 isport(s:in std_logic_vector(7 downto 0);ss:in std_logic_vector(7 downto 0);f:in std_logic_vector(7 downto 0);ff:in std_logic_vector(7 downto 0);m:in std_logic_vector(7 downto 0);Q:in std_logic;A:out std_logic_vector(7 downto 0);B:out std_logic_vector(7 downto 0);C:out std_logic_vector(7 downto 0));end switch_06;architecture a of switch_06 isbeginprocess(Q,s,ss,f,ff,m)Beginif(Q='1') thenA<=ss;B<=ff;C<="00000000";elseA<=s;B<=f;C<=m;end if;end process; end a;正常计时时间和设定的闹钟时间之间的比较的源代码如下:library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity comp_06 is port(s,ss,f,ff:in std_logic_vector(7 downto 0);d:out std_logic;Q:in std_logic);end comp_06;architecture behavior of comp_06 isbeginprocess(Q,s,ss,f,ff)beginif(rising_edge(Q))thenif(s=ss and f=ff)thend<='1';else d<='0';end if;end if;end process;end behavior;。

相关文档
最新文档