WCDMA系统上行扰码算法的优化及其实现

合集下载

相关主题

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

Ｏｐｔｉｍｉｚａｔｉｏｎａｎｄｉｔｓｉｍｐｌｅｍｅｎｔａｔｉｏｎｏｆａｌｇｏｒｉｔｈｍｉｎ
ＷＣＤＭＡｓｙｓｔｅｍｕｐｌｉｎｋｓｃｒａｍｂｌｅ
ＣＨＥＮＧａｏ — ｆｅｎｇ，ＨＯＮＧＱｉ，ＹＵＰｅｎｇ，ＺＨＡＩＰｅｉ－ｌｉｎｇ
［Ｊ］．ＭｏｄｅｒｎＥｌｅｃｔｒｏｎｉｃｓＴｅｃｈｎｉｑｕｅ，２００２（２）：６２－６３）ｉｎｓｙｎｔｈｅｓｉｓｏｆｈａｒｄｗａｒｅａｎｄｓｉｍｕｌａｔｉｏｎ，ｔｈｅ
ｔｈｅａｌｇｏｉｔｒｈｍｏｆｔｈｅ８ｂｉｔｐａｒａｌｌｅｌｃｉｒｃｕｉｔｅｎｈａｎｃｅｄｔｈｅｃａｐａｂｉｌｉｔｙｏｆｐｒｏｃｅｓｓｉｎｇｓｉｇｎａ１．Ｃｏｍｐａｒｅｄｗｉｔｈ
陈高峰，洪琪，余鹏，翟培苓
２３０６０１）（安徽大学电子信息工程学院，安徽合肥
摘
要：针对ＷＣＤＭＡ系统上行扰码中信号处理能力弱的问题，提出一种将１位串行输出电路转化为８位并
行输出电路的算法，并与１位串行输出、２位并行输出和４位并行输出在资源面积、处理速度等方面进行比较，数据比较表明８位并行输出电路可以显著提高系统的信号处理能力．通过与文献（王文焕．用ＦＰＧＡ实现ＷＣＤＭＡ下行扰码［Ｊ］．现代电子技术．２０【）２（２）：６２ — ６３）在硬件及软件仿真两个方面的对比发现，该文算法的
（ＳｃｈｏｏｌｏｆＥｌｅｃｔｒｏｎｉｃｓａｎｄＩｎｆｏｒｍａｔｉｏｎＥｎｇｉｎｅｅｒｉｎｇ，ＡｎｈｕｉＵｎｉｖｅｒｓｉｔｙ，Ｈｅｉ２３０６０１，Ｃｈｉｎａ）
２０１３年９月第３７卷第５期
wenku.baidu.com
安徽大学学报（自然科学版）
ＪｏｕｒｎａｌｏｆＡｎｈｕｉＵｎｉｖｅｒｓｉｔｙ（ＮａｔｕｒａｌＳｃｉｅｎｃｅＥｄｉｔｉｏｎ）
ｓｐｅｅｄｏｆｔｈｉｓａｌｇｏｉｔｒｈｍｉｎｃｒｅａｓｅｄｔｏ８ｔｉｍｅｓ．Ｆｉｎａｌｌｙ，ｔｈｅｈａｒｄｗａｒｅｓｔｒｕｃｔｕｒｅｗａｓｒｅａｌｉｚｅｄｂｙｆｉｅｌｄｐｒｏｇｒａｍｍａｂｌｅｇａｔｅａｒｒａｙ，ａｎｄｔｈｅｔｅｓｔｒｅｓｕｌｔｓｓｈｏｗｅｄｔｈａｔｔｈｅｃｉｒｃｕｉｔｃｏｕｌｄｒｅａｌｉｚｅｔｈｅｅｘｐｅｃｔｅｄ
Ａｂｓｔｒａｃｔ：Ｉｎａｃｃｏｒｄａｎｃｅｗｉｔｈｔｈｅｐｒｏｂｌｅｍｔｈａｔｔｈｅｓｉｇｎａｌｐｒｏｃｅｓｓｉｎｇａｂｉｌｉｔｙｏｆｔｈｅｕｐｌｉｎｋｓｃｒａｍｂｌｉｎｇ
ｏｉｒｇｉｎａｌｌｉｔｅｒａｔｕｒｅｆＷａｎｇＷＨ．ＲｅａｌｉｚａｔｉｏｎｏｆＷＣＤＭＡｄｏｗｎｌｉｎｋｓｃｒａｍｂｌｉｎｇｃｏｄｅｗｉｔｈｔｈｅＦＰＧＡ
ｃｏｄｅｗａｓｗｅａｋｉｎＷＣＤＭＡｓｙｓｔｅｍ，ｔｈｅｐａｐｅｒｐｒｏｐｏｓｅｄａｎａｌｇｏｒｉｔｈｍ，ｗｈｉｃｈｔｒａｎｓｌａｔｅｄ１ｂｉｔｓｉｇｎａｌｃｉｒｃｕｉｔｉｎｔｏ８ｂｉｔｐａｒａｌｌｅｌｃｉｒｃｕｉｔｉｎｔｈｅｕｐｌｉｎｋ．Ｃｏｍｐａｒｅｄｗｉｔｈｏｔｈｅｒｓｉｎａｒｅａａｎｄｐｒｏｃｅｓｓｉｎｇｓｐｅｅｄ，
Ｓｅｐｔｅｍｂｅｒ２０１３Ｖｏ１．３７Ｎｏ．５
ｄｏｉ：１０．３９６９／ｊ．ｉｓｓｎ．１０００－２１６２．２０１３．０５．０１１
ＷＣＤＭＡ系统上行扰码算法的优化及其实现
处理速度提高到原来的８倍．使用ＦＰＧＡ板实现该算法的硬件电路，且对此电路进行测试，结果表明该电路可
以实现预期功能．关键词：ＷＣＤＭＡ系统；上行扰码；串并转换；实现电路中图分类号：ＴＮ４７文献标志码：Ａ文章编号：１０００ — ２１６２（２０１３）０５ — ００６６ — ０７