Cadence新手简明教程(1)
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
66
67
直线可以选中add line之后使用坐标来画 格式是x x坐标 y坐标，然后回车即可定位
到所给坐标点，然后ix是x方向上移动，iy是 y方向移动。注意x，ix，iy不能大写，与数 字之间要有空格，否则不能识别。 连线时也可以用坐标画
68
69
70
71
72
73
勾选多个就会依次放置几个器件 注意要选hide而不是ok
98
99
10 0
10 1
10 2
10 3
10 4
1.上一页提到的，tools->report(quick reports)->component report，输出的是 htm格式的文件
2. file->export->placement，输出的是 txt文件
10 5
10 6
10 7
在display->status中，可以看有没有未连 线的点，未安放的器件，未删除的孤岛
94
95
96
97
首先要提取钻孔符号：manufacture->nc>drill legend来保证所有通孔都有钻孔标 记
再在manufacture->nc->nc drill输出钻孔 文件
Manufacture->nc->drill cus是钻孔表
19
W——连线
J——连接点
B——总线
X——不连线
的引脚
E——总线入口
N——网络别名
T——添加文字
R——旋转元件(逆时针旋转90°）
I/O——放大/缩小
ESC 、delete
20
21
22
23
1.同一原理图页中的引脚，可以用相同的网 络别名来保证其连接
2.不同原理图页中的引脚，使用off-page connector来连接，或者使用Port（建议使 用off-page connector，因为连接更可靠）
左键单机高亮的孤岛，该孤岛就会消失。 可以在display->status 中查看是否有没删
除的孤岛。如果有没删除的孤岛或者没有将 shape更新到smooth，在光绘时就会报错。 3.如果删除过孤岛，在修线后相同区域又出 现孤岛，删除时会报cannot break shape to fragments。
1
Cadence公司是一个专门从事电子设计自 动化（EDA）的软件公司，是全球最大的电 子设计技术(Electronic Design Technologies)、程序方案服务和设计服务 供应商。产品涵盖了电子设计的整个流程， 包括系统级设计，功能验证，IC综合及布局 布线，模拟、混合信号及射频IC设计，全定 制集成电路设计，IC物理验证，PCB设计和 硬件仿真建模等。
45
制作pad 布线 检查、修改
制作symbol 设置规则 铺铜
导入网表 开始摆件
删除孤岛 后处理
46
47
不要忘记这里
48
单层模式
49
50
菜单栏
工具栏
命令窗口
ห้องสมุดไป่ตู้
状态栏
标题栏 控制面板 整体视图
51
F3（开始走线） F4（显示属性） F6（完成） F8（oops，取消上一步操作） F9（cancel，取消本次命令） SF3（推挤走线）SF6（移动）SF4（测距） Ctrl+F5（color选项卡）ctrl+d（删除） 滚轮上下（或F11、F12）放大缩小
35
36
37
元器件的坐标 报告复合封装中没有使 用的元件
38
39
40
41
42
勾选了inter tool communication之后， 在PCB布局模式下，选中原理图页的一个元 件，PCB中对应的封装就会高亮，并且可以 移动
43
44
Allegro是Cadence公司推出的先进 PCB 设 计布线工具。 Allegro 提供了良好且交互的 工作接口和强大完善的功能，和它前端产品 Capture的结合，为当前高速、高密度、多 层的复杂 PCB 设计布线提供了最完美解决 方案。
Assembly top 装配层，有的 人选择不画
Pad stack 焊盘
Ref des 标签
Silkscreen top 丝印层，最终 显示在板子上
59
symbol
焊盘和标签可以在layout中选择然后加载到 symbol中，三个层则需要手动画。
如果一不小心把焊盘序号搞错，一脚写成了 二脚，可以选edit->text然后双击更改焊盘 上数字，不需要重新删除焊盘再加载。
在库中更改了元件，还需要在design cache中选中对应的design cache，右键 选择“update cache”之后才能使用。
29
30
31
32
33
34
网络表文件（连接关系）
物理封装信息及器件属 性、驱动类型（room、value等） 驱动分配文件（电压需求、
替换封装类型及电气特性等）
84
85
86
87
88
可以先ctrl+F5点击右上角off，关掉所有层 显示，然后在option中选择希望显示的层 打开其显示。
（在进行光绘时也是利用这种方法添加各个 art层）
89
90
91
1.Shape->delete island 2.Shape上的孤岛就会高亮显示，然后鼠标
参数修改完成之后file->update to design 可以在symbol里更改属性。
注意这种方法没有修改焊盘库里的焊盘属性。 如果在pad designer中修改完参数选择
save to file则可以更改焊盘库里的属性。 如果是先更改了焊盘，想要更新到symbol
中，可以用tool->padstack->refresh来实 现
60
添加焊盘的命令是layout->pins
61
画线的命令是add->line
62
丝印层线宽一定不能 为0，否则光绘的时候 会报warning并且不能 完成光绘过程。
63
setup->user preference –>path中设置库 路径
64
65
修改焊盘属性
在右侧option栏里双击要修改的焊盘，进 入pad designer软件中对焊盘进行修改
8
9
10
11
需要填这两项
12
里面不需要 snap to grid
边框和引脚必须 snap to grid， 保证电气属性
13
14
15
如果需要更改原理图页大小，可以在工程文 件目录中选择相应的原理图页，右键选择 schematic page property
16
17
18
按p调出右侧的 place part窗口 从中选取需要的 元件，双击或 enter或点击面板 上的放置按钮摆 放该元件，可放 任意多个，放完 按ESC退出。
74
在placement edit模式（右键 edit mode->placement edit）下圈中想要对 齐的几个器件，然后右键选择align component 即可对齐，同时在右侧option 选项卡中可以设置等间距排列。
75
76
77
78
高亮 反高亮 显示飞线
隐藏飞线
79
1.按快捷键F3打开走线模式。 2.按下F3以后点击一个net，同名的net都
3.层次块上下层之间可以用hierarchical Port来连接
24
25
26
27
Part可以整个复制过来，然后再局部修改
28
Edit part
Edit part在关闭图页的时候会询问update “current”还是“all”，如果想放弃修改， 点击discard。
这里需要注意一点，即使你在原理图中更 改了part，库中的这个元件仍然没有变化。
52
53
Display->color/visibility（ctrl+F5），
设置各个层，各层线的颜色和可见性
girds
设置格点
Setup
design parameter 设计参数
constraint 规则约束
54
55
56
57
58
Place bound top， 元件的实体范围
这是一个丝印 层的shape，同 样会显示在板 子上
2
1.原理图部分capture软件使用方 法
2.PCB线路板部分allegro软件使用 方法
3
新建project 进行DRC
新建part 修改part属性
摆放part 连线
输出网表
输出物料清单等文件
4
5
勾选这一项将所选产品作为默认使用的
6
7
点击菜单栏中file->open（快捷键 ctrl+o），然后在工程文件目录中寻找 “*.dsn”（打开设计文件）“*.opj”（打 开工程文件）
92
1.shape——Manual Void/Cavity—— Delete命令，将其删除即可恢复该孤岛。
2.另一种方法是再铺一块属性相同的铜皮， 然后将两块铜融合一下。（shape>merge shape然后点击要融合的两块铜）
93
Cadence中有online-DRC，可以实时的查 看你的设计中是不是有错误。
会高亮。 3.走线过程中双击可以打过孔到另一层。
（双层板为例，首先保证option选项卡中 两层不要是一样的） 4.最后使用shift+F3可以修线 5.连线一定要连到焊盘中心，不然 Cadence会默认没有连接上 6.右键中的enhance pad entry
80
81
82
83
在brd文件中也可以修改替换某一个焊盘， 方法同symbol中一样。在brd文件中更改 了焊盘属性，symbol中不会被修改。
67
直线可以选中add line之后使用坐标来画 格式是x x坐标 y坐标，然后回车即可定位
到所给坐标点，然后ix是x方向上移动，iy是 y方向移动。注意x，ix，iy不能大写，与数 字之间要有空格，否则不能识别。 连线时也可以用坐标画
68
69
70
71
72
73
勾选多个就会依次放置几个器件 注意要选hide而不是ok
98
99
10 0
10 1
10 2
10 3
10 4
1.上一页提到的，tools->report(quick reports)->component report，输出的是 htm格式的文件
2. file->export->placement，输出的是 txt文件
10 5
10 6
10 7
在display->status中，可以看有没有未连 线的点，未安放的器件，未删除的孤岛
94
95
96
97
首先要提取钻孔符号：manufacture->nc>drill legend来保证所有通孔都有钻孔标 记
再在manufacture->nc->nc drill输出钻孔 文件
Manufacture->nc->drill cus是钻孔表
19
W——连线
J——连接点
B——总线
X——不连线
的引脚
E——总线入口
N——网络别名
T——添加文字
R——旋转元件(逆时针旋转90°）
I/O——放大/缩小
ESC 、delete
20
21
22
23
1.同一原理图页中的引脚，可以用相同的网 络别名来保证其连接
2.不同原理图页中的引脚，使用off-page connector来连接，或者使用Port（建议使 用off-page connector，因为连接更可靠）
左键单机高亮的孤岛，该孤岛就会消失。 可以在display->status 中查看是否有没删
除的孤岛。如果有没删除的孤岛或者没有将 shape更新到smooth，在光绘时就会报错。 3.如果删除过孤岛，在修线后相同区域又出 现孤岛，删除时会报cannot break shape to fragments。
1
Cadence公司是一个专门从事电子设计自 动化（EDA）的软件公司，是全球最大的电 子设计技术(Electronic Design Technologies)、程序方案服务和设计服务 供应商。产品涵盖了电子设计的整个流程， 包括系统级设计，功能验证，IC综合及布局 布线，模拟、混合信号及射频IC设计，全定 制集成电路设计，IC物理验证，PCB设计和 硬件仿真建模等。
45
制作pad 布线 检查、修改
制作symbol 设置规则 铺铜
导入网表 开始摆件
删除孤岛 后处理
46
47
不要忘记这里
48
单层模式
49
50
菜单栏
工具栏
命令窗口
ห้องสมุดไป่ตู้
状态栏
标题栏 控制面板 整体视图
51
F3（开始走线） F4（显示属性） F6（完成） F8（oops，取消上一步操作） F9（cancel，取消本次命令） SF3（推挤走线）SF6（移动）SF4（测距） Ctrl+F5（color选项卡）ctrl+d（删除） 滚轮上下（或F11、F12）放大缩小
35
36
37
元器件的坐标 报告复合封装中没有使 用的元件
38
39
40
41
42
勾选了inter tool communication之后， 在PCB布局模式下，选中原理图页的一个元 件，PCB中对应的封装就会高亮，并且可以 移动
43
44
Allegro是Cadence公司推出的先进 PCB 设 计布线工具。 Allegro 提供了良好且交互的 工作接口和强大完善的功能，和它前端产品 Capture的结合，为当前高速、高密度、多 层的复杂 PCB 设计布线提供了最完美解决 方案。
Assembly top 装配层，有的 人选择不画
Pad stack 焊盘
Ref des 标签
Silkscreen top 丝印层，最终 显示在板子上
59
symbol
焊盘和标签可以在layout中选择然后加载到 symbol中，三个层则需要手动画。
如果一不小心把焊盘序号搞错，一脚写成了 二脚，可以选edit->text然后双击更改焊盘 上数字，不需要重新删除焊盘再加载。
在库中更改了元件，还需要在design cache中选中对应的design cache，右键 选择“update cache”之后才能使用。
29
30
31
32
33
34
网络表文件（连接关系）
物理封装信息及器件属 性、驱动类型（room、value等） 驱动分配文件（电压需求、
替换封装类型及电气特性等）
84
85
86
87
88
可以先ctrl+F5点击右上角off，关掉所有层 显示，然后在option中选择希望显示的层 打开其显示。
（在进行光绘时也是利用这种方法添加各个 art层）
89
90
91
1.Shape->delete island 2.Shape上的孤岛就会高亮显示，然后鼠标
参数修改完成之后file->update to design 可以在symbol里更改属性。
注意这种方法没有修改焊盘库里的焊盘属性。 如果在pad designer中修改完参数选择
save to file则可以更改焊盘库里的属性。 如果是先更改了焊盘，想要更新到symbol
中，可以用tool->padstack->refresh来实 现
60
添加焊盘的命令是layout->pins
61
画线的命令是add->line
62
丝印层线宽一定不能 为0，否则光绘的时候 会报warning并且不能 完成光绘过程。
63
setup->user preference –>path中设置库 路径
64
65
修改焊盘属性
在右侧option栏里双击要修改的焊盘，进 入pad designer软件中对焊盘进行修改
8
9
10
11
需要填这两项
12
里面不需要 snap to grid
边框和引脚必须 snap to grid， 保证电气属性
13
14
15
如果需要更改原理图页大小，可以在工程文 件目录中选择相应的原理图页，右键选择 schematic page property
16
17
18
按p调出右侧的 place part窗口 从中选取需要的 元件，双击或 enter或点击面板 上的放置按钮摆 放该元件，可放 任意多个，放完 按ESC退出。
74
在placement edit模式（右键 edit mode->placement edit）下圈中想要对 齐的几个器件，然后右键选择align component 即可对齐，同时在右侧option 选项卡中可以设置等间距排列。
75
76
77
78
高亮 反高亮 显示飞线
隐藏飞线
79
1.按快捷键F3打开走线模式。 2.按下F3以后点击一个net，同名的net都
3.层次块上下层之间可以用hierarchical Port来连接
24
25
26
27
Part可以整个复制过来，然后再局部修改
28
Edit part
Edit part在关闭图页的时候会询问update “current”还是“all”，如果想放弃修改， 点击discard。
这里需要注意一点，即使你在原理图中更 改了part，库中的这个元件仍然没有变化。
52
53
Display->color/visibility（ctrl+F5），
设置各个层，各层线的颜色和可见性
girds
设置格点
Setup
design parameter 设计参数
constraint 规则约束
54
55
56
57
58
Place bound top， 元件的实体范围
这是一个丝印 层的shape，同 样会显示在板 子上
2
1.原理图部分capture软件使用方 法
2.PCB线路板部分allegro软件使用 方法
3
新建project 进行DRC
新建part 修改part属性
摆放part 连线
输出网表
输出物料清单等文件
4
5
勾选这一项将所选产品作为默认使用的
6
7
点击菜单栏中file->open（快捷键 ctrl+o），然后在工程文件目录中寻找 “*.dsn”（打开设计文件）“*.opj”（打 开工程文件）
92
1.shape——Manual Void/Cavity—— Delete命令，将其删除即可恢复该孤岛。
2.另一种方法是再铺一块属性相同的铜皮， 然后将两块铜融合一下。（shape>merge shape然后点击要融合的两块铜）
93
Cadence中有online-DRC，可以实时的查 看你的设计中是不是有错误。
会高亮。 3.走线过程中双击可以打过孔到另一层。
（双层板为例，首先保证option选项卡中 两层不要是一样的） 4.最后使用shift+F3可以修线 5.连线一定要连到焊盘中心，不然 Cadence会默认没有连接上 6.右键中的enhance pad entry
80
81
82
83
在brd文件中也可以修改替换某一个焊盘， 方法同symbol中一样。在brd文件中更改 了焊盘属性，symbol中不会被修改。