CMOS反相器版图设计
CMOS反相器的设计
CMOS反相器的设 计
Layout (Design) Rules (III)
contact (接触孔)： 5a . minimum contact width 1.0um 5b . minimum contact spacing 1.0um 5c . ndiff or pdiff enclosure of contact 1.0um 5d . metal1 enclosure of contact 0.5um 5e . poly1 enclosure of contact 0.5um
注意不要违反版图设计规则！！！！
第16页/共19页
CMOS反相器的设 计
第17页/共19页
四、LVS一致性检查
1. 完成DRC检查 2. 生成EXTRACT文件 3. 完成LVS检查
CMOS反相器的设 计
第18页/共19页
CMOS反相器的设 计
感谢您的欣赏！
第19页/共19页
NMOS管的宽长比： (W/L)n=3um/0.6um PMOS管的宽长比 ： (W/L)p= (W/L)n*2=6um/0.6um
第8页/共19页
3. 逻辑功能
CMOS反相器的设 计
第9页/共19页
4. 功耗
CMOS反相器的设 计
第10页/共19页
4. 功耗
CMOS反相器的设 计
➢功耗的计算采取估算方式。 ➢详细的计算请参阅电路分析基础等基础必修课
确定电路结构 确定所使用的器件 逻辑功能 功耗 输出驱动能力 输入电流
CMOS反相器的设 计
第5页/共19页
1. 确定电路结构
CMOS反相器的设 计
第6页/共19页
2. 确定所使用的器件
MOS集成电路--CMOS反相器电路仿真及版图设计
MOS管集成电路设计题目：CMOS反相器电路仿真及版图设计*名：***学号：***********专业：通信工程指导老师：***2014年6月1日摘要本文介绍了集成电路设计的相关思路、电路的实现、SPICE电路模拟软件和LASI7集成电路版图设计的相关用法。
主要讲述CMOS反相器的设计目的、设计的思路、以及设计的过程，用SPICE电路设计软件来实现对反相器的设计和仿真。
集成电路反相器的实现用到NMOS和PMOS各一个，用LASI7实现了其版图的设计。
关键字：集成电路CMOS反相器LT SPICE LASI7目录引言 ....................................................................................................................................... - 2 -一、概述 ............................................................................................................................... - 2 -1.1MOS集成电路简介.................................................................................................... - 2 -1.2MOS集成电路分类.................................................................................................... - 2 -1.3MOS集成电路的优点................................................................................................ - 3 -二、LTspice电路仿真 .......................................................................................................... - 3 -2.1SPICE简介 ................................................................................................................... - 3 -2.2CMOS反相器LT SPICE仿真过程 ..................................................................... - 3 -2.2.1实现方案 .............................................................................................................. - 3 -2.2.2 LTspice电路仿真结果 ...................................................................................... - 5 -三、LASI版图设计 ............................................................................................................... - 5 -3.1LASI软件简介........................................................................................................ - 5 -3.2版图设计原理......................................................................................................... - 6 -3.3LASI的版图设计.................................................................................................... - 6 -四、实验结果分析 ............................................................................................................... - 8 -五、结束语 ........................................................................................................................... - 8 -参考文献 ............................................................................................................................... - 8 -引言CMOS技术自身的巨大潜力是IC高速持续发展的基础。
集成电路课程设计--cmos反相器的电路设计及版图设计
目录摘要 (3)绪论 (5)1软件介绍及电路原理 (6)1.1软件介绍 (6)1.2电路原理 (6)2原理图绘制 (8)3电路仿真 (10)3.1瞬态仿真 (10)3.2直流仿真 (11)4版图设计及验证 (12)4.1绘制反相器版图的前期设置 (12)4.2绘制反相器版图 (13)4.3 DRC验证 (15)结束语 (17)参考文献 (18)摘要CMOS技术自身的巨大发展潜力是IC高速持续发展的基础。
集成电路制造水平发展到深亚微米工艺阶段，CMOS的低功耗、高速度和高集成度得到了充分的体现。
本文将简单的介绍基于ORCAD和L-EDIT的CMOS反相器的电路仿真和版图设计，通过CMOS反相器的电路设计及版图设计过程，我们将了解并熟悉集成电路CAD的一种基本方法和操作过程。
关键词：CMOS反相器ORCAD L-EDIT版图设计AbstractThe huge development potential of CMOS technology itself is the foundation of sustainable development of IC high speed. The manufacturing level of development of the integrated circuit to the deep sub micron technology, CMOS low power consumption, high speed and high integration have been fully reflected. In this paper, the circuit simulation and layout design of ORCAD and L-EDIT CMOS inverter based on simple introduction, through the circuit design and layout design process of CMOS inverter, we will understand and a basic method and operation process, familiar with IC CAD.Keywords: CMOS inverter layout ORCAD L-EDIT绪论20世纪是IC迅速发展的时代。
反相器版图
目录一、课程设计的目的 (2)二、用Cadence软件画CMOS反相器的版图 (2)三、心得体会 (4)一、课程设计的目的1、学习对LINUX Cadence软件的使用。
2、了解反相器版图的结构及工作原理。
3、了解版图设计规则。
二、用Cadence软件画CMOS反相器的版图1、CMOS反相器的原理图CMOS反相器的原理CMOS反相器由PMOS和NMOS构成，当输入高电平时，NMOS导通，输出低电平，当输入低电平时，PMOS导通，输出高电平。
IN OUT0 11 02、画版图首先建立自己的文件夹并导入库文件，运行Cadence，如图在其中建立自己的工艺库、设计库和版图库，再用自己的库打开画版图的界面，如图绘制版图如图步骤：PSUB→NWELL→ACTIVE→POLY1→NIMP→PIMP→CONTACT→METAL1PSUB —NWELL —ACTIVE —POLY —NIMP—PIMP—CONTACT—METAL1 —3、改进意见及建议（1）画成插齿形状，增大了宽长比，可以提高电路速度（2）尽可能使版图面积最小。
面积越小，速度越高，功耗越小。
（3）尽可能减少寄生电容和寄生电阻。
尽可能增加接触孔的数目可以减小接触电阻。
（4）尽可能减少串扰，电荷分享。
做好信号隔离，添加隔离环。
三、心得体会通过这次课程设计，我学会了怎么运用LINUX和Cadence的一些基本操作做一个反相器的IC版图，也学会了实际画版图时应注意哪些细节，增强了我的实际操作能力，希望以后多多设置这样的课设。
CMOS反相器版图设计
XXXXXXX实验报告课程名称：集成电路设计实验名称：CMOS反相器版图设计学号姓名：指导教师评定：____________________________ 签名：_____________________________一、实验目的1、了解集成电路版图设计流程。
2、利用L-Edit 进行NMOSFET 版图设计。
3、利用L-Edit 进行CMOS反相器设计。
二、实验器材计算机一台，Tanner L-Edit软件三、实验原理CMOS 反相器由PMOS 和NMOS 晶体管组成，利用PMOS晶体管版图和NMOS 晶体管版图可以完成COMS反相器版图的设计。
四、实验步骤1、设计PMOS晶体管版图。
2、设计N MOS晶体管版图。
3、设计CMOS反相器版图：（1）启动版图编辑器L-Edit。
（2）新建文件。
新建一个Layout 文件，文件的设置信息可以从前面创建的文件中复制。
(3) 对文件进行重命名。
将L-Edit 编辑器默认的文件名Layout 改为Inverter。
(4) 设置格点与坐标。
格点与坐标的设定方式与创建PMOS 晶体管时设定的方法一致。
(5) 调用PMOS 和NMOS 晶体管作为例化单元。
使用Cell---Instance 命令来调用PMOS 单元。
在出现的Select Cell to Instance 对话框中，通过点击Browse按钮浏览到“MOS”文件，可以看到该文件下面有PMOS 和NMOS 两个单元，点击PMOS，然后点击“OK”，可以看到Inverter 文件cell0 单元的版图已经添加了PMOS 单元。
利用同样的方法，可以将NMOS 单元也添加进来。
(6) 连接PMOS 和NMOS 晶体管的栅极。
从CMOS 反相器电路可知，PMOS晶体管和NMOS 晶体管的栅极要连在一起作为反相器的输入端，所以在放置这两个晶体管的时候可以将两者的栅极对准，以便连接。
具体操作是，选择Layer的多晶硅(Poly)层和方框绘图工具后，在版图区域中画一个宽度与晶体管栅极相等的多晶硅矩形，如图1 所示。
CMOS反相器的版图设计
实验一：CMOS反相器的版图设计一、实验目的1、创建CMOS反相器的电路原理图Schematic、电气符号symbol以及版图layout;2、利用’gpdk090’工艺库实例化MOS管；3、运行设计规则验证Design Rule Check;DRC确保版图没有设计规则错误..二、实验要求1、打印出完整的CMOS反相器的电路原理图以及版图；2、打印CMOS反相器的DRC报告..三、实验工具Virtuoso四、实验内容1、创建CMOS反相器的电路原理图；2、创建CMOS反相器的电气符号；3、创建CMOS反相器的版图；4、对版图进行DRC验证..1、创建CMOS反相器的电路原理图及电气符号图首先创建自己的工作目录并将/home/iccad/cds.lib复制到自己的工作目录下我的工作目录为/home/iccad/iclab;在工作目录内打开终端并打开virtuoso命令为icfb &.在打开的icfb –log中选择tools->Library Manager;再创建自己的库;在当前的对话框上选择File->New->Library;创建自己的库并为自己的库命名我的命名为lab1;点击OK后在弹出的对话框中选择Attach to an exiting techfile并选择gpdk090_v4.6的库;此时Library manager的窗口应如图1所示：图1 创建好的自己的库以及inv创建好自己的库之后;就可以开始绘制电路原理图;在Library manager窗口中选中lab1;点击File->New->Cell view;将这个视图命名为invCMOS反相器..需要注意的是Library Name一定是自己的库;View Name是schematic;具体如图2所示：图2 inv电路原理图的创建窗口点击OK后弹出schematic editing的对话框;就可以开始绘制反相器的电路原理图schematic view..其中nmos宽为120nm;长为100nm.与pmos宽为240nm;长为100nm.从gpdk090_v4.6这个库中添加;vdd与gnd在analogLib这个库中添加;将各个原件用wire连接起来;连接好的反相器电路原理图如图3所示：图3 inv的电路原理图对电路原理图检查并保存左边菜单栏的第一个;check and save;接下来创建CMOS反相器的电气符号图创建电气符号图是为了之后在其他的门电路中更方便的绘制电路原理图..在菜单栏中选择design->Create cellview->From cellview;在symbol editing中编辑反相器的电气符号图;创建好的symbol如图4所示：图4 inv的电气符号图2、创建CMOS反相器的版图接下来可以创建并绘制CMOS反相器的版图;在Library Manager中选择File->new->cell view;将view name改为layout;tool改为virtuoso;具体如图5所示：图5 inv版图的创建窗口点击OK;会弹出两个对话框;一个LSW和一个layout editing在弹出来的layout editing中进行版图的绘制;利用快捷键‘i’在gpdk090_v4.6选择nmos和pmos;并将pmos摆放至nmos的上方;为方便确认各个金属或者mos管的距离或者长度;可以使用尺子作为辅助;使用快捷键’k’画一个尺子;使得nmos与pmos的源漏之间距离为0.6nm;如图6所示：图6 mos管源漏之间的距离图然后继续用尺子在nmos与pmos的正中间分别往上下延伸1.5nm;该点即为电源轨道和地轨道的中心点;轨道的宽为0.6nm;长为1.8nm;在LSW窗口中选择metal1作为电源轨道;返回layout editing窗口;使用快捷键’p’;然后设置金属的宽度;将其设置为0.6nm;接着在layout editing窗口中将轨道绘制出来;nmos与pmos 之间用poly金属层连接起来;pmos的源级用metal1金属与上层的电源轨道连接起来;nmos的源级用metal1金属与下层的电源轨道连接起来;并在vdd电源轨道上加一个M1_NWELL;在gnd轨道上加一个M1_PSUB;放置好选中并点击快捷钱’q’;将通孔个数改为3个如图7所示;将columns那一栏的1改为3;pmos及以上部分用nwell包裹起来;具体的连接如图8所示:图7 M1_NWELL的属性图8 连接好的inv版图3、设计规则检查DRC将连接好的inv版图保存;在菜单栏上选择verify->DRC;在弹出的对话框修改一些信息;如图9所示;确保路径正确;并且将Rules library前的勾选取消..图9 DRC的参数设置点击OK;验证完成并成功后会在icfb –log窗口出现如图10所示提示且版图上不会出现错误闪烁;如果有错误的话;可以在菜单栏中点击verify->markets->explain;并选中错误的地方;就会弹出详细的错误解释;然后根据提示修改错误..图10 DRC报告4、打印CMOS反相器的电路原理图以及版图在layout editing窗口的菜单栏上选择Design->plot->submit;然后再弹出来的窗口中修改参数;将header前的勾选取消;如图11所示：图11 打印参数设置继续点击Plot Options;将里面的参数修改如图12所示：图12 打印参数设置点击OK;可在自己的工作目录下找到inv.ps文件;打开文件即可看到打印出来的CMOS反相器版图;如图13所示：图13 打印出来的CMOS反相器版图同理;电路原理图也是如此打印;打印出来的CMOS反相器的电路原理图如图14所示：图14 打印出来的CMOS反相器的电路原理图。
MOS集成电路--CMOS反相器电路仿真及版图设计
MOS管集成电路设计题目：CMOS反相器电路仿真及版图设计**：***学号：***********专业：通信工程****：***2014年6月1日摘要本文介绍了集成电路设计的相关思路、电路的实现、SPICE电路模拟软件和LASI7集成电路版图设计的相关用法。
主要讲述CMOS反相器的设计目的、设计的思路、以及设计的过程，用SPICE电路设计软件来实现对反相器的设计和仿真。
集成电路反相器的实现用到NMOS和PMOS各一个，用LASI7实现了其版图的设计。
设计。
集成电路 CMOS反相器LT SPICE LASI7 关键字：集成电路目录引言 ....................................................................................................................................... - 2 -一、概述 ............................................................................................................................... - 2 -1.1MOS集成电路简介集成电路简介 .................................................................................................... - 2 -1.2MOS集成电路分类集成电路分类 .................................................................................................... - 2 -1.3MOS集成电路的优点集成电路的优点 ................................................................................................ - 3 -二、LTspice电路仿真 .......................................................................................................... - 3 -2.1SPICE简介 ................................................................................................................... - 3 -仿真过程 ..................................................................... - 3 -2.2CMOS反相器LT SPICE仿真过程2.2.1实现方案 .............................................................................................................. - 3 -2.2.2 LTspice电路仿真结果 ...................................................................................... - 5 -三、LASI版图设计 ............................................................................................................... - 5 -软件简介 ........................................................................................................ - 5 -3.1LASI软件简介版图设计原理 ......................................................................................................... - 6 -3.2版图设计原理的版图设计 .................................................................................................... - 6 -3.3LASI的版图设计四、实验结果分析 ............................................................................................................... - 8 -五、结束语 ........................................................................................................................... - 8 -参考文献 ............................................................................................................................... - 8 -引言CMOS 技术自身的巨大潜力是IC 高速持续发展的基础。
CMOS反相器电路版图设计与仿真
CMO反相器电路版图设计与仿真姓名：邓翔学号：33导师：马奎本组成员：邓翔石贵超王大鹏CMO反相器电路版图设计与仿真摘要：本文是基于老师的指导下，对cade nee软件的熟悉与使用, 进行CMO反相器的电路设计和电路的仿真以及版图设计与版图验证仿真。
关键字：CMO反相器；版图设计。
Abstract：This article is based on the teacher's guida nee,familiar with cade nee software and use, for CMOS in verter circuit design and circuit simulation and Iandscape and the Iandscape design of the simulatio n.Key word : CMOS inverter;Landscape design.一引言20世纪70年代后期以来，一个以计算机辅助设计技术为代表的新的技术改革浪潮席卷了全世界，它不仅促进了计算机本身性能的进步和更新换代，而且几乎影响到全部技术领域，冲击着传统的工作模式。
以计算机辅助设计这种高技术为代表的先进技术已经、并将进一步给人类带来巨大的影响和利益。
计算机辅助设计技术的水平成了衡量一个国家产业技术水平的重要标志。
计算机辅助设计（Computer Aided Design，CAD是利用计算机强有力的计算功能和高效率的图形处理能力，辅助知识劳动者进行工程和产品的设计与分析，以达到理想的目的或取得创新成果的一种技术。
它是综合了计算机科学与工程设计方法的最新发展而形成的一门新兴学科。
计算机辅助设计技术的发展是与计算机软件、硬件技术的发展和完善，与工程设计方法的革新紧密相关的。
采用计算机辅助设计已是现代工程设计的迫切需要。
电子技术的发展使计算机辅助设计（CAD）技术成为电路设计不可或缺的有力工具。
版图技术——CMOS集成电路的版图设计
(2)最小间距 例如，金属、多晶、有源区或阱都必须保持最小间距。 (3)最小包围 例如，N阱、N+离子注入和P+离子注入包围有源区应该有足够的余量;多晶硅、 有源区和金属对接触孔四周要保持一定的覆盖。
⑤ 完整的MOS管版版图必须包含两个部分：a）由源、栅和漏组成的器件；b） 衬底连接。
(a)PMOS管
(b)NMOS管 完整的MOS管版图图形
5.1.2 MOS管阵列的版图实现
1.MOS管串联
(1) 两个MOS管的串联。 N1的源、漏区为X和Y，N0的源、漏区为Y和Z。Y是它们的公共区域，如 果把公共区域合并,得到图5.7(d)所示的两个MOS管串联连接的版图。 从电流的方向可以决定，当MOS管串联时，它们的电极按S-D-S-D-S-D方 式连接。
① MOS管的四种布局图
② 直线形排列的NMOS管
结构图 立体结构和俯视图
③ 源区、沟道区和漏区合称为MOS管的有源区(Active），而有源区之外的区域 定义为场区（Fox)。有源区和场区之和就是整个芯片表面。 Fox + Active = Surface
芯片表面包含有源区和场区两部分
④ N阱CMOS集成电路使用P型衬底，NMOS管直接制作在P型衬底上，PMOS 管做在N阱内。
第5章 CMOS集成电路的版图 设计
主要内容 5.1 MOS 场效应管的版图实现 5.2 版图设计规则 5.3 版图系统的设置 5.4 版图的建立 5.5 版图的编辑 5.6 棍棒图 5.7 版图设计方法概述
5.1 MOS 场效应管的版图实现
5.1.1 单个MOS管的版图实现
实验二 CMOS反相器版图设计
实验二CMOS反相器的版图设计主要内容：1．pmos1）N Well （横24纵15）2）Active（横14纵5）3) P Select（横18纵9）4）Poly（横2纵9）5) Active Contact（横2纵2）6) Metal1（横4纵4）2．Nmos1）Active（横14纵5）2) N Select（横18纵9）3）Poly（横2纵9）4) Active Contact（横2纵2）5) Metal1（横4纵4）3. 引用pmos、nmos4. 新增PMOS基板节点元件Basecontactp1）N Well （横15纵15）2）Active（横5纵5）3) N Select（横9纵9）4) Active Contact（横2纵2）5) Metal1（横4纵4）5. 新增NMOS基板节点元件Basecontactn1）Active（横5纵5）2) N Select（横9纵9）3) Active Contact（横2纵2）4) Metal1（横4纵4）6. 引用Basecontactp、Basecontactn7. 连接栅极Poly8. 连接漏极9.绘制电源线（横39纵5）10. 绘制地线（横39纵5）11.标出Vdd与GND节点12.连接电源与接触点（PMOS左边接触点与Basecontactp；连接地与接触点（NMOS左边接触点与Basecontactn。
13.加入输入端口PortA1）Poly Contact（横2纵2）2) Poly （横5纵5）3) Metal1（横10纵4）4) Via （横2纵2）----- Via在Metal1中5）Metal2（横4纵4）------ Metal2与Via、Metal1重叠14. 加入输出端口OUT1) Via （横2纵2）----- Via在Metal1中5）Metal2（横4纵4）------ Metal2与Via、Metal1重叠。
反相器的版图绘制
反相器的版图绘制一、前言反相器是数字电路中实现逻辑非的逻辑门，其输出电压的逻辑电平与输入电压相反。
反相器在电路中很多应用，比如音频放大、时钟振荡器等。
反相器既可用晶体管来构成，也可由CMOS来充当，这里我们研究的是由一个NMOS器件与一个PMOS器件组成的最简单的CMOS反相器。
CMOS反相器由一个NMOS 器件与一个PMOS器件构成，NMOS与PMOS的栅极连接在一起作为CMOS反相器的输入端，NMOS与PMOS的漏极相连接作为CMOS反相器的输出端，NMOS与PMOS的源极分别接地与接高电平。
二、反相器的版图绘制过程1、前期准备在绘制版图之前，必须要做一些前期准备工作。
首先就是在candence软件中为我们接下来要进行的设计建一个library与一个cell。
然后我们要根据设计好的版图来计算版图中各部分的尺寸大小。
对于反相器的版图绘制过程来说，就是确定NMOS与PMOS的器件长度与宽度，器件中接触孔、金属、多晶硅的尺寸以及其与有源区的相对位置。
2、版图绘制对于CMOS反相器的版图，可以将其两个主要部分——NMOS与PMOS，然后便是两个器件之间的连接部分、NMOS源极接地部分与PMOS源极接高电平的部分以及反相器的输入、输出端。
Ⅰ）、NMOS部分首先进行NMOS部分的版图绘制。
选中n型有源区ndiff，按快捷键R画一个宽4.8um，高3.6um的矩形（如图1所示）。
然后选中多晶硅poly，按快捷键P画一个宽0.6um，高4.2um的矩形多晶硅区，接着按K键，从有源区左边缘拉一条2.1um的标尺，从有源区的上端和下端各向外拉一条长0.6um的标尺，再根据标尺移动多晶硅，使其左边缘距有源区的左侧2.1um，且多晶硅上、下边缘分别超出有源区的上、下边缘0.6um（如图2所示）。
接着选中接触孔contact，画出四个长宽均为0.6um的矩形，将其分别放置到四个角，使其距有源区两侧都为0.9um（如图3所示）。
Lab 9 CMOS反相器版图设计
Lab 9 CMOS反相器版图设计1.实验目的1.1 学会版图自动生成方法1.2 掌握CMOS电路版图设计流程1.3 了解数字模块设计方法2.实验内容版图自动生成如果在lab7与lab8中，绘制nmos、pmos、npn等单元版图存在困难，可使用版图自动生成命令来产生版图，以便后续实验的进行。
nmos版图生成法①在CIW中，选择File→Open，选项设置如下：Library Name designCell Name nmosView Name layout打开nmos的空白视图。
②在CIW中，输入如下命令：hiReplayFile(“LOG/nmos.log”)③按Return键。
④选择Window→Fill All，完成自动生成nmos版图。
⑤存档。
pmos版图生成法①在CIW中，选择File→Open，选项设置如下：Library Name designCell Name pmosView Name layout打开pmos的空白视图。
②在CIW中，输入如下命令：③按Return键。
④选择Window→Fill All，完成自动生成pmos版图。
⑤存档。
npn版图生成法与nmos生成法相同，仅仅在①、②步骤中将nmos改为npn即可。
Inverter版图设计Inverter版图设计规则①单元高度18.0u②power与ground宽度1.8u③ndiff到pdiff间距0.5u④metal1之间间距0.8u⑤metal1宽度0.8u安置mos版图①在CIW中，选择File→Open，设置如下:Library Name designCell Name inverterView Name layout点击OK，弹出Inverter的设计窗口。
②在设计窗口中，选择Create→Instance[i]，在Create Instance窗口中，改变设置如图9.1所示。
图9.1 Create Instance窗口图9.2 Create Shape Pin窗口③设置结束后，在设计窗口中，点击LMB完成添加nmos版图。
CMOS反相器版图设计与仿真报告
CMOS反相器版图设计与仿真报告在此次实例设计中采用Tanner Pro 软件中的L-Edit组件设计CMOS反相器的版图，进而掌握L-Edit的基本功能和使用方法。
操作流程如下：进入L-Edit—>建立新文件—>环境设定—>编辑组件—>绘制多种图层形状—>设计规则检查—>修改对象—>设计规则检查—>电路转化—>电路仿真。
一、绘制反相器版图1）打开L-Edit程序，并将新文件另存以合适的文件名存储在一定的文件夹下：在自己的计算机上一定的位置处打开L-Edit程序，此时L-Edit自动将工作文件命名为Layout1.sdb 并显示在窗口的标题栏上。
而在本例中则在L-Edit文件夹中新建立“反相器版图”文件夹，并将新文件以文件名“Ex11”存与此文件夹中。
如图一所示。
图一打开L-Edit，并另存文件为Ex112）取代设定：选择File->Replace Setup命令，在弹出的对话框中单击浏览按钮，按照路径..\Samples\SPR\example1\lights.tdb找到“lights.tdb”文件，单击OK即可。
此时可将lights.tdb 文件的设定选择性的应用到目前编辑的文件中。
如图二所示。
图二取代设定3）编辑组件：L-Edit编辑方式是以组件（Cell）为单位而不是以文件为单位，一个文件中可以包含多个组件，而每一个组件则表示一种说明或者一种电路版图。
每次打开一个新文件时便自动打开一个组件并命名为“Cell0”；也可以重命名组件名。
方法是选择Cell->Rename 命令，在弹出的对话框中的Rename cell as文本框中输入符合实际电路的名称，如本设计中采用组件名“inv”即可,之后单击OK按钮。
如图三所示。
图三重命名组件为inv4）设计环境设定：绘制布局图必须要有确实的大小，因此要绘图前先要确认或设定坐标与实际长度的关系。
实验七反相器,二输入与非门以及二输入或非门版图设计
学号姓名
实验七1.反相器
反相器EECMOS的schematic图如下所示
其中PMOS管L=180nm W=720nm NMOS管L=180nm W=240nm
根据schematic画出的layout图如下所示
其中该版图长：2.16um 宽：4.87um
则版图面积为S=L*W=2.16*4.87=10.5192(um^2)
经过多此修改后，DRC验证如下
LVS验证如下
2.二输入与非门
二输入与非门nand2的schematic图如下所示
其中两个PMOS管的L=180nm W=720nm 两个NMOS管的L=180nm W=720nm
根据schematic图画出的layout版图如下所示
其中nand2版图的长：2.76um 宽：5.14um
则版图的面积S=L*W=2.76*5.14=14.1864（um^2）
通过改错后，DRC验证结果如下
LVS验证结果如下
3.二输入或非门
二输入或非门nor的schematic图如下所示
其中两个PMOS管的L=180nm W=2.51um 两个NMOS管的L=180nm W=500nm
由schematic图画出的layout版图如下所示
由于PMOS管的宽度较大，为了提高能通过的峰值电流，不浪费diff的面积，最大限度打满了源漏孔
其中该版图的长：2.91um 宽6.65um
则版图面积S=L*W=2.91*6.65=19.3531（um^2）
通过改错，DRC验证结果如下
LVS验证结果如下。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
课程设计任务书
目录
目录 (III)
1.绪论 (1)
1.1设计背景 (1)
1.2设计目标 (1)
2.CMOS反相器 (2)
2.1CMOS反相器电路结构 (2)
2.2CMOS反相器电路仿真 (3)
2.3CMOS反相器的版图绘制 (4)
2.4CMOS反相器的版图电路仿真 (4)
2.5LVS检查匹配 (5)
总结 (7)
参考文献 (8)
附录一：原理图网表 (9)
附录二：版图网表 (10)
1.绪论
1.1设计背景
Tanner集成电路设计软件是由Tanner Research 公司开发的基于Windows平台的用于集成电路设计的工具软件。
该软件功能十分强大，易学易用，包括S-Edit，T-Spice，W-Edit，L-Edit与LVS，从电路设计、分析模拟到电路布局一应俱全。
其中的L-Edit版图编辑器在国内应用广泛，具有很高知名度。
L-Edit Pro是Tanner EDA软件公司所出品的一个IC设计和验证的高性能软件系统模块，具有高效率，交互式等特点，强大而且完善的功能包括从IC设计到输出，以及最后的加工服务，完全可以媲美百万美元级的IC设计软件。
L-Edit Pro包含IC设计编辑器(Layout Editor)、自动布线系统(Standard Cell Place & Route)、线上设计规则检查器（DRC）、组件特性提取器（Device Extractor）、设计布局与电路netlist的比较器(LVS)、CMOS Library、Marco Library，这些模块组成了一个完整的IC设计与验证解决方案。
L-Edit Pro丰富完善的功能为每个IC设计者和生产商提供了快速、易用、精确的设计系统。
1.2设计目标
1.用tanner软件中的原理图编辑器S-Edit编辑CMOS反相器电路原理图。
2.用tanner软件中的TSpice对CMOS反相器进行仿真并观察波形。
3.用tanner软件中的L-Edit绘制CMOS反相器版图，并进行DRC验证。
4.用tanner软件中的TSpice对CMOS反相器的版图电路进行仿真并观察波形。
5.用tanner软件中的layout-Edit对CMOS反相器进行LVS检验观察原理图与版图的匹配程度。
2.CMOS反相器
2.1CMOS反相器电路结构
CMOS反相器可以说是最常用的基本功能电路之一了，广泛应用于数字逻辑电路电路设计中。
在本次课程设计中，使用tanner软件中的原理图编辑器S-Edit编辑CMOS 反相器电路原理图。
详细描述各MOS管中栅、源、漏及衬底的详细连接方式。
其中原理图如图2.1.1。
图2.1 CMOS反相器的原理图
2.2CMOS反相器电路仿真
使用TSpice对原理图进行仿真。
首先，生成电路网表，如图2.2.1。
图2.2 生成原理图电路网表
给CMOS反相器的输入端加入CP激励信号，信号D端加入信号。
仿真中高电平为Vdd=5V，低电平为Gnd，并添加输入输出延迟时间。
进行仿真，输出波形。
波形图如下图2.2.2。
图2.3 CMOS反相器输入输出波形图
2.3CMOS反相器的版图绘制
用L-Edit版图绘制软件对CMOS反相器电路进行版图绘制，版图结果如图2.3.1。
图2.4 CMOS反相器电路版图
进行DRC检测，检测是否满足设计规则。
如图2.3.2。
图2.5 DRC验证结果
2.4CMOS反相器的版图电路仿真
同原理图仿真相同，首先生成电路网表。
如图2.4.1。
图2.6 生成版图电路网表
添加激励、电源和地，同时观察输入输出波形，波形如图2.4.2。
图2.7 CMOS反相器电路版图输入输出波形图
CMOS反相器电路的版图仿真波形与原理图的仿真波形，基本一致，并且符合输入输出的逻辑关系，电路的逻辑设计正确无误。
2.5LVS检查
用对CMOS反相器进行LVS检查验证，首先添加输入输出文件，选择要查看的输出，观察输出结果检查CMOS反相器电路原理图与版图的匹配程度。
首先导入网表，如下图图2.8。
图2.8 导入网表输出结果如图2.5.2。
图2.9 电路LVS检查匹配图
网表匹配，设计无误。
总结
通过两周的课程设计学习，综合运用所学的知识完成了设计任务。
使我更进一步熟悉了专业知识，并深入掌握仿真方法和工具、同时为毕业设计打基础的实践环节。
进一步熟悉设计中使用的主流工具，学习了良好的技术文档撰写方法；了解后端设计；加深综合对所学课程基础知识和基本理论的理解好掌握，培养了综合运用所学知识，独立分析和解决工程技术问题的能力；培养了在理论计算、制图、运用标准和规范、查阅设计手册与资料以及应用工具等方面的能力，逐步树立正确的设计思想。
通过对典型IC集成电路的原理图和版图的绘制及仿真，对模拟电路的工作原理有了进一步的了解。
再借助tanner软件模拟电路的原理图绘制及其版图生成，熟悉了tanner 在此方面的应用，以增强计算机辅助电路模拟与设计的信心。
参考文献
附录一：原理图网表
* SPICE netlist written by S-Edit Win32 7.03
* Written on Jul 4, 2013 at 20:59:07
.include "C:\Users\Administrator\Desktop\tanner\TSpice70\models\ml2_125.md" .tran/op 10n 400n method=bdf
.print tran v(in) v(out)
* Waveform probing commands
.probe
.options probefilename="inv.dat"
+ probesdbfile="C:\Users\Administrator\Desktop\tanner\inv\inv.sdb"
+ probetopmodule="inv"
* Main circuit: inv
M1 out in Gnd Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u
M2 out in Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u
v3 Vdd Gnd 5.0
v4 in Gnd pulse(0.0 5.0 0 10n 10n 100n 200n)
* End of main circuit: inv
附录二：版图网表
* Circuit Extracted by Tanner Research's L-Edit Version 9.00 / Extract Version 9.00 ; * TDB File: C:\Users\Administrator\Desktop\tanner\inv\jianghailong.tdb
* Cell: Cell0 Version 1.08
* Extract Definition File: ..\LEdit90\Samples\SPR\example1\lights.ext
* Extract Date and Time: 07/04/2013 - 20:58
.include C:\Users\Administrator\Desktop\tanner\TSpice70\models\ml2_125.md
* Warning: Layers with Unassigned AREA Capacitance.
* <Poly Resistor ID>
* <Poly2 Resistor ID>
* <N Diff Resistor ID>
* <P Diff Resistor ID>
* <P Base Resistor ID>
* <N Well Resistor ID>
* Warning: Layers with Unassigned FRINGE Capacitance.
* <Pad Comment>
* <Poly1-Poly2 Capacitor ID>
* <Poly Resistor ID>
* <Poly2 Resistor ID>
* <N Diff Resistor ID>。