直接数字频率合成器预习报告2012年版
DDS实验报告
电子线路课程设计 --直接数字频率合成器（DDS）2014 年 11 月摘要本实验通过使用 QuartusⅡ软件，并结合数字逻辑电路的知识设计，使用DDS 的方法设计一个任意频率的正弦信号发生器，要求具有频率控制、相位控制、以及使能开关等功能。
在此基础上，本实验还设计了扩展功能，包括测频、切换波形，动态显示。
在控制电路的作用下能实现保持、清零功能，另外还能同时显示输出频率、相位控制字、频率控制字。
在利用 QuartusⅡ进行相应的设计、仿真、调试后下载到SmartSOPC实验实现 D/A转换，验证实验的准确性，并用示波器观察输出波形。
关键词：SmartSOPC实验箱 QUARTUSⅡ数字频率合成仿真AbstractThis experiment is based on QuartusⅡ，with the help of knowledge relating to the digital logic circuits and system design,to design a sine signal generator which generates any frequency by the method of DDS. This generator is provided with the functions of frequency control,phase control and switch control. Based on the basic design,I also design extra functions,including frequency measurement,changes of wave forms and dynamic display.The control circuit can be maintained time clearing and time keeping functions,and also shows the output frequency,phase control characters,frequency control word. All the designing and simulating work are based on QuartusⅡ. After all the work finished on computer, I downloaded the final circuit to SmartSOPC experiment system to realize the transformation of D/A ,and then test the accuracy of the design by means of oscilloscope observing the wave forms.Key words: SmartSOPC QUARTUSⅡ DDS Simulation目录摘要 (1)目录 (2)一、设计要求 (3)二、方案论证 (3)三、直接数字频率合成器总电路图 (4)四、各子模块设计原理及分析说明 (5)4.1、脉冲发生电路 (5)4.2、频率相位预置与调节电路 (9)4.3、累加器电路 (10)4.4、相位控制电路 (11)4.5、波形存储器ROM电路 (12)4.6、测频电路 (14)4.7、不同波形选择电路 (15)4.8、动态译码显示电路 (16)五、程序下载、仿真与调试 (17)六、实验结果 (18)七、实验总结与感想 (23)八、参考文献 (23)一、设计要求1、利用QuartusII软件和SmartSOPC实验箱实现直接数字频率合成器（DDS）的设计；2、DDS中的波形存储器模块用Altera公司的Cyclone系列FPGA芯片中的RAM 实现，RAM结构配置成212×10类型；3、具体参数要求：频率控制字K取4位；基准频率fc=1MHz,由实验板上的系统时钟分频得到；4、系统具有使能功能；5、利用实验箱上的D/A转换器件将ROM输出的数字信号转换为模拟信号，能够通过示波器观察到正弦波形；6、通过开关（实验箱上的Ki）输入DDS的频率和相位控制字，并能用示波器观察加以验证；7、可适当添加其他功能二、方案论证直接数字频率合成器（Direct Digital Frequency Synthesizer）是一种基于全数字技术，从相位概念出发直接合成所需波形的一种频率合成技术。
直接数字频率合成器(DDS)总结
直接数字频率合成器（直接数字频率合成器（DDS DDS DDS）总结）总结知识收集2008-07-2113:45:46阅读128评论0字号：大中小订阅直接合成法是用一个或多个石英晶体振荡器的振荡频率作为基准频率，由这些基准频率产生一系列的谐波，这些谐波具有与石英晶体振荡器同样的频率稳定度和准确度；然后，从这一系列的谐波中取出两个或两个以上的频率进行组合，得出这些频率的和或差，经过适当方式处理（如经过滤波）后，获得所需要的频率。
DDS 是直接数字式频率合成器（Direct Digital Synthesizer ）的英文缩写。
直接数字式频率合成器（DDS ）是从相位概念出发直接合成所需波形的一种新的频率合成技术，由相位累加器、波形ROM 、D/A 转换器和低通滤波器构成。
时钟频率给定后，输出信号的频率取决于频率控制字，频率分辨率取决于累加器位数，相位分辨率取决于ROM 的地址线位数，幅度量化噪声取决于ROM 的数据位字长和D/A 转换器位数。
结构框图如图2-1所示。
先分部分介绍其结构，后面会讲到总体原理。
相位增量（Phase Increment ）M ，也称为频率控制字，单纯的无单位（不代表弧度或者角度）无符号数。
相位累加器（Phase Accumulator ）由一个无符号数的加法器和一个寄存器构成，一个时钟周期完成一次加法运算。
量化器（Quantizer ）完成很简单的功能。
将较高精度，较大位宽的输入，丢弃低比特位，得到较低精度，较小位宽的输出，直接用作后面查找表的地址。
正余弦查找表（Sine/Cosine Lookup Table）存放正余弦数值。
DDS的工作原理：DDS的基本原理是利用采样定理，通过查表法产生波形[2]。
由于，（2-1）其中Δθ为一个采样间隔ΔT之间的相位增量，采样周期，即：（2-2）控制Δθ就可以控制不同的频率输出。
Δθ是由频率控制字M控制的，即：（2-3）所以改变M就可以得到不同的输出频率。
DDS（DirectDigitalSynthesizer）直接数字式频率合成器
DDS（DirectDigitalSynthesizer）直接数字式频率合成器1. 什么叫DDS直接数字式频率器DDS（Direct Digital Synthesizer），实际上是⼀种分频器：通过编程频率控制字来分频系统（SYSM CLOCK）以产⽣所需要的频率。
DDS 有两个突出的特点，⼀⽅⾯，DDS⼯作在数字域，⼀旦更新频率控制字，输出的频率就相应改变，其跳频速率⾼；另⼀⽅⾯，由于频率控制字的宽度宽（48bit 或者更⾼），频率分辨率⾼。
2. DDS⼯作原理图1 是DDS 的内部结构图，它主要分成3 部分：相位累加器，相位幅度转换，（）。
图 1，DDS的结构（1）相位累加器⼀个正弦波，虽然它的幅度不是线性的，但是它的相位却是线性增加的。
DDS 正是利⽤了这⼀特点来产⽣正弦信号。
如图 2，根据DDS 的频率控制字的位数N，把360° 平均分成了2的N次等份。
图2，相位累加器原理假设系统时钟为Fc，输出频率为Fout。
每次转动⼀个⾓度360°/2N，则可以产⽣⼀个频率为Fc/2N的正弦波的相位递增量。
那么只要选择恰当的频率控制字M，使得 Fout / Fc= M / 2N,就可以得到所需要的输出频率Fout，Fout = Fc*M / 2N。
（2）相位幅度转换通过相位累加器，我们已经得到了合成Fout 频率所对应的相位信息，然后相位幅度转换器把0°~360°的相位转换成相应相位的幅度值。
⽐如当DDS 选择为2V p-p 的输出时，45°对应的幅度值为0.707V，这个数值以⼆进制的形式被送⼊DAC。
这个相位到幅度的转换是通过查表完成的。
（3）DAC输出代表幅度的⼆进制数字信号被送⼊DAC 中，并转换成为模拟信号输出。
注意DAC 的位数并不影响输出频率的分辨率。
输出频率的分辨率是由频率控制字的位数决定的。
直接数字式频率合成技术（DDS）是⼀种先进的全数字频率合成技术，它具有多种数字式调制能⼒（如相位调制、频率调制、幅度调制以及I/Q正交调制等），在通信、导航、雷达、电⼦战等领域获得了⼴泛的应⽤。
频率合成器实训报告
目录摘要 (2)1、引言 (2)2、设计任务及要求 (2)2.1 设计任务 (2)2.2 设计要求 (2)3、频率合成的基本原理框图 (2)4、硬件系统的设计 (3)4.1 原理图 (3)4.2 74HC4046 (3)4.2.1 74HC4046引脚功能介绍 (3)4.2.2 74HC4046内部电路原理图 (4)4.2.3 74HC4046典型应用 (5)4.3 CD4522引脚功能介绍 (5)4.4 CD4518引脚功能介绍 (6)4.5 1602LCD的基本参数及引脚功能 (7)5、软件系统的设计 (8)5.1 流程图 (8)5.2 程序代码 (10)6、实训小结 (16)参考文献 (17)基于单片机控制的频率合成器摘要给出一种以单片集成PLL 芯片74HC4046为核心， 并通过AT89C51 单片机对74HC4046进行控制来实现锁相频率合成器的设计方法。
文中在介绍了74HC4046芯片的内部功能结构的基础上， 探讨了锁相频率合成器的基本原理和工作特性； 给出了基于74HC4046的锁相频率合成器的硬件电路结构和软件程序设计方法。
该设计经仿真测试证明， 锁相效果良好， 结构精简， 性能可靠。
关键词： 74HC4046； AT89C51； 频率合成器1、引言在现代电子技术的设计与开发过程中，特别是在通信、雷达、航空、航天以及仪器仪表等领域， 都需要进一步提高一系列高精度、高稳定度的频率源的频率精度。
这样，一般的振荡器已经无法满足各种应用的发展要求，而晶体振荡器的性能虽然比较好， 但其频率单一， 或只能在极小的范围内进行微调。
因此， 本文提出了一种基于单片机AT89C51控制的利用锁相技术以频率合成器芯片74HC4046为核心，来实现锁相频率合成器的设计方案。
2、设计任务及要求2.1 设计任务设计一个基于单片机控制的频率合成器 2.2 设计要求1.输入信号为1KHz 的方波信号。
2.合成的频率范围为1KHz~999KHz 。
直接数字频率合成技术DDS
幅
位
度
码
码
数模变换器 DAC
时 钟
低通滤波器 LPF 输出
图3-11 相位/幅度变换装置
假设DAC的输入幅度码是四位，则它的输出幅度与输 入幅度码之间的关系是按线性变化的，如表3-1所示。
二进制幅度码 0000 0001 0010 0011 0100 0101 0110 0111
表 3-1
十进制幅度 二进制幅度码
0.1875
0 +1.1875
续表 3 - 4
8 1000 17π/16 -0.1951 0011 0.1875 1 9 1001 19π/16 - 0.5556 1001 0.5625 1 10 1010 21π/16 - 0.8316 1101 0.8125 1 11 1011 23π/16 -0.9808 1111 0.9375 1 12 1100 25π/16 -0.9808 1111 0.9375 1 13 1101 27π/16 -0.8316 1101 0.8125 1 14 1110 29π/16 -0.5556 1001 0.5625 1 15 1111 31π/16 -0.1951 0011 0.8175 1
② 将模2π的累加相位变换成相应的正弦函数值的幅度， 这里幅度可先用代码表示，这可以用一只读存储器ROM来 存储一个正弦函数表的幅值代码；
③ 用幅度代码变换成模拟电压，这可由数模变换器 DAC来完成；
④ 相位累加器输出的累加相位在两次采样的间隔时间 内是保持的，最终从DAC输出的电压是经保持的阶梯波。
2. 相位与幅度的变换
累加器输出的相位码，需先经过一个相位码/幅度码变换 装置之后，再经数/模变换生成阶梯波，最后通过低通滤波 器才能得到所需的模拟电压。
《基于FPGA的PLL+DDS的频率合成器》范文
《基于FPGA的PLL+DDS的频率合成器》篇一一、引言随着通信技术的飞速发展，频率合成器作为电子系统中的关键部件，其性能和稳定性直接影响到整个系统的性能。
本文将详细介绍一种基于FPGA（现场可编程门阵列）的PLL（锁相环）+DDS（直接数字合成器）的频率合成器，并对其设计原理、实现方法及性能优势进行深入探讨。
二、PLL+DDS频率合成器的工作原理PLL+DDS频率合成器通过将PLL与DDS结合，利用两者的优势来达到高精度、高稳定性的频率输出。
PLL模块主要负责跟踪和生成参考频率，而DDS模块则能够快速生成多种频率的波形。
FPGA作为核心控制器，负责协调PLL和DDS模块的工作，实现频率的合成和输出。
三、设计实现1. 硬件设计在硬件设计方面，PLL+DDS频率合成器主要包含FPGA、PLL模块、DDS模块以及输出电路等部分。
其中，FPGA作为核心控制器，负责协调整个系统的运行。
PLL模块采用高精度的锁相环电路，以实现稳定的参考频率输出。
DDS模块则采用数字方式生成多种频率的波形。
2. 软件设计在软件设计方面，需要编写FPGA的程序代码来实现对PLL 和DDS模块的控制。
通过配置FPGA的IO口，实现对PLL和DDS模块的驱动和控制。
同时，还需要编写相应的算法程序，以实现频率的合成和输出。
四、性能优势基于FPGA的PLL+DDS频率合成器具有以下优势：1. 高精度：PLL和DDS的结合使得频率合成器具有高精度的频率输出。
2. 高稳定性：通过PLL模块的锁相环电路，可以实现稳定的参考频率输出，从而提高整个系统的稳定性。
3. 快速响应：DDS模块采用数字方式生成波形，具有快速响应的特点，可以快速调整输出频率。
4. 灵活性：FPGA的可编程性使得频率合成器具有很高的灵活性，可以方便地实现多种功能的扩展和升级。
五、应用领域基于FPGA的PLL+DDS频率合成器在通信、雷达、电子测量等领域具有广泛的应用。
例如，在通信系统中，它可以为基站提供稳定的射频信号；在雷达系统中，它可以为雷达提供精确的扫描频率；在电子测量领域，它可以用于信号源的生成和测试等。
7.2__DDS(直接数字式频率合成器)电路
7.2.1 基于AD9834的50MHz DDS电路
AD9834是一个将相位累加器、正弦只读存储器（SIN ROM） 和一个10位D/A转换器集成在一个CMOS芯片上的、一个完 全集成的DDS（Direct Digital Synthesis）芯片，频率精确性 能被控制在0.25billion（十亿分之一），时钟频率为50MHz， 具有低抖动的时钟输出和正弦波输出/三角波输出，窄带 SFDR>72dB。控制字采用串行装载方式，通过串行接口装 载控制字到寄存器，可以实现相位和频率调制。 AD9834为用户提供了多种输出波形。利用SIN ROM将产生 一个正弦曲线输出。SIN ROM可以被旁路，可以直接从DAC 输出线性向上斜坡电压或者向下斜坡电压。另外，如果需要 时钟输出，可以将DAC 数据的MSB位作为时钟输出，或者利 用芯片上的比较器。
数字部分电源电压由在芯片上的一个稳压器提供，当 DVDD输入电压超过2.7V时，稳压器使芯片内部数字部 分电源电压下降到2.5V。 模拟和数字部分电源是独立的，并且可以由不同的电 源驱动，例如，在AVDD输入电压等于5V时，DVDD输 入电压可以等于3V。AD9834电源电压为2.3～5.5V， 在3V电源电压时仅消耗功率20mW。AD9834有一个低 功耗模式控制引脚端（SLEEP），可以利用外部控制器 控制芯片的低功耗模式。AD9834采用TSSOP20封装。
⑤ 稳压器（Regulator） 对于芯片内部的模拟电路和数字电路，AD9834提供独立的 电源。AVDD提供了模拟电路部分所需要的电源，而DVDD则 提供了数字电路部分所需要的电源。这两个电源的取值范围 均为2.3～5.5V，而且每个都是独立的，例如，模拟电路部 分能够工作在5V电压下，而同时数字电路部分工作在3V，或 者是其他值。 AD9834内部的数字电路部分通常工作在2.5V。在芯片上的 稳压器将在DVDD输入的电源电压降至2.5V。AD9834的数字 接口（串行端口）工作电压也来自DVDD。这些数字信号在 AD9834内进行调整，使它们与2.5V一致。 当AD9834的DVDD引脚的电源电压等于或小于2.7V时，引脚 端CAP/2.5V和DVDD将同时被约束，从而将芯片上的稳压器 旁路。
直接数字频率合成器DDS的设计
直接数字频率合成器DDS的设计
刘玉良;刘国平;俞红杰
【期刊名称】《浙江海洋学院学报（自然科学版）》
【年(卷),期】2004(023)004
【摘要】在分析直接数字频率合成器 DDS工作原理及杂散影响的基础上,以 8031单片机和 CPLD芯片 FLEX10K为主要硬件进行设计.设计过程采取了改善杂散的措施,测试表明 DDS能产生 0～ 11MHz的正弦输出信号,频率分辨率达到 0.1Hz,满足电子系统的一般要求.
【总页数】3页(P320-322)
【作者】刘玉良;刘国平;俞红杰
【作者单位】浙江海洋学院工程学院,浙江舟山,316004;浙江海洋学院工程学院,浙江舟山,316004;浙江海洋学院工程学院,浙江舟山,316004
【正文语种】中文
【中图分类】TN742.1
【相关文献】
1.基于FPGA直接数字频率合成器DDS的设计 [J], 王静
2.直接数字频率合成器DDS的优化设计 [J], 蓝天;张金林
3.基于FPGA的DDS直接数字频率合成器设计与实现 [J], 赵翰林
4.基于FPGA的直接数字频率合成器(DDS)的设计 [J], 杨清
5.基于DSP-Builder的直接数字频率合成器(DDS)的设计 [J], 孙敦艳
因版权原因，仅展示原文概要，查看原文内容请购买。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
预习报告
直接数字频率合成器（DDS）设计
指导老师﹕__________
班级：___________
姓名：___________
学号：___________
直接数字频率合成器（Direct Digital Frequency Synthesizer）是一种基于全数字技术，从相位概念出发直接合成所需波形的一种频率合成技术。
是一种新型的频率合成技术.具有相对带宽大,频率转换时间短,分辨力高,相位连续性好等优点,很容易实现频率,相位和幅度的数控调制,广泛应用于通讯领域.实验要求利
用QuartusII软件和SmartSOPC实验箱设计一个频率及相位均可控制的具有正弦和余弦输出的直接数字频率合成器（Direct Digital Frequency Synthesizer 简称DDFS或DDS）。
DDS主要由频率预置与调节电路、累加器、波形存储器、D/A转换器、低通滤波器构成。
其组成原理如下图所示：
图2.1 DDS基本结构图
(1)频率预置与调节电路
作用：实现频率控制量的输入；
不变量K被称为相位增量，也叫频率控制字。
频率控制字的值可以由EDA实验系统提供的若干个开关直接输入，也可以由一个外部开关控制计数器产生相应的频率控制字。
(2)累加器
图2.2 累加器原理图
累加器原理图如图2.2所示，它由N 位加法器N 位寄存器构成。
每来一个时钟，加法器就将频率控制字K 与累加相位数据相加，相加的结果有反馈送至寄存器的数据输出端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。
这样，相位相加器在每一个时脉冲输入时，把频率控制字累加一次，相位累加器的溢出频率就是DDS 输出的信号频率。
由于相位累加器为N 位，相当于把正弦信号在相位上的精度定为N 位（N 的取值范围一般为24-32），所以分辨率为1/ 2N ，若系统基准时钟频率为c f ，频率控制字K 为1，则DDS 输出最小频率为o f =c f / 2N ；DDS 输出的最高频率由 Nyquist 采样定理决定，即c f /2（K 的最大值为2N-1）；若K 为B ，则输出频率为：o f =B ×c f / 2N 。
(3)波形存储器
图2.3 波形存储器
用相位累加器输出的数据作为波形存储器（ROM ）相位取样地址，这样就可把存储在波形存储器内的波形抽样值（二进制编码）经查找表查出，完成相位到幅值转换。
N 位的寻址ROM 相当于把00~0360的正弦信号离散成具有2N 个样值的序列，若波形ROM 有D 位数据位，则2N 个样值的幅值以D 位二进制数值固化在ROM 中，按照地址的不同可以输出相应的正弦信号的幅值。
选取ROM 的地址（即相位累加器的输出数据）时，可以间隔选项，相位寄存器输出的位数N 一般取10-16位，这种载取方法称为截断式用法，以减少ROM
的容量。
N 太大导致ROM 容量的成倍上升，而输出精度受D/A 位数的限制未有很大改善。
(4)D/A 转换器
D/A 转换器的作用：把已经合成的正弦波的数字量转换成模拟量。
正弦幅度量化序列经D/A 转换后变换成了包络为正弦波的阶梯波。
波形存储器的输出送到D/A 转换器，由D/A 转换器将数字信号转换成模拟信号输出。
图2.4 D/A 转换器的输出信号波形
(5) 低通滤波器
滤除生成的阶梯形正弦波中的高频成分，将其变成光滑的正弦波。
频率和相位均可控制的具有正弦和余弦输出的DDS 核心单元电路示意图如
t
Sin(t)
t
Sin(t)
t
Sin(t)
下图所示：
其中,最后的10位D触发器起到稳定输出的作用,可以防止电路出现冒险现象.
实验设计要求：
1、基本设计要求：
⑴利用QuartusII软件和SmartSOPC实验箱实现DDS的设计；
⑵DDS中的波形存储器模块用Altera公司的Cyclone系列FPGA芯片中的RAM 实现，RAM结构配置成212×10类型；
⑶具体参数要求：频率控制字K取4位；基准频率fc=1MHz,由实验板上的系统时钟分频得到；
⑷系统具有清零和使能的功能；
⑸利用实验箱上的D/A转换器件将ROM输出的数字信号转换为模拟信号，能够通过示波器观察到正弦波形；
⑹通过开关（实验箱上的Ki）输入DDS的频率和相位控制字，并能用示波器观察加以验证；
2、提高设计要求：
⑴通过按键（实验箱上的Si）输入DDS的频率和相位控制字，以扩大频率控制和相位控制的范围；(注意：按键后有消颤电路)
⑵能够同时输出正余弦两路正交信号；
⑶在数码管上显示生成的波形频率；
⑷充分考虑ROM结构及正弦函数的特点，进行合理的配置，提高计算精度；
⑸设计能输出多种波形（三角波、锯齿波、方波等）的多功能波形发生器；
⑹自己添加其他功能。