直接数字频率合成器.ppt
合集下载
第二章直接频率合成技术
ωm, n称为组合频率；m和n的绝对值称为组合
频率分量的阶。
成都信息工程学院电子工程学院
频率合成技术
第四章 单端口网络和多端口网络
37
若频率合成器通过混频器取差频输出， 即ωout=ω1-ω2， 也就是m=1， n=-1，那么 m和n的其他取值均为干扰频率，高阶的干扰 频率的信号很弱，但是低阶的干扰频率信号 必须要加以考虑。
成都信息工程学院电子工程学院
频率合成技术
第四章 单端口网络和多端口网络
5
f n −1 + f n +
( Δf 0−9 )n−1 ( Δf 0−9 )n
10
n−2
+
10n −1
成都信息工程学院电子工程学院
频率合成技术
第四章 单端口网络和多端口网络
6
由n个石英晶体振荡器和混频器以及滤波器构成，每 一个石英晶体振荡器的输出频率为
第四章 单端口网络和多端口网络
10
若设置(Δf0) 1=(Δf0)2=(Δf0)3=0 MHz，则最小 输出频率为
(Δf 0 ) 2 (Δf 0 )3 f out = f1 + f 2 + f 3 + (Δf 0 )1 + + 2 10 10 = 47.0 + 6.0 + 5.0 ＝58.0 MHz
成都信息工程学院电子工程学院
频率合成技术
第四章 单端口网络和多端口网络
11
若设置(Δf9) 1=(Δf9) 2=(Δf9)3=0.9 MHz， 则最大输出频率为
(Δf 9 ) 2 (Δf 9 )3 f out = f1 + f 2 + f 3 + (Δf 9 )1 + + 2 10 10 = 47.9 + 6.09 + 5.009 ＝58.999 MHz
dds 总线 原理
dds 总线原理
DDS（直接数字频率合成器）是一种基于数字信号处理技术的频
率合成器，它可以通过数字控制实现精确的频率和相位调制。
DDS
总线原理指的是DDS芯片与其他器件之间的通信总线原理。
首先，DDS芯片通常会使用SPI（串行外设接口）或者并行接口
来与微处理器或其他外围设备进行通信。
SPI是一种串行总线协议，通过四根线（时钟线、数据线、主从选择线和地线）来实现通信。
而并行接口则是通过多根数据线同时传输数据。
在DDS芯片与其他器件之间的通信中，总线原理起着关键作用。
总线原理包括数据传输的时序、数据格式、通信协议等方面。
通常
情况下，DDS芯片会通过总线接收来自外部设备的频率、相位或其
他控制信息，然后根据这些信息生成相应的数字信号输出。
同时，DDS芯片也会通过总线将自身的状态、输出频率等信息反馈给外部
设备。
另外，DDS总线原理还涉及到通信的稳定性、抗干扰能力、通
信速率等方面。
在设计中，需要考虑总线的带宽、传输速率、数据
格式的协商、时序的稳定性等问题，以确保DDS芯片与外部设备之
间的可靠通信。
总的来说，DDS总线原理是指DDS芯片与其他器件之间的通信原理，涉及到通信协议、数据传输的时序、稳定性等多个方面。
通过合理设计和实现总线原理，可以实现DDS芯片与外部设备之间的稳定、可靠的通信，从而更好地实现频率合成功能。
直接数字频率合成器(DDS)的改进设计
直接数字频率合成器（DDS）的改进设计【摘要】本文介绍了一种改进的直接数字频率合成器的设计原理，详细讨论了dds频率合成技术及系统软件、硬件的设计。
【关键词】dds；可控分频器；单片机频率源是雷达、通信、电子对抗等电子系统实现高性能指标的关键。
在现代电子学的各个领域常常需要高精度且频率可方便调节的信号源。
传统的频率合成器已不能适应技术发展的需要，直接数字式频率合成器（direct digital frequency synthesis）简称dds 或ddfs，是随之发展起来的一种新的频率合成技术，它是从相位概念出发直接合成所需波形的一种频率合成技术。
一般采用相位累加器和幅码编址器对存储器进行寻址，过于复杂并且电路调试有一定难度，滤波器精确度要求很高，频率很高时波形不光滑且容易失真。
本文针对这一不足进行了改进。
一、改进的直接数字频率合成器设计框图该系统全面采用数字电路方案，因而工作稳定可靠，利用单片机控制管理，使频率预置和占空比调整等操作可用键盘输入，十分方便，数字频率合成技术使输出频率准确度和稳定度得到提高，频率分辨率为1hz。
二、系统的总体设计思路该系统分为单片机处理与控制部分两大部分，单片机采用89c51，通过一块接口芯片8255与键盘和显示器连在一起，因显示的位数只四位，故采用数码管动态显示，软件译码，采用2*8的键盘进行预置数输入，控制，键盘上共有0—9个数字键、6个功能键；利用单片机的输出来控制可控分频器，然后通过计数器对可控分频器的输出脉冲进行计数，把8位计数器的输出作为一个地址码，将这个地址码作为存储器的读写地址，从存储器中取出预先存放的各种量化数据，经dac0832进行d/a转换，最后通过滤波器输出一个频率受键盘控制的正弦波。
经过对dds的改进后，该系统能产生1hz —9999hz的频率，频率可由键盘进行预制，并且输出频率可通过显示器进行数码显示。
1、单片机控制部分的设计：1）显示器部分的设计显示器采用数码管进行显示，数码管成本低、性能稳定。
直接数字频率合成
DDS应用举例---AD9852
AD9852的特性
.带 有 3 00MHz内部时钟; .可 输 出 FSK,BPSK,PSK,CHIRP,AM等信号; .带 有 两 个12位D/A转换器; . 100 MH z时具有80dBS FDR的动态性能; .内 含 4 x到20x可编程参考时钟倍频器; .带 有 两 个48位可编程频率寄存器和两个14位可编程相
(2)设置S/P SELECT,选择相应的接口模式。 (3) 写控制字,设置外部时钟更新、工作模式、
倍频指数等，发出外部更新时钟。 (4)写频率控制字,然后发出外部更新时钟,更
新AD9852内部控制寄存器。
电路板
No Image
No Image
三者性能比较
在频率合成（FS）技术发展的历史中，直接模 拟合成技术是早期使用的一种较为广泛的技术。直 接模拟合成利用倍频（乘法）、分频（除法）、混 频（加减法）和滤波技术，从一个或多个高稳定度 和精确度的参考频率源产生所需的频率。该方法的 优点是频率转换时间短（小于100ns），载频相位 噪声好等。但缺点是实现设备体积大、功耗大且易 产生过多的杂散分量，频谱纯度不高，合成的正弦 波的幅度、相位等参数难以控制。因此，直接模拟 合成已逐渐不再使用。
No Image
各部分的作用
参考时钟：由一个高稳定的晶体振荡器产生， 用它来同步整个合成器的各个组成部分；
相位累加器：完成相位的累加； 正弦/余弦转换：完成相位码——幅度码变换； DAC：将幅度代码转换成模拟电压； 低通滤波器：将阶梯波转换成所需模拟电压。
No Image
相位累加器组成
N 位
K
加 法
No Image
No Image
DDS的工作过程
频率合成技术
频率合成技术
1、直接模拟频率合成
直接模拟频率合成技术是一种早期旳频率合成技术，它用一种或几 种参照频率源经谐波发生器变成一系列谐波，再经混频、分频、倍频和 滤波等处理产生大量旳离散频率，这种措施旳优点是频率转换时间短、 相位噪声低，但因为采用大量旳混频、分频、倍频和滤波等途径，使频 率合成器旳体积大、成本高、构造复杂、轻易产生杂散分量且难于克制。 不能实现单片集成，逐渐被锁相频率合成，直接数字频率合成技术替代。
K
累加寄存器输出旳累加相位数据相加，把相加后旳成果送至累加寄存器旳数据输入端。累 加寄存器将加法器在上一种时钟脉冲作用后所产生旳新相位数据反馈到加法器旳输入端， 以使加法器在下一种时钟脉冲旳作用下继续与频率控制字相加。这么，相位累加器在时钟 作用下，不断对频率控制字进行线性相位累加。由此能够看出，相位累加器在每一种时钟 脉冲输入时，把频率控制字累加一次，相位累加器输出旳数据就是合成信号旳相位，相位 累加器旳溢出频率就是DDS输出旳信号频率。
DDS问世之初，构成DDS元器件旳速度旳限制和数字化引起旳噪声这两个主要缺 陷阻碍了DDS旳发展与实际应用。近几年超高速数字电路旳发展以及对DDS旳进一步 研究，DDS旳最高工作频率以及噪声性能已接近并到达锁相频率合成器相当旳水平。
2、锁相频率合成技术 （1）锁相环路工作原理
PD ————产生误差电压 ，LF ————产生控制电压， VCO ————产生瞬时输 出频率
PLL环路在某一原因作用下，利用输入与输出信号旳相位差产生误差电压，并滤除其 中非线性成份与噪声后旳纯净控制信号控制压控振荡器，使相位差朝着缩小固有角频 差方向变化，一旦相位差趋向很小常数（称为剩余相位差）时，则锁相环路被锁定了，
波形存储器设计主要考虑旳问题是其容量旳大小，利用波形幅值旳奇、偶对称特征，能够节省3/4 旳资源，这是非常可观旳。为了进一步优化速度旳设计，能够选择菜单Assign|Global Project Logic Synthesis旳选项Optimize10(速度)，并设定Global Project logic Synthesis Style为FAST，经寄存器性 能分析最高频率到达100MHz以上。用FPGA实现旳DDS能工作在如此之高旳频率主要依赖于FPGA先 进旳构造特点。
1、直接模拟频率合成
直接模拟频率合成技术是一种早期旳频率合成技术，它用一种或几 种参照频率源经谐波发生器变成一系列谐波，再经混频、分频、倍频和 滤波等处理产生大量旳离散频率，这种措施旳优点是频率转换时间短、 相位噪声低，但因为采用大量旳混频、分频、倍频和滤波等途径，使频 率合成器旳体积大、成本高、构造复杂、轻易产生杂散分量且难于克制。 不能实现单片集成，逐渐被锁相频率合成，直接数字频率合成技术替代。
K
累加寄存器输出旳累加相位数据相加，把相加后旳成果送至累加寄存器旳数据输入端。累 加寄存器将加法器在上一种时钟脉冲作用后所产生旳新相位数据反馈到加法器旳输入端， 以使加法器在下一种时钟脉冲旳作用下继续与频率控制字相加。这么，相位累加器在时钟 作用下，不断对频率控制字进行线性相位累加。由此能够看出，相位累加器在每一种时钟 脉冲输入时，把频率控制字累加一次，相位累加器输出旳数据就是合成信号旳相位，相位 累加器旳溢出频率就是DDS输出旳信号频率。
DDS问世之初，构成DDS元器件旳速度旳限制和数字化引起旳噪声这两个主要缺 陷阻碍了DDS旳发展与实际应用。近几年超高速数字电路旳发展以及对DDS旳进一步 研究，DDS旳最高工作频率以及噪声性能已接近并到达锁相频率合成器相当旳水平。
2、锁相频率合成技术 （1）锁相环路工作原理
PD ————产生误差电压 ，LF ————产生控制电压， VCO ————产生瞬时输 出频率
PLL环路在某一原因作用下，利用输入与输出信号旳相位差产生误差电压，并滤除其 中非线性成份与噪声后旳纯净控制信号控制压控振荡器，使相位差朝着缩小固有角频 差方向变化，一旦相位差趋向很小常数（称为剩余相位差）时，则锁相环路被锁定了，
波形存储器设计主要考虑旳问题是其容量旳大小，利用波形幅值旳奇、偶对称特征，能够节省3/4 旳资源，这是非常可观旳。为了进一步优化速度旳设计，能够选择菜单Assign|Global Project Logic Synthesis旳选项Optimize10(速度)，并设定Global Project logic Synthesis Style为FAST，经寄存器性 能分析最高频率到达100MHz以上。用FPGA实现旳DDS能工作在如此之高旳频率主要依赖于FPGA先 进旳构造特点。
L波段直接数字式快跳频率合成器设计
线形 累加 ，得到 相位 码 （）对波 形存 储 器进 行 寻 ｎ
址 ．使 之输 出相 应 的 幅度码 ，经 高速 ＤＡ转换 器 得 ／ 到相 对 应 的阶 梯 波 ．最后 经低 通 滤 波 器 得 到 连 所
ｆ）其 他 优 点 。Ｄ Ｓ ５ Ｄ 中几 乎 所有 部 件 都 属 于数
字 电路 ，易 于 集 成 、功 耗 低 、体 积 小 、重 量 轻 、
ｆ１频 率分 辨 率 高 ，可 达微 赫 兹 量级 。Ｄ Ｓ ２ Ｄ 输
出频 率 的 分 辨 率 和频 点 数 随相 位 累 加 器 的位 数 的
增 长而 呈指数 增 长 ．分 辨率 高达 Ｉ 。 ， ｚ Ｈｚ
Ｄ Ｓ Ｄ 主要 包括 相位 累加 器 、波形 存储 器 、数模 转换 器 、低 通 滤 波 器 、和 参 考 时 钟 五 部 分 。 在参
图 ３ ＤＤＳ 倍 频 频 率 合 成 方 案 原 理 框 图 ＋
该 方 案 可 以输 出较 多 的 频 点 、获 得 较 高 的频
率 转 换 时 间 、拥 有较 宽 的输 出频 带 以及 比较 容 易
实 现 。但 是 由于 是 Ｄ Ｓ直 接 倍 频 产 生 的 。因 此 近 Ｄ
图 ２ ＤＤＳ Ｐ Ｌ原 理 框 图 ＋ Ｌ
通 用元 器 件
ｄ ｉ ０３ ６ ￣ｉ Ｉ１ ６ － ７ ５２ １ 。 。 ５ ｏ： ．９ ９ 。Ｓ ５ ３ ４ ９ ０ ２０ ０ １ Ｓｉ ４０
Ｌ 波段 直接数 字式快跳频率合成器设计
张 霄云
ｆ 中国电子科 技 集 团公 司第二 十研 究所 ，西安 ７ ０ ６ ） １０ ８
摘 要 ：介 绍 了Ｄ Ｓ￣Ｙ ，并且 设 计 出一种 基 于Ｄ Ｓ 片的 快跳 频 率合 成 器． Ｄ￣ － Ｄ芯 它具 有 工作 频 率
直接数字频率合成技术DDS
幅
位
度
码
码
数模变换器 DAC
时 钟
低通滤波器 LPF 输出
图3-11 相位/幅度变换装置
假设DAC的输入幅度码是四位，则它的输出幅度与输 入幅度码之间的关系是按线性变化的，如表3-1所示。
二进制幅度码 0000 0001 0010 0011 0100 0101 0110 0111
表 3-1
十进制幅度 二进制幅度码
0.1875
0 +1.1875
续表 3 - 4
8 1000 17π/16 -0.1951 0011 0.1875 1 9 1001 19π/16 - 0.5556 1001 0.5625 1 10 1010 21π/16 - 0.8316 1101 0.8125 1 11 1011 23π/16 -0.9808 1111 0.9375 1 12 1100 25π/16 -0.9808 1111 0.9375 1 13 1101 27π/16 -0.8316 1101 0.8125 1 14 1110 29π/16 -0.5556 1001 0.5625 1 15 1111 31π/16 -0.1951 0011 0.8175 1
② 将模2π的累加相位变换成相应的正弦函数值的幅度， 这里幅度可先用代码表示，这可以用一只读存储器ROM来 存储一个正弦函数表的幅值代码；
③ 用幅度代码变换成模拟电压，这可由数模变换器 DAC来完成；
④ 相位累加器输出的累加相位在两次采样的间隔时间 内是保持的，最终从DAC输出的电压是经保持的阶梯波。
2. 相位与幅度的变换
累加器输出的相位码，需先经过一个相位码/幅度码变换 装置之后，再经数/模变换生成阶梯波，最后通过低通滤波 器才能得到所需的模拟电压。
7.2__DDS(直接数字式频率合成器)电路
7.2 DDS电路设计实例
7.2.1 基于AD9834的50MHz DDS电路
AD9834是一个将相位累加器、正弦只读存储器（SIN ROM） 和一个10位D/A转换器集成在一个CMOS芯片上的、一个完 全集成的DDS（Direct Digital Synthesis）芯片，频率精确性 能被控制在0.25billion（十亿分之一），时钟频率为50MHz， 具有低抖动的时钟输出和正弦波输出/三角波输出，窄带 SFDR>72dB。控制字采用串行装载方式，通过串行接口装 载控制字到寄存器，可以实现相位和频率调制。 AD9834为用户提供了多种输出波形。利用SIN ROM将产生 一个正弦曲线输出。SIN ROM可以被旁路，可以直接从DAC 输出线性向上斜坡电压或者向下斜坡电压。另外，如果需要 时钟输出，可以将DAC 数据的MSB位作为时钟输出，或者利 用芯片上的比较器。
数字部分电源电压由在芯片上的一个稳压器提供，当 DVDD输入电压超过2.7V时，稳压器使芯片内部数字部 分电源电压下降到2.5V。 模拟和数字部分电源是独立的，并且可以由不同的电 源驱动，例如，在AVDD输入电压等于5V时，DVDD输 入电压可以等于3V。AD9834电源电压为2.3～5.5V， 在3V电源电压时仅消耗功率20mW。AD9834有一个低 功耗模式控制引脚端（SLEEP），可以利用外部控制器 控制芯片的低功耗模式。AD9834采用TSSOP20封装。
⑤ 稳压器（Regulator） 对于芯片内部的模拟电路和数字电路，AD9834提供独立的 电源。AVDD提供了模拟电路部分所需要的电源，而DVDD则 提供了数字电路部分所需要的电源。这两个电源的取值范围 均为2.3～5.5V，而且每个都是独立的，例如，模拟电路部 分能够工作在5V电压下，而同时数字电路部分工作在3V，或 者是其他值。 AD9834内部的数字电路部分通常工作在2.5V。在芯片上的 稳压器将在DVDD输入的电源电压降至2.5V。AD9834的数字 接口（串行端口）工作电压也来自DVDD。这些数字信号在 AD9834内进行调整，使它们与2.5V一致。 当AD9834的DVDD引脚的电源电压等于或小于2.7V时，引脚 端CAP/2.5V和DVDD将同时被约束，从而将芯片上的稳压器 旁路。
7.2.1 基于AD9834的50MHz DDS电路
AD9834是一个将相位累加器、正弦只读存储器（SIN ROM） 和一个10位D/A转换器集成在一个CMOS芯片上的、一个完 全集成的DDS（Direct Digital Synthesis）芯片，频率精确性 能被控制在0.25billion（十亿分之一），时钟频率为50MHz， 具有低抖动的时钟输出和正弦波输出/三角波输出，窄带 SFDR>72dB。控制字采用串行装载方式，通过串行接口装 载控制字到寄存器，可以实现相位和频率调制。 AD9834为用户提供了多种输出波形。利用SIN ROM将产生 一个正弦曲线输出。SIN ROM可以被旁路，可以直接从DAC 输出线性向上斜坡电压或者向下斜坡电压。另外，如果需要 时钟输出，可以将DAC 数据的MSB位作为时钟输出，或者利 用芯片上的比较器。
数字部分电源电压由在芯片上的一个稳压器提供，当 DVDD输入电压超过2.7V时，稳压器使芯片内部数字部 分电源电压下降到2.5V。 模拟和数字部分电源是独立的，并且可以由不同的电 源驱动，例如，在AVDD输入电压等于5V时，DVDD输 入电压可以等于3V。AD9834电源电压为2.3～5.5V， 在3V电源电压时仅消耗功率20mW。AD9834有一个低 功耗模式控制引脚端（SLEEP），可以利用外部控制器 控制芯片的低功耗模式。AD9834采用TSSOP20封装。
⑤ 稳压器（Regulator） 对于芯片内部的模拟电路和数字电路，AD9834提供独立的 电源。AVDD提供了模拟电路部分所需要的电源，而DVDD则 提供了数字电路部分所需要的电源。这两个电源的取值范围 均为2.3～5.5V，而且每个都是独立的，例如，模拟电路部 分能够工作在5V电压下，而同时数字电路部分工作在3V，或 者是其他值。 AD9834内部的数字电路部分通常工作在2.5V。在芯片上的 稳压器将在DVDD输入的电源电压降至2.5V。AD9834的数字 接口（串行端口）工作电压也来自DVDD。这些数字信号在 AD9834内进行调整，使它们与2.5V一致。 当AD9834的DVDD引脚的电源电压等于或小于2.7V时，引脚 端CAP/2.5V和DVDD将同时被约束，从而将芯片上的稳压器 旁路。
EDA课程设计直接数字频率合成器(DDS)
EDA课程设计中DDS的 原理、实现及应用
,a click to unlimited possibilities
汇报人：
目录
01 添 加 目 录 项 标 题
02 D D S 的 原 理
03 D D S 的 硬 件 实 现
04 D D S 的 应 用
05 D D S 的 软 件 仿 真 与实现
06 D D S 的 优 化 与 改 进
医疗领域：用于 医疗设备的信号 处理和传输
军事领域：用于 雷达、通信、电 子对抗等设备的 信号处理
工业领域：用于 工业自动化设备 的信号处理和控 制
Part Five
DDS的软件仿真与 实现
软件仿真工具介绍
MATL AB：强大的数学计算和图形处理 能力，适合进行信号处理和仿真
Simulink：MATL AB的扩展工具，可以 进行系统级仿真，支持DDS模块
DDS的动态范围扩展
动态范围扩展原理：通过调整DDS的输出电压和频率，实现动态范围的 扩展 动态范围扩展方法：采用数字信号处理技术，如滤波、放大、压缩等
动态范围扩展效果：提高DDS的输出信号质量，降低噪声和失真
动态范围扩展应用：在通信、雷达、电子对抗等领域具有广泛应用
THANKS
汇报人：
DDS的频率分辨率优化
频率分辨率定义：衡 量DDS性能的重要参 数，表示输出信号的 频率精度和稳定度。
优化方法1：采用高 精度的参考时钟源， 提高时钟频率，减小 DDS的相位截断误差。
优化方法2：增加相 位累加器的位数，扩 大频率调制的范围， 提高频率分辨率。
优化方法3：采用数 字滤波技术，对DDS 输出信号进行滤波处 理，减小杂散分量， 提高频率分辨率。
实际应用：通过对DDS的相位噪声 进行降低，可以提高信号的纯度， 减小干扰和失真，从而提高通信、 雷达、电子对抗等系统的性能。
,a click to unlimited possibilities
汇报人：
目录
01 添 加 目 录 项 标 题
02 D D S 的 原 理
03 D D S 的 硬 件 实 现
04 D D S 的 应 用
05 D D S 的 软 件 仿 真 与实现
06 D D S 的 优 化 与 改 进
医疗领域：用于 医疗设备的信号 处理和传输
军事领域：用于 雷达、通信、电 子对抗等设备的 信号处理
工业领域：用于 工业自动化设备 的信号处理和控 制
Part Five
DDS的软件仿真与 实现
软件仿真工具介绍
MATL AB：强大的数学计算和图形处理 能力，适合进行信号处理和仿真
Simulink：MATL AB的扩展工具，可以 进行系统级仿真，支持DDS模块
DDS的动态范围扩展
动态范围扩展原理：通过调整DDS的输出电压和频率，实现动态范围的 扩展 动态范围扩展方法：采用数字信号处理技术，如滤波、放大、压缩等
动态范围扩展效果：提高DDS的输出信号质量，降低噪声和失真
动态范围扩展应用：在通信、雷达、电子对抗等领域具有广泛应用
THANKS
汇报人：
DDS的频率分辨率优化
频率分辨率定义：衡 量DDS性能的重要参 数，表示输出信号的 频率精度和稳定度。
优化方法1：采用高 精度的参考时钟源， 提高时钟频率，减小 DDS的相位截断误差。
优化方法2：增加相 位累加器的位数，扩 大频率调制的范围， 提高频率分辨率。
优化方法3：采用数 字滤波技术，对DDS 输出信号进行滤波处 理，减小杂散分量， 提高频率分辨率。
实际应用：通过对DDS的相位噪声 进行降低，可以提高信号的纯度， 减小干扰和失真，从而提高通信、 雷达、电子对抗等系统的性能。
3.直接本振信号产生_实验教案PPT
直接本振信号产生
基于AD9959的直接数字频率信号产生实验 基于AD9959的直接数字频率信号产生实验
实验目的
通 过 基 于 美 国 ADI 公 司 最 新 的 DDS 芯 片 AD9959的直接数字频率合成实验，使学生加深 对直接数字频率合成(DDS)技术的理解，实际 体验利用DDS作为小数分频器以完成频率信号 产生的优点。
AD9959主要引脚介绍
AD9959主要引脚介绍
实验系统腔体外部端口说明
实验系统腔体外部端口说明
DDS输出测试端：3-0，其中1路为DDS原始输出； 0路是DDS信号经放大后的输出；2路为DDS输出接 入放大器及后置滤波后的信号；3路在2路的基础上 加入了自制滤波 GND：地 5V：DDS供电电源输入 8V：放大器供电电源输入
实验环境
1、分组实验：三人一组 2、设备：电脑一台，并口控制联接线一根 ，频率计一台，示波器一台，三用表一个， 合成信号发生器一台，直流稳压电源二台。
实验原理 ：
频率合成器是现代电子系统的重要组成部份，是决 定电子系统性能的关键部件。随着现代通信技术的发展， 系统对频率合成器的精度、频率分辨率、转换时间和频 谱纯度等指标提出了越来越高的要求。DDS（直接数字 频率合成）是继DS（直接频率合成）和PLL（锁相环） 之后出现的新一代频率合成技术，已被广泛应用于通信、 雷达等领域。
实验步骤 ：
（6）将实验者自己设计的滤波器小板（实验一 作业）插入3路滤波插槽，通过改变DDS的输出频率， 测试其幅频响应特性（方法同实验一）。
扩展部分：：
（7）将滤波器小板插入3路滤波插槽，设置四路同频 输出，通过频谱仪观测四个通道的输出信号频谱并 作记录。 （8）用频谱仪观察0路在两种扫频模式下的频谱变化。 （9）改变DDS输出频率，用频谱仪观察DDS输出信号 的相位噪声和杂散变化情况。 （10）测试观察该DDS芯片的其它功能（如相位控制、 幅度控制等）。
基于AD9959的直接数字频率信号产生实验 基于AD9959的直接数字频率信号产生实验
实验目的
通 过 基 于 美 国 ADI 公 司 最 新 的 DDS 芯 片 AD9959的直接数字频率合成实验，使学生加深 对直接数字频率合成(DDS)技术的理解，实际 体验利用DDS作为小数分频器以完成频率信号 产生的优点。
AD9959主要引脚介绍
AD9959主要引脚介绍
实验系统腔体外部端口说明
实验系统腔体外部端口说明
DDS输出测试端：3-0，其中1路为DDS原始输出； 0路是DDS信号经放大后的输出；2路为DDS输出接 入放大器及后置滤波后的信号；3路在2路的基础上 加入了自制滤波 GND：地 5V：DDS供电电源输入 8V：放大器供电电源输入
实验环境
1、分组实验：三人一组 2、设备：电脑一台，并口控制联接线一根 ，频率计一台，示波器一台，三用表一个， 合成信号发生器一台，直流稳压电源二台。
实验原理 ：
频率合成器是现代电子系统的重要组成部份，是决 定电子系统性能的关键部件。随着现代通信技术的发展， 系统对频率合成器的精度、频率分辨率、转换时间和频 谱纯度等指标提出了越来越高的要求。DDS（直接数字 频率合成）是继DS（直接频率合成）和PLL（锁相环） 之后出现的新一代频率合成技术，已被广泛应用于通信、 雷达等领域。
实验步骤 ：
（6）将实验者自己设计的滤波器小板（实验一 作业）插入3路滤波插槽，通过改变DDS的输出频率， 测试其幅频响应特性（方法同实验一）。
扩展部分：：
（7）将滤波器小板插入3路滤波插槽，设置四路同频 输出，通过频谱仪观测四个通道的输出信号频谱并 作记录。 （8）用频谱仪观察0路在两种扫频模式下的频谱变化。 （9）改变DDS输出频率，用频谱仪观察DDS输出信号 的相位噪声和杂散变化情况。 （10）测试观察该DDS芯片的其它功能（如相位控制、 幅度控制等）。
直接数字频率合成技术DDS..56页PPT
直接数字频率合成技术DDS..
56、极端的法规，就是极端的不公。 ——西 塞罗 57、法律一旦成为人们的需要，人们 就不再 配享受 自由了 。—— 毕达哥 拉斯 58、法律规定的惩罚不是为了私人的 利益， 而是为 了公共 的利益 ；一部 分靠有 害的强 制，一 部分靠 榜样的 效力。 ——格 老秀斯 59、假如没有法律他们会更快乐的话 ，那么 法律作 为一件 无用之 物自己 就会消 灭。— —洛克
60、人民的幸福是至高无个的法。— —西塞 罗
谢谢
11、越是没有本领的就越加自命不凡。——邓拓 12、越是无能的人，越喜欢挑剔别人的错儿。——爱尔兰 13、知人者智，自知者明。胜人者有力，自胜者强。——老子 14、意志坚强的人能把世界放在手中像泥块一样任意揉捏。——歌德 15、最具挑战性的挑战莫过于提升自我。——迈克尔·F·斯特利
56、极端的法规，就是极端的不公。 ——西 塞罗 57、法律一旦成为人们的需要，人们 就不再 配享受 自由了 。—— 毕达哥 拉斯 58、法律规定的惩罚不是为了私人的 利益， 而是为 了公共 的利益 ；一部 分靠有 害的强 制，一 部分靠 榜样的 效力。 ——格 老秀斯 59、假如没有法律他们会更快乐的话 ，那么 法律作 为一件 无用之 物自己 就会消 灭。— —洛克
60、人民的幸福是至高无个的法。— —西塞 罗
谢谢
11、越是没有本领的就越加自命不凡。——邓拓 12、越是无能的人，越喜欢挑剔别人的错儿。——爱尔兰 13、知人者智，自知者明。胜人者有力，自胜者强。——老子 14、意志坚强的人能把世界放在手中像泥块一样任意揉捏。——歌德 15、最具挑战性的挑战莫过于提升自我。——迈克尔·F·斯特利
微波频率合成技术-中
②11.317~11.381GHz，步进0.5MHz
③2.82GHz（点频） ④60MHz （点频） 跳频时间：<5ms 相位噪声： ①和② -110dBc/Hz@10kHz
③和④ -90dBc/Hz@10kHz
杂散抑制度：-73dBc
相噪分析
120MHz晶振的相噪为 -160dBc/Hz@10kHz 。理论上， 晶振相噪折算到 11GHz 的相噪为 -121dBc/Hz @10kHz ， 恶化20lg(11GHz/120MHz)＝39dB。有 11dB的富裕量， 晶振能满足系统要求
微波技术新进展
微波频率合成技术
（中）
2008年
直接数字频率合成技术 ——DDS
为大多数先进的微波系统采用 • 各种跳频通讯设备
• 雷达探测系统
• 电子对抗系统 • 测试仪器
• …….
DDS技术发展现状
• 1971年，J. Tierney 和C. M. Tader等人首先提 出了DDS概念。随着DDS技术和VLSI的不断发 展，DDS式频综的单片化在九十年代就已完成
结论：不能直接在11GHz上采用PLL方案！
低相噪的解决方案
为了得到 11GHz以上的两路输出，必须采用极低相
噪的微波高频本振（点频）与具有64MHz带宽的微 波低相噪低频信号进行上变频，微波低频信号相噪 应达到 -115dBc/Hz@10kHz。微波高频本振由晶振 倍频实现（相噪理论值-122dBc/Hz@10kHz)
微波本振 9.6GHz 微波中频信号 1.717~1.781GHz或 2.077~2.141GHz
11.317～11.381GHz或 11.677～11.741GHz
• 由于 DDS 芯片性能日趋完善，需求量激增，促
直接数字频率合成
设计实例
N位
频率 M 控制字
累加器
相位 寄存器
fc
频率控制字M 控制DDS输出正 （余）弦波的频率
时钟源
相位 控制字
加法器
正(余)弦 查找表
相位控制字控制DDS输 出正（余）弦波的相位
DAC
LPF
输出频率 fout
设计实例
N位
频率 M 控制字
累加器
相位 寄存器
fc
相位 控制字
加法器
正(余)弦 查找表
设计实例
直接数字频率合成
1971年， 学者J．Tierncy、 C.M.Rader和提出了以全数字技术、 从相 位概念出发直接合成所需波形的一种新的频率合成原理。
随着技术和器件水平的提高， 一种新的频率合成技术——直接数字频 率合成（DDS, Direct Digital Synthesis）得到了飞速的发展。 DDS技术是一 种把一系列数字形式的信号通过DAC转换成模拟形式的信号的合成技术。
设计实例
CLK FRE Q[9..0 ] P HASE[9..0]
T[9 ..0]
LP M_DIRECTI ON＝ "ADD"
LP M_PIP ELI NE＝
累加器
LP M_REP RESENTATION＝ "UNSIGNE D"
LP M_WIDTH＝ 10
LP M_ADD_SUB
ci n d ataa
DAC
LPF
输出频率 fout
时钟源
波形参数：
Tout=(2N/M)Tc fout=(M/2N)fc 当M=2N-1时， foutmax=f c/2。
设计实例
34 DDS电路的波形仿真结果
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
通常用频率增量来表示频率合成器的分辨率，DDS的最小分辨率为
f m in
fc 2N
这个增量也就是最低的合成频率。最高的合成频率受奈奎斯特抽样定理的限制，所
以有
f0max
fc 2
与PLL不同,DDS的输出频率可以瞬时地改变,即可以实现跳频，这是DDS的一个突 出优点，用于扫频测量和数字通讯中，十分方便。
但存在杂散大的缺点，限于数字电路的工作速度, DDS的频率上限目前还只能达到数百兆,限制了在某些 领域的应用。
AD9830
芯片特性 +5V电压供电 50MHz频率 片内正弦查询表 片内10位数模转换器 并行数据接口 掉电功能选择 250mW功耗 48引脚薄方扁封装 （TQFP）
DDS的信号质量分析
累加器的工作示意图
设相位累加器的位宽为2N, Sin表的大小为2p,累加 器的高P位用于寻址Sin表. 时钟Clock的频率为fc, 若累加器按步进为1地累加 直至溢出一遍的频率为
fout
fc 2N
若以M点为步长,产生的信号频率为
fout
M
fc 2N
M称为频率控制字
该DDS系统的核心是相位累加器，它由一个加法器和一个位相位寄存器组成，每来一
如数据采集,无线电接收,元件参数测试仪,频率计, 频率特性测试仪等.
DDS技术是一种先进的波形产生技术,已经在实际
频率综合技术概述
• 频率可变的振荡源
– 通过改变R,L,C元件参数改变正弦振荡的频率 – 通过改变充放电电流改变振荡频率
• 改变R • 改变L • 改变C • 改变电流
• 压控振荡器VCO
个时钟，相位寄存器以步长增加，相位寄存器的输出与相位控制字相加，然后输入到正
弦查询表地址上。正弦查询表包含一个周期正弦波的数字幅度信息，每个地址对应正弦
波中 0~360o 范围的一个相位点。查询表把输入的地址相位信息映射成正弦波幅度的数
字量信号，驱动DAC，输出模拟量。相位寄存器每经过2N/M 个 fc 时钟后回到初始状态，
– 用斜波扫描电压(流)控制产生扫频振荡器 – 用于频率稳定度和精度仪器不高的场合
• 频率合成技术
– 间接合成法------锁相环 PLL
– 直接模拟合成法(早期的直接合成法)------通过模拟电路实现多级的连
续混频 分频,获得很小的频率步进,电路复杂,不易集成
– 直接数字合成法------DDS
–通常将此视为第三代频率合成技术. –它突破了前两种频率合成法的原理,从”相位”的概念
出发进行频率合成. –这种方法不仅可以产生不同频率的正弦波,而且可以控
制波形的初始相位. –还可以用DDS方法产生任意波形(AWG)
DDS原理
工作过程为: 1, 将存于数表中的数字波形,经数模转换器D/A,形成模拟量波形. 2, 两种方法可以改变输出信号的频率:
分别进行频率的 × ,÷, ± 运算
上述运算由模拟和数字电路混合实现, 由数字鉴相器,数字分频器,压控振荡器和 模拟环路滤波器组成.
输出频率分别为参考频率的 N倍, 1/N, ±FL
fo Nfr
1 fo N fr
fo fr1 fr2
PLL
为了使输出频率有更高的分辨率,常用到多 环频率合成和小数分频等技术.
VCO--用电压(流)控制振荡频率
改变R
改变C
改变L
改变电流
频率综合技术概述
• 开环VCO的频率稳定度和频率精度较低 • PLL使输出频率的稳定度和精度,接近参考
振荡源(通常用晶振) PLL框图如下:
PLL的构成
在反馈环路中插入频率运算功能, 即可改变PLL的输出频率. 有三种频率运算方式:
倍频 分频 混频
随着频率分辨率的提高,PLL的锁定时间也 越长,频率变化越慢.
DDS
– 1971年,由J.Tierney 和C.M.Tader 等人在 “A Digital Frequency Synthesizer”一文中首次提出了 DDS的概念,
DDS或DDFS 是 Direct Digital Frequency Synthesis 的 简称
DDS
这种技术的实现依赖于高速数字电路的产生，目前， 其工作速度主要受D/A变换器的限制。利用正弦信号的 相位与时间呈线性关系的特性，通过查表的方式得到信 号的瞬时幅值，从而实现频率合成。
DDS具有超宽的相对宽带，超高的捷变速率，超细 的分辨率以及相位的连续性，可编程全数字化，以及可 方便实现各种调制等优越性能。
取样系统信号的频谱
镜像频率分量为－60dB，而其他各种杂散分量 分布在很宽的频带上，其幅值远小于镜像频率分量。 D/A之后用的低通滤波器可用来滤去镜像频率分量， 谐波分量和带外杂散分量。第一个镜像频率分量 最靠近信号频率，且幅度最大，实际应用时， 应尽量提高采样时钟频率，使该分量远离低通 滤波器的带宽,以减少低通滤波器的制作难度。
直接数字频率合成技术 (DDS)
东南大学 无线电系 束海泉
Tel: 83792479
比赛中用到的波形发生器
波形是信息和能量的载体,它无处不在. 历来的賽题中,绝大部分都直接和间接地与波形发生 器有关.例如:
1,要求制作一个信号源 如第二届的”实用信号源的设计和制作”,第六
届 的”射频振荡器制作”,第五届的“波形发生器” 等 2,賽题中,需要用到信号源
相应地正弦查询表经过一个循环回到初始位置，整个DDS系统输出一个正弦
频率为
fout
M
fc 2N
频率控制字与输出信号频率和参考时钟频率之间的关系为：
M ( fout 2 N ) fc
0 M 2N 1
其中N是相位累加器的字长。频率控制字与输出信号频率成正比。由取样定理，所产生 的信号频率不能超过时钟频率的一半，在实际运用中，为了保证信号的输出质量，输出 频率不要高于时钟频率的33%,以避免混叠或谐波落入有用输出频带内。 在图中，相位累加器输出位并不全部加到查询表，而要截断。相位截断减小了查询表长 度，但并不影响频率分辨率，对最终输出仅增加一个很小的相位噪声。DAC分辨率一 般比查询表长度小2~4位。
(1),改变查表寻址的时钟CLOCK的频率, 可以改变输出波形的频率. (2), 改变寻址的步长来改变输出信号的频率.DDS即采用此法.
步长即为对数字波形查表的相位增量.由累加器对相位增量进行累加, 累加器的值作为查表地址. 3, D/A输出的阶梯形波形,经低通(带通)滤波,成为质量符合需要的模拟波形.