关于DSP的时钟以及PLL问题(精)
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
关于DSP 的时钟以及PLL 问题
作者:Free 文章来源:Free 点击数:995 更新时间:2009-2-12
1、时钟输入问题
时钟输入:对于280x 系列的dsp 的时钟选择有多种,包括:
晶体经过X1、X2输入:需要将CLKIN 连接到参考地,否则在用FLASH 运行程序的时候,将无法运行。
;
外部时钟经过CLKIN 引脚输入:允许时钟电压是3.3V 。
需要将X1引脚接到参考地。
X2悬空。
外部时钟经过X1引脚输入。
允许时钟电压是1.8V 。
需要将CLKIN 连接到参考地,X2悬空。
2、PLL 问题
PLL 作为DSP 的时钟重要组成部分,它除了提高系统内部SYSCLKOUT 的频率之外,还有一个重要的用途就是监视外部时钟是不是很好的
为DSP 内部提供系统时钟。
如果系统让PLL 处于使能状态,那么就能够监视PPLSTS 寄存器中的MCLKSTS 位的状态即可。
如果MCLKSTS 被置位。
那么软件就要恰当的
措施保证系统不出现事故。
这种措施包括使系统停机、使系统复位。
1、对PLL 操作需要注意的问题
需要采用正确的步骤来更新PLL 控制寄存器。
当DSP 工作在“limp mode ”状态下,禁止写PLLCR 。
特别是在系统上电以后;也禁止进入HALT 节电模式。
如果没有外部时钟。
那么Watch 将失去效能。
2、各种工作模式下的时钟输入检测逻辑功能。
PLL 被旁路状态:如果PLLCR=0,那么PLL 就被旁路。
如果OSCCLK 检测到丢失,DSP 自动切换到PLL ,设置MCLKSTS 。
DSP 运行在“limp mode”频率
模式下。
PLL 使能状态:除了PLLCR ≠0以外,其他的监测模式及其结果同上。
标准低功耗模式:在这种模式下,连接到CPU 的CLKIN 被停止。
如果检测到时钟消失,那么也是置位MCLKSTS ,同时产生复位。
如果工作于PLL 旁
路模式下,1/2的limp 频率连接到cpu 。
3、 XCLKOUT
主要是说:由于XCLKOUT 随着RESET 被激活而同时开始工作。
所以可以用该引脚来检测和监视系统的SYSCLKOUT 是否工作。
或者说是否是预期的
工作频率。