计算机组成原理与接口技术

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

计算机组成原理与接口技术课程设计实验报告

学院:

专业:

班级:

学号:

姓名:

评分:

2018年1月3日

实验一验证74LS181运算和逻辑功能

1、实验目的

(1)掌握算术逻辑单元(ALU)的工作原理;

(2)熟悉简单运算器的数据传送通路;

(3)画出逻辑电路图及布出美观整齐的接线图;

(4)验证4位运算功能发生器(74LS181)组合功能。

2、实验原理

ALU能进行多种算术运算和逻辑运算。4位ALU-74LS181能进行16种算术运算和逻辑运算。

3、实验内容

4、总结及心得体会

本实验通过一个设计一个简单的运算器,使我熟悉了Multisim软件的一些基本操作方法,并掌握了一些简单的电路设计与分析的能力,在此过程中,遇到了对元件的不熟悉走了许多的弯路,但是通过不断地尝试,让我慢慢地熟悉起来软件的使用,最后设计出了电路图并仿真成功。

实验二运算器(2)

1、实验目的

(1)熟练掌握算术逻辑单元(ALU)的应用方法;

(2)进一步熟悉简单运算器的数据传送原理;

(3)画出逻辑电路图及布出美观整齐的接线图;

(4)熟练掌握有关数字元件的功能和使用方法。

(5)熟练掌握子电路的创建及使用。

2、实验原理

本实验仿真单总线结构的运算器,原理如图2-2所示。相应的电路如图2-3所示。

电路图中,上右下三方的8条线模拟8位数据总线;K8产生所需数据;74244层次块为三态门电路,将部件与总线连接或断开,切记总线上只能有一个输入;两个74273层次块作为暂存工作寄存器DR1和DR2;两个74374层次块作为通用寄存器组(鉴于电路排列情况,只画出两个通用寄存器GR1和GR2,如果可能的话可设计4个或8个通用寄存器);众多的开关作为控制电平或打入脉冲;众多的8段代码管显示相应位置的数据信息;核心为8位ALU层次块。

单总线结构的运算器示意图

3、实验内容运算器示意图

完成下列操作:

(1)说明整个电路工作原理。

答:同上文实验原理。

(2)说明74LS244N的功能及其在电路中作用,及输入信号G有何作用;

答:74LS244为3态8位缓冲器,一般用作总线驱动器,没有锁存的功能,是一个暂存器,它根据控制信号的状态,将总线上地址代码暂存起来。在电路中在部件与总线之间起开关作用,信号G为低电平有效。

(3)说明74LS273N的功能及其在电路中作用,及输入信号CLK有何作用;

答:74LS273是一种带清除功能的8D触发器, 1D~8D为数据输入端,1Q~8Q为数据输出端,正脉冲触发,低电平清除,常用作数据锁存器,地址锁存器。在电路中作为数据锁存器,输入信号CLK上跳沿触发工作。

(4)说明74LS374N的功能及其在电路中作用,及输入信号CLK和OC有何作用;

答:74LS374为具有三态输出的八D边缘触发器。在电路中寄存数据,CLK上跳沿触发工作,OC为低电平时连接,OC为高电平时断开。

(5) K8产生任意数据存入通用寄存器GR1。

答:在运算器电路图中将左边的开关全置为1,右边X7的G信号也置为1,使所有模块断开。在K8层次块中通过调节开关在总线上产生数据,将与K8相连的X2的信号G置为0,使数据输出。将寄存器GR1的OC端和CLK端置为0,再将CLK置为1,使总线上的数据存入通用寄存器GR1。

(6) K8产生任意数据存入通用寄存器GR2。

答:与(5)操作相同,将GR1的OC端和CLK端改为GR2的OC端和CLK端即可。

(7)完成GR1+GR2→GR1。

答:将X2的G信号置为1,将X10和X6的G信号置为0,使GR1的数据存入暂存器X6,将X3的CLK端置0再置1,使数据存入锁存器X3存起来,并将X10和X6的G信号置1。用类似操作将GR2的数据存入锁存器X11存起来。再将X7的G端口置0,将S0~S3置为1、0、0、1,M端置为0,CN端置为1,使X3和X11里面的数据相加存入X7。将X7的G信号置为0,使数据传入主线。将GR1的OC端置0,CLK端置0在置1,将总线上的数据传入GR1。

(8)完成GR1-GR2→GR2。

答:与(7)操作基本相同,将S0~S3置为1、0、0、1,M端置为0,CN端置为1改为将S0~S3置为0,1,1,0,M端和CN端也置为0。

(9)完成GR1∧GR2→GR1。

答:与(7)操作基本相同,将S0~S3置为1、0、0、1,M端置为0,CN端置为1改为将S0~S3置为1,1,0,1,M端置为1。

(10)完成GR1∨GR2→GR2。

答:与(7)操作基本相同,将S0~S3置为1、0、0、1,M端置为0,CN端置为1改为将S0~S3置为0,1,1,1,M端置为1。

(11)完成GR1⊕GR2→GR1。

答:与(7)操作基本相同,将S0~S3置为1、0、0、1,M端置为0,CN端置为1改为将S0~S3置为0,1,1,0,M端置为1。

(12)~GR1→GR2。(“~”表示逻辑非运算)

答:基本操作与上面相同,但只传GR1的数据。将S0~S3置为1、0、0、1,M端置为0,CN端置为1改为将S0~S3置为0,0,0,0,M端置为1。使~GR1传入X7,将X7的G信号置为0,使数据传入主线。将GR2的OC端置0,CLK端置0在置1,将总线上的数据传入GR2。

(13)~GR2→GR1。答:与(12)操作基本相同,将GR1改为GR2即可。

4、总结及心得体会

在做这个试验过程中,我遇到了不会自定义层次模块的问题,通过上网查找解决方法学会了自定义各种层次模块。但是电路图比较复杂,自己还是不能清晰地画出电路图,通过上网查找资料,最后一步一步地画出了电路图。这样的实践不仅提高了我的动手能力,而且巩固了计算机组成原理的知识。

相关文档
最新文档