数字时钟课程设计报告

《数字逻辑》课程设计报告

题目数字时钟

学院（部）信息学院

专业计算机科学与技术

班级

学生姓名

学号

6 月18 日至6 月21 日共1 周

指导教师（签字）

数字时钟

摘要

数字电子钟是一种用数字显示秒﹑分﹑时的记时装置，与传统的机械时钟相比，它一般具有走时准确﹑显示直观﹑无机械传动装置等优点，因而得到了广泛的应用：小到人们的日常生活中的电子手表、电子闹钟，大到车站﹑码头﹑机场等公共场所的大型数字显电子钟。

本课程设计是要通过简单的逻辑芯片实现数字电子钟。要点在于用555芯片连接输出为一秒的多谐振荡器用于时钟的秒脉冲,用74LS160(10进制计数器)、74LS00(与非门芯片)等连接成60和24进制的计数器,再通过数码管显示，构成简单数字时钟。

关键词数字时钟、计数器、555芯片、分频器

技术要求

1、能显示24小时制的时、分、秒（23小时59分59秒）；

2、具有校时功能，可以分别对时或分进行单独校时，使其校正到标准时间；

3、用555定时器组成的多谐振荡器产生时钟脉冲，脉冲频率稳定在1KHz；

4、用三级74LS90组成千分频器，用千分频器将555多谐振荡器产生的1KHz时

钟脉冲降频到1Hz。

目录

一、系统综述

数字时钟电路是一个典型的数字电路系统，其由时、分、秒计数器以及校时和显示电路组成。其主要功能为计时、校时。利用60进制和24进制递增计数器子电路构成数字时钟系统，由2个60进制同步递增计数器完成秒、分计数，由1个24进制同步递增计数器完成小时计数。秒、分、时计数器分别都以两个74LS160同步级联而成，秒、分、时计数器之间采用异步级联的方式。开关J1和J2分别是控制时和分的校时开关。

图1. 设计框架图

二、单元电路设计

1、60进制计数器

分和秒的计数器为60进制计数器，该计数器有两片74LS160十进制计数器U1、U2和一片74LS13与非门组成。

U1

74LS160D

Q A 14Q B 13Q C 12Q D

11

R C O

15

A 3

B 4

C 5D

6

E N P 7E N T

10

~L O A D 9~C L R

1

C L K

2

VCC5V

XFG1

U3A 7413N U4

DCD_HEX U5

DCD_HEX

U2

74LS160D

Q A 14Q B 13Q C 12Q D

11R C O

15

A 3

B 4

C 5D

6

E N P 7E N T

10

~L O A D 9~C L R

1

C L K

2

图2. 60进制计数器电路图

第一个状态 最后一个状态

图3. 60进制计数器模拟结果

2、24进制计数器

时的计数器为24进制计数器，该计数器有两片74LS160十进制计数器U13、U17和一片74LS10与非门组成。

U13

74LS160D

Q A 14Q B 13Q C 12Q D

11

R C O

15

A 3

B 4

C 5D

6

E N P 7E N T

10

~L O A D 9~C L R

1

C L K

2

VCC5V

U1A

74LS10N U15

DCD_HEX U16

DCD_HEX

U17

74LS160D

Q A 14Q B 13Q C 12Q D

11R C O

15

A 3

B 4

C 5D

6

E N P 7E N T

10

~L O A D 9~C L R

1

C L K

2

XFG1

图4. 24进制计数器电路图

第一个状态 最后一个状态

图5. 24进制计数器模拟结果

3.555多谐振荡器

石英晶体振荡器具有体积小、重量轻、可靠性高、频率稳定度高等优点，被应用于家用电器和通信设备中。因其具有极高的频率稳定性，故主要用在要求频率十分稳定的振荡电路中作谐振元件。用石英晶体振荡器作为脉冲产生器，能够使数字时钟达到很高的精度。同时成本也相对较高。

这里是采用的是有555芯片组成的多谐振荡器来作为频率脉冲产生器，其输出的脉冲频率为1KHz。555芯片组成的多谐振荡器要输出符合要求的频率脉冲，其对电阻和电容的精度要求较高。不太容易输出严格符合要求的频率脉冲。

由公式得：T≈0.7（R

2 + 2R

1

）C

2

f = 1/ T≈1.44/（R

2 + 2R

1

）C

2

计算得：C

2 = 1.0uF；R

2

= 440Ω； R

1

= 500Ω

经仿真模拟把R

2

调整为400Ω时，输出频率更加接近于1KHz。

图6. 555多谐振荡器电路图