集成电路测试技术
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1.
19 VLSI TESTING
CAMELOT可测性度量 1、可控性计算
根据原始输入信号改变节点逻辑电平的 难易程度，定义可控性值0 ≦ CY ≦ 1 定义CY(输出端)=CTF×f[CYs(输入端)] CTF=1- |N(0)-N(1)| =1- |N(0)-N(1)| |N(0)+N(1)| N(0)+N(1) N(0)+N(1)=2n 定义f： f [CYs(输入端)] = 1 {∑ CY : i个异步输入＋
4 VLSI TESTING
2.2 逻辑模拟
编译模拟 解释模拟（事件驱动）
5 VLSI TESTING
2.2.1 编译模拟
电路网表－－
A B C
机器指令码序列
E D Z
Compiled codes
– – – – – LDA AND AND OR STA A B C D Z /* load accumulator with value of A */ /* calculate A and B */ /* calculate E = AB and C */ /* calculate Z = E or D */ /* store result of Z */
故障－电路逻辑出错
7 VLSI TESTING
失效方式
开路 短路 失效率曲线
8 VLSI TESTING
1.4 故障模型
故障的模型化：对故障作一些分类，并 构造最典型的故障 基本原则：
– 全面准确反映某一类故障对系统的影响 – 尽可能简单，易处理
9 VLSI TESTING
故障模型分类
固定型(Stuck)故障 恒定开路 固定导通 桥接(Bridging)故障 暂态(Temporary)故障 延迟(Delay)故障 存储器故障 模拟信号故障
集成电路测试技术 VLSI Testing Techniques
西安电子科技大学微电子学院
第0章 概述
研究意义 内容安排 常用术语
1、研究意义
为什么要研究测试？
– – – – 保证质量、可靠性要求 测试器件和系统性能 提高测试效率 经济效益
5 VLSI TESTING TECHNIQUES
测试开销
g[CYs(输入端)] = i+ j {∑ CY : i个异步输入＋ [(CY : 时钟) × ∑ (CY : j个同步输入)]}
VLSI TESTING 21
基于概率法的可测性度量
对电路中特定节点逻辑0/1分析估值
22 VLSI TESTING
数字电路模型和描述方法
逻辑模型 vs 结构模型 外部模型 vs 内部模型
模拟测试生成、测试分析、测试施加
8 VLSI TESTING
2.3 故障模拟
定义：面向一个电路求一组故障测试 集，并检验这些测试矢量在检测或定位 故障时的有效性，确定测试集的故障覆 盖率 故障列表 测试集 故障模拟器 分析结果 设计模块
库
9
VLSI TESTING
故障模拟的作用
给定
– 被测电路 – 测试图形 – 故障模型
16 VLSI TESTING
17 VLSI TESTING
18 VLSI TESTING
1.6 可控性、可观性、可测性
测试矢量的产生：能在有限时间内产 生，能激活故障和敏化通路 2. 测试的评估和计算：能在正常电路中 插入实际故障，即进行故障仿真 3. 测试的施加：UUT与自动测试设备的连 接，以及激励驱动能力、持续时间控 制 可控性(CY)：由原始输入控制节点电平 可观性(OY)：故障经过敏化通路到输出端
1.1 验证、模拟和测试
VLSI 设计流程
描述Vhdl Verilog 综合优化匹配 逻辑、时序验证 时间优化 工程化设计 投片 前测试
VLSI TESTING
设计 综合
可测性分析 可测性设计 测试 综合
测试生成
样品成品测试
实际应用
2
模拟（simulation）
功能模拟 时间（时序）模拟
1.1.2 产品测试
Test vectors Test compactor Delete vectors
Remove tested faults
Low
Test generator
Add vectors
Adequate
11
故障模拟器分类： 编译驱动模拟器 表格驱动模拟器 主要方法：并行故障模拟、演绎故障模 拟、并发故障模拟
参数测试 功能测试
– 测试图形（pattern）
门级、RTL级、行为级
4 VLSI TESTING
1.2 故障及故障检测
基本原理
Test Vector 0 1 1 1 1/0 stuck-at-0 0 Faulty Response True Response
1/0
5 VLSI TESTING
测试图形生成
2. 异或运算公式
x1 ⊕ x2 = x1 x2 + x1 x2 x1 ⊕ x2 = x2 ⊕ x1 x1 ⊕ 0 = x1 x1 ⊕ x2 = x2 ⊕ x1 x1 ⊕ x1 = 1 x1 ⊕ x1 = 0 ( x1 + x2 ) x1 x2 = x1 ⊕ x2 ( x1 + x2 ) ⊕ ( x3 + x4 ) = x1 x2 ⊕ x3 x4 x1 ⊕ x2 ⊕ x3 = ( x1 ⊕ x2 ) ⊕ x3 = x1 ⊕ ( x2 ⊕ x3 ) x1 ⊕ 1 = x1 x1 ( x2 ⊕ x3 ) = x1 x2 ⊕ x1 x3 x1 x2 ⊕ x1 x3 = x1 x2 + x1 x3
定义：两条信号线意外地短接在一起。 在短路处实现线逻辑，正逻辑为线与， 负逻辑为线或。 输入桥故障：几个输入端的桥接 反馈桥故障：输入和输出端桥接
x1x2…xsF(0…0,xs+1,…xn)(F)(1…1,xs+1,xn)=1 x1x2…xs(F)(0…0,xs+1,…xn)F(1…1,xs+1,xn)=1
故障激活 故障模型 测试生成算法
6 VLSI TESTING
1.3 缺陷、失效、故障 defect、failure、fault
缺陷－电路物理结构改变
– MOS表面及衬底效应、表面电势、金属化及金属半 导体、电迁移、封装相关
失效－电路不能正常工作
– 永久失效、暂时失效
暂态失效、间歇性失效
– 参数改变失效、设计失误失效
6 VLSI TESTING TECHNIQUES
结论
传统的模拟、验证和测试方法难以全面 验证 在设计时考虑测试问题，设计易于测试 的电路
7 VLSI TESTING TECHNIQUES
2、章节安排
Ch1 电路测试和可测性基础知识 Ch2 模拟仿真在电路测试中的作用 Ch3 组合电路测试生成 Ch4 时序电路测试生成 Ch5 可测性设计概念 Ch6 扫描路径、电平敏化设计 Ch7 伪随机测试 Ch8 测试系统组成
10 VLSI TESTING
①固定型故障 Stucking
某一信号线的逻辑电平不受控制，始终 恒定的一类故障。
– S-A-1 & S-A-0 – CMOS中的固定开路故障S-OP
如元器件的损坏，连线的短路，断路 等。 单固定型与多固定型故障
11 VLSI TESTING
②桥接故障 Bridging
update value of gate i schedule fanout gates of i in the event list if value changes are expected
– end
end
7 VLSI TESTING
2.2.3 延迟模型
静态时间分析STA
– 关注关键路径的延迟，元件的数据表计算
确定
– 故障覆盖率 – 未检测的故障
10 VLSI TESTING
VLSI 设计流程中的故障模拟
Verified design netlist Fault simulator Modeled fault list Fault coverage ? Stop
VLSI TESTING
Verification input stimuli
8 VLSI TESTING TECHNIQUES
3、常用术语
CAT/ATE
测试
测试效率
测试类型
错误/故障
测试生成
可测性 测试经济学
模拟 仿真
9 VLSI TESTING TECHNIQUES
测试经济学
Iห้องสมุดไป่ตู้测试
系统测试
成品测试
在高可靠性，开发时间短等条件下尽量降低测试成本
10 VLSI TESTING TECHNIQUES
13 VLSI TESTING
④时滞故障 Delay
电路中信号的动态故障，即电路中元件 的时延变化和脉冲信号的边沿参数的变 化。
14 VLSI TESTING
1.5 故障等效、支配、冗余
故障表
– 对电路网表进行故障生成 – 以表格形式列举
故障等效 故障支配 故障表化简 故障冗余
15 VLSI TESTING
模拟过程
激励 设计模块 模拟器 响应
库
2 VLSI TESTING
2.1 大规模设计模拟
后端模拟 门级模拟 RTL级模拟 行为级模拟
2.1.1 testbench
对HDL语言描述的数字电路模型，采用 testbench施加测试图形，进行响应分析 移位寄存器设计 testbench
2.1.2 基于设计阶段的模拟 元件级设计 结构级设计 采用同步时钟模拟
成品率
Y= Y=
缺陷等级
[(1 − e )/ AD]
AD
G G+B
2
DL = 1 − Y (1 − T ) ≈ TT (− In(Y ))
11
VLSI TESTING TECHNIQUES
第1章 电路分析基础
物理缺陷及其电路级描述 测试生成 测试与设计环节的关系 测试实施的设计 产品测试
1 VLSI TESTING
13 VLSI TESTING
优点：速度快 缺点：改变导致重新编译 适用于组合电路/同步时序电路
VLSI TESTING
6
2.2.2 事件驱动模拟
事件指信号逻辑值改变 While (event list not empty) begin
– t = next time in the list – for every event (i, t) begin
26 VLSI TESTING
第2章 模拟 simulation
功能模拟、时间模拟 软件模拟、硬件加速器、硬件仿真器 模拟器 simulator 模拟电路需要的信息
– 原形设计模型、元器件库、激励信号、理 想响应 – 激励信号格式：逻辑值、波形图、伪随机 测试图形、testbench
1 VLSI TESTING
i+ j [(CY : 时钟) × ∑ (CY : j个同步输入)]}
VLSI TESTING 20
敏化输入
敏化 输出
2、可观性计算
其它输入
根据电路节点逻辑值在输出端能观察到的 难易程度，定义可观性0 ≦ OY ≦ 1 A: OY(敏化输入)=OTF×OY(敏化输出)× g(CYs:其它输入) B: OTF(I-O)= N(PDC:I-O) N(PDC:I-O)+ N(NPDC:I-O) C: 定义g: 1
12 VLSI TESTING
2.3.1 并行故障模拟
故障注入与处理都是并行的，位式处理 的模拟 故障注入：把逻辑故障的作用注入到故 障元件的计算中 M(s) =1 故障有效 =0 故障无效 fv(s)=1 故障s-a-1 =0 故障s-a-0 S点故障注入：s’=s(M(s))+M(s)fv(s)
23 VLSI TESTING
1. 开关函数
异或表达式：任何逻辑表达式都可以用 原变量和与/异或电路来描述 展开定理
若xi ⊂ X , f i (a )表示xi = a ∈ 0,1时的f ( X )值 f ( X ) = xi f i (1) + xi f i (0)
24 VLSI TESTING
若x1 + x2＝1则有 x1 ⊕ x2 = x1 x2 若x1 x2＝0则有 x1 ⊕ x2 = x1 + x2
25 VLSI TESTING
BDD图
如 f=/x1 x2 /x3 +x1x3
等同于 – If x1=1 then f=x3 – Elseif x2=0 f=0 – Else f=x3
满足第一式条件则振荡，满足第二式为异步时序电路
12 VLSI TESTING
③暂态故障 Temporary
瞬态故障：一般是由外部干扰引起的，很 难人工重现，在研究可靠性时需注意 间歇性故障：随机的，用概率分析对其模 型化
– 1阶马尔可夫模型（输入独立） – 0阶连续参数马尔可夫模型 （满足Brener – 1阶连续参数马尔可夫模型 条件非冗余） – 五状态间歇性故障模型（全面反映间歇型）
19 VLSI TESTING
CAMELOT可测性度量 1、可控性计算
根据原始输入信号改变节点逻辑电平的 难易程度，定义可控性值0 ≦ CY ≦ 1 定义CY(输出端)=CTF×f[CYs(输入端)] CTF=1- |N(0)-N(1)| =1- |N(0)-N(1)| |N(0)+N(1)| N(0)+N(1) N(0)+N(1)=2n 定义f： f [CYs(输入端)] = 1 {∑ CY : i个异步输入＋
4 VLSI TESTING
2.2 逻辑模拟
编译模拟 解释模拟（事件驱动）
5 VLSI TESTING
2.2.1 编译模拟
电路网表－－
A B C
机器指令码序列
E D Z
Compiled codes
– – – – – LDA AND AND OR STA A B C D Z /* load accumulator with value of A */ /* calculate A and B */ /* calculate E = AB and C */ /* calculate Z = E or D */ /* store result of Z */
故障－电路逻辑出错
7 VLSI TESTING
失效方式
开路 短路 失效率曲线
8 VLSI TESTING
1.4 故障模型
故障的模型化：对故障作一些分类，并 构造最典型的故障 基本原则：
– 全面准确反映某一类故障对系统的影响 – 尽可能简单，易处理
9 VLSI TESTING
故障模型分类
固定型(Stuck)故障 恒定开路 固定导通 桥接(Bridging)故障 暂态(Temporary)故障 延迟(Delay)故障 存储器故障 模拟信号故障
集成电路测试技术 VLSI Testing Techniques
西安电子科技大学微电子学院
第0章 概述
研究意义 内容安排 常用术语
1、研究意义
为什么要研究测试？
– – – – 保证质量、可靠性要求 测试器件和系统性能 提高测试效率 经济效益
5 VLSI TESTING TECHNIQUES
测试开销
g[CYs(输入端)] = i+ j {∑ CY : i个异步输入＋ [(CY : 时钟) × ∑ (CY : j个同步输入)]}
VLSI TESTING 21
基于概率法的可测性度量
对电路中特定节点逻辑0/1分析估值
22 VLSI TESTING
数字电路模型和描述方法
逻辑模型 vs 结构模型 外部模型 vs 内部模型
模拟测试生成、测试分析、测试施加
8 VLSI TESTING
2.3 故障模拟
定义：面向一个电路求一组故障测试 集，并检验这些测试矢量在检测或定位 故障时的有效性，确定测试集的故障覆 盖率 故障列表 测试集 故障模拟器 分析结果 设计模块
库
9
VLSI TESTING
故障模拟的作用
给定
– 被测电路 – 测试图形 – 故障模型
16 VLSI TESTING
17 VLSI TESTING
18 VLSI TESTING
1.6 可控性、可观性、可测性
测试矢量的产生：能在有限时间内产 生，能激活故障和敏化通路 2. 测试的评估和计算：能在正常电路中 插入实际故障，即进行故障仿真 3. 测试的施加：UUT与自动测试设备的连 接，以及激励驱动能力、持续时间控 制 可控性(CY)：由原始输入控制节点电平 可观性(OY)：故障经过敏化通路到输出端
1.1 验证、模拟和测试
VLSI 设计流程
描述Vhdl Verilog 综合优化匹配 逻辑、时序验证 时间优化 工程化设计 投片 前测试
VLSI TESTING
设计 综合
可测性分析 可测性设计 测试 综合
测试生成
样品成品测试
实际应用
2
模拟（simulation）
功能模拟 时间（时序）模拟
1.1.2 产品测试
Test vectors Test compactor Delete vectors
Remove tested faults
Low
Test generator
Add vectors
Adequate
11
故障模拟器分类： 编译驱动模拟器 表格驱动模拟器 主要方法：并行故障模拟、演绎故障模 拟、并发故障模拟
参数测试 功能测试
– 测试图形（pattern）
门级、RTL级、行为级
4 VLSI TESTING
1.2 故障及故障检测
基本原理
Test Vector 0 1 1 1 1/0 stuck-at-0 0 Faulty Response True Response
1/0
5 VLSI TESTING
测试图形生成
2. 异或运算公式
x1 ⊕ x2 = x1 x2 + x1 x2 x1 ⊕ x2 = x2 ⊕ x1 x1 ⊕ 0 = x1 x1 ⊕ x2 = x2 ⊕ x1 x1 ⊕ x1 = 1 x1 ⊕ x1 = 0 ( x1 + x2 ) x1 x2 = x1 ⊕ x2 ( x1 + x2 ) ⊕ ( x3 + x4 ) = x1 x2 ⊕ x3 x4 x1 ⊕ x2 ⊕ x3 = ( x1 ⊕ x2 ) ⊕ x3 = x1 ⊕ ( x2 ⊕ x3 ) x1 ⊕ 1 = x1 x1 ( x2 ⊕ x3 ) = x1 x2 ⊕ x1 x3 x1 x2 ⊕ x1 x3 = x1 x2 + x1 x3
定义：两条信号线意外地短接在一起。 在短路处实现线逻辑，正逻辑为线与， 负逻辑为线或。 输入桥故障：几个输入端的桥接 反馈桥故障：输入和输出端桥接
x1x2…xsF(0…0,xs+1,…xn)(F)(1…1,xs+1,xn)=1 x1x2…xs(F)(0…0,xs+1,…xn)F(1…1,xs+1,xn)=1
故障激活 故障模型 测试生成算法
6 VLSI TESTING
1.3 缺陷、失效、故障 defect、failure、fault
缺陷－电路物理结构改变
– MOS表面及衬底效应、表面电势、金属化及金属半 导体、电迁移、封装相关
失效－电路不能正常工作
– 永久失效、暂时失效
暂态失效、间歇性失效
– 参数改变失效、设计失误失效
6 VLSI TESTING TECHNIQUES
结论
传统的模拟、验证和测试方法难以全面 验证 在设计时考虑测试问题，设计易于测试 的电路
7 VLSI TESTING TECHNIQUES
2、章节安排
Ch1 电路测试和可测性基础知识 Ch2 模拟仿真在电路测试中的作用 Ch3 组合电路测试生成 Ch4 时序电路测试生成 Ch5 可测性设计概念 Ch6 扫描路径、电平敏化设计 Ch7 伪随机测试 Ch8 测试系统组成
10 VLSI TESTING
①固定型故障 Stucking
某一信号线的逻辑电平不受控制，始终 恒定的一类故障。
– S-A-1 & S-A-0 – CMOS中的固定开路故障S-OP
如元器件的损坏，连线的短路，断路 等。 单固定型与多固定型故障
11 VLSI TESTING
②桥接故障 Bridging
update value of gate i schedule fanout gates of i in the event list if value changes are expected
– end
end
7 VLSI TESTING
2.2.3 延迟模型
静态时间分析STA
– 关注关键路径的延迟，元件的数据表计算
确定
– 故障覆盖率 – 未检测的故障
10 VLSI TESTING
VLSI 设计流程中的故障模拟
Verified design netlist Fault simulator Modeled fault list Fault coverage ? Stop
VLSI TESTING
Verification input stimuli
8 VLSI TESTING TECHNIQUES
3、常用术语
CAT/ATE
测试
测试效率
测试类型
错误/故障
测试生成
可测性 测试经济学
模拟 仿真
9 VLSI TESTING TECHNIQUES
测试经济学
Iห้องสมุดไป่ตู้测试
系统测试
成品测试
在高可靠性，开发时间短等条件下尽量降低测试成本
10 VLSI TESTING TECHNIQUES
13 VLSI TESTING
④时滞故障 Delay
电路中信号的动态故障，即电路中元件 的时延变化和脉冲信号的边沿参数的变 化。
14 VLSI TESTING
1.5 故障等效、支配、冗余
故障表
– 对电路网表进行故障生成 – 以表格形式列举
故障等效 故障支配 故障表化简 故障冗余
15 VLSI TESTING
模拟过程
激励 设计模块 模拟器 响应
库
2 VLSI TESTING
2.1 大规模设计模拟
后端模拟 门级模拟 RTL级模拟 行为级模拟
2.1.1 testbench
对HDL语言描述的数字电路模型，采用 testbench施加测试图形，进行响应分析 移位寄存器设计 testbench
2.1.2 基于设计阶段的模拟 元件级设计 结构级设计 采用同步时钟模拟
成品率
Y= Y=
缺陷等级
[(1 − e )/ AD]
AD
G G+B
2
DL = 1 − Y (1 − T ) ≈ TT (− In(Y ))
11
VLSI TESTING TECHNIQUES
第1章 电路分析基础
物理缺陷及其电路级描述 测试生成 测试与设计环节的关系 测试实施的设计 产品测试
1 VLSI TESTING
13 VLSI TESTING
优点：速度快 缺点：改变导致重新编译 适用于组合电路/同步时序电路
VLSI TESTING
6
2.2.2 事件驱动模拟
事件指信号逻辑值改变 While (event list not empty) begin
– t = next time in the list – for every event (i, t) begin
26 VLSI TESTING
第2章 模拟 simulation
功能模拟、时间模拟 软件模拟、硬件加速器、硬件仿真器 模拟器 simulator 模拟电路需要的信息
– 原形设计模型、元器件库、激励信号、理 想响应 – 激励信号格式：逻辑值、波形图、伪随机 测试图形、testbench
1 VLSI TESTING
i+ j [(CY : 时钟) × ∑ (CY : j个同步输入)]}
VLSI TESTING 20
敏化输入
敏化 输出
2、可观性计算
其它输入
根据电路节点逻辑值在输出端能观察到的 难易程度，定义可观性0 ≦ OY ≦ 1 A: OY(敏化输入)=OTF×OY(敏化输出)× g(CYs:其它输入) B: OTF(I-O)= N(PDC:I-O) N(PDC:I-O)+ N(NPDC:I-O) C: 定义g: 1
12 VLSI TESTING
2.3.1 并行故障模拟
故障注入与处理都是并行的，位式处理 的模拟 故障注入：把逻辑故障的作用注入到故 障元件的计算中 M(s) =1 故障有效 =0 故障无效 fv(s)=1 故障s-a-1 =0 故障s-a-0 S点故障注入：s’=s(M(s))+M(s)fv(s)
23 VLSI TESTING
1. 开关函数
异或表达式：任何逻辑表达式都可以用 原变量和与/异或电路来描述 展开定理
若xi ⊂ X , f i (a )表示xi = a ∈ 0,1时的f ( X )值 f ( X ) = xi f i (1) + xi f i (0)
24 VLSI TESTING
若x1 + x2＝1则有 x1 ⊕ x2 = x1 x2 若x1 x2＝0则有 x1 ⊕ x2 = x1 + x2
25 VLSI TESTING
BDD图
如 f=/x1 x2 /x3 +x1x3
等同于 – If x1=1 then f=x3 – Elseif x2=0 f=0 – Else f=x3
满足第一式条件则振荡，满足第二式为异步时序电路
12 VLSI TESTING
③暂态故障 Temporary
瞬态故障：一般是由外部干扰引起的，很 难人工重现，在研究可靠性时需注意 间歇性故障：随机的，用概率分析对其模 型化
– 1阶马尔可夫模型（输入独立） – 0阶连续参数马尔可夫模型 （满足Brener – 1阶连续参数马尔可夫模型 条件非冗余） – 五状态间歇性故障模型（全面反映间歇型）