最新数字电路触发器试卷练习题
数电实验考试题及答案
数电实验考试题及答案一、选择题（每题2分，共20分）1. 在数字电路中，一个触发器的状态由其输入端的信号决定，而不受输出端的影响。
这个触发器是（）。
A. RS触发器B. D触发器C. JK触发器D. T触发器答案：B2. 以下哪个不是组合逻辑电路的特点？（）A. 输出只依赖于当前输入B. 输出与输入之间存在时间延迟C. 输出与输入之间没有记忆功能D. 输出状态随输入状态的变化而变化答案：B3. 在一个4位二进制计数器中，当计数器从0计数到15时，输出端Q3Q2Q1Q0的状态变化顺序是（）。
A. 0000 -> 0001 -> 0010 -> 0011 -> 0100 -> 0101 -> 0110 -> 0111 -> 1000 -> 1001 -> 1010 -> 1011 -> 1100 -> 1101 -> 1110 -> 1111 -> 0000B. 0000 -> 0001 -> 0010 -> 0011 -> 0100 -> 0101 -> 0110 -> 0111 -> 1000 -> 1001 -> 1010 -> 1011 -> 1111 -> 1110 -> 1101 -> 0000C. 0000 -> 0001 -> 0010 -> 0011 -> 0100 -> 0101 -> 0110 ->0111 -> 1000 -> 1001 -> 1010 -> 1011 -> 1110 -> 1101 -> 1111 -> 0000D. 0000 -> 0001 -> 0010 -> 0011 -> 0100 -> 0101 -> 0110 -> 0111 -> 1000 -> 1001 -> 1010 -> 1011 -> 1100 -> 1101 -> 1110 -> 1111答案：A4. 以下哪个逻辑门电路可以实现异或（XOR）功能？（）A. 与非门B. 或非门C. 与门D. 异或门答案：D5. 在数字电路中，一个D触发器的输出Q与输入D的关系是（）。
数字电路试题及答案
数字电路试题及答案一、选择题1. 数字电路中，下列哪种逻辑门属于非门？A. 与门B. 或门C. 非门D. 异或门答案：C2. 下列哪种编码方式是唯一的一种无歧义性编码？A. 8421编码B. 2421编码C. 余3码D. 灰码答案：D3. 数字电路中，下列哪种触发器具有置位和复位功能？A. D触发器B.JK触发器C. RS触发器D. T触发器答案：C4. 数字电路中，下列哪种寄存器可以实现串行输入、串行输出？A. 移位寄存器B. 计数器C. 锁存器D. 寄存器答案：A5. 下列哪种数字电路可以实现数据的并行输入、串行输出？A. 并行输入/并行输出寄存器B. 串行输入/串行输出寄存器C. 并行输入/串行输出寄存器D. 串行输入/并行输出寄存器答案：C二、填空题6. 数字电路中的基本逻辑门有______、______、______。
答案：与门、或门、非门7. 数字电路中的组合逻辑电路有______、______、______等。
答案：编码器、译码器、多路选择器8. 数字电路中的时序逻辑电路有______、______、______等。
答案：触发器、计数器、寄存器9. 数字电路中的触发器按功能可分为______、______、______、______。
答案：RS触发器、D触发器、JK触发器、T触发器10. 数字电路中的计数器按计数方式可分为______、______。
答案：同步计数器、异步计数器三、判断题11. 逻辑门电路的输出与输入之间具有一一对应关系。
（）答案：√12. 组合逻辑电路在任何时刻的输出仅取决于当时的输入信号。
（）答案：√13. 时序逻辑电路的输出不仅取决于当前的输入信号，还与电路的前一个状态有关。
（）答案：√14. 触发器具有记忆功能，可以存储一位二进制信息。
（）答案：√15. 计数器可以用来计算输入脉冲的个数，但不能用于分频。
（）答案：×（计数器也可以用于分频）四、简答题16. 简述组合逻辑电路与时序逻辑电路的区别。
触发器练习题
一、判断题1、用逻辑门构成的各种触发器均属于电平异步时序逻辑电路（）2、RS、JK、D和T四种触发器中，唯有RS触发器存在输入信号的约束条件（）3、与非门的输入端加有低电平时，其输出端恒为高电平。
（）4、数字电路可以分为组合逻辑电路和时序逻辑电路两大类。
（）5、时序逻辑电路中存在反馈，其输出不仅取决于当时的输入，还与电路的上一个状态有关。
（）6、组合逻辑电路的输出只与当时的输入有关，与电路的上一个状态无关，没有记忆功能。
（）7、触发器是时序逻辑电路的基本单元。
（）8、时序逻辑电路由组合逻辑电路和存储电路构成。
（）9、触发器的反转条件是由触发输入与时钟脉冲共同决定的。
（）10、组合逻辑电路任何时刻的输出不仅与该时刻的输入状态有关，还与先前的输出状态有关。
（）11、译码器、比较器属于组合逻辑电路。
12、数字电路可分为组合逻辑电路和时序逻辑电路。
13、全加器是实现两个1位二进制数相加并考虑低位进位的逻辑电路。
14、实现同一逻辑功能的逻辑电路可以不同15、译码是编码的逆过程。
16、寻找组合逻辑电路输入输出关系表达式的过程和方法,是组合逻辑电路的设计过程.17、公式化简法有时不容易判断结果是否最简.18、实现同一逻辑功能的电路是唯一的.19、加法器可以有并行进位加法器.20、七段显示译码器有共阳极和共阴极显示器两种接法.21、一个班级有80个学生，现采用二进制编码器对每位学生进行编码，则编码器输出至少5位二进制数才能满足要求22、高电平有效的显示译码器可驱动共阴极接法的数码管23、低电平有效的显示译码器可驱动共阳极接法的数码管24、高电平有效的显示译码器可驱动共阳极接法的数码管25、低电平有效的显示译码器可驱动共阴极接法的数码管26、同一CP控制各触发器的计数器称为异步计数器（）27、各触发器的信号来源不同的计数器称为同步计数器（）28、1个触发器可以存放2个二进制数（）29、D触发器只有时钟脉冲上升沿有效的品种。
触发器及时序逻辑电路考试试题(电工电子技术大学专业试卷)
触发器及时序逻辑电路考试试题一．填空题：1、欲将D 触发器作成翻转触发器，应令D ＝ ；欲将JK 触发器作成翻转触发器，最简单的方法是 令J ＝ ，K ＝ 。
2、与非门构成的基本RS 触发器输入为D S 、D R ，工作时的约束条件为 。
3、时序逻辑电路的特点是 。
4、一个JK 触发器，现态Q n ＝0，要求在CP 作用下进入次态Q n+1＝1，可令J ＝ ， K= 。
5、设计一个五进制计数器，最少需要触发器的个数是 。
6、具有置0、置1、保持和翻转功能的触发器是 触发器；只具有置0、置1功的触发器是 触发器。
7、D 触发器的特征方程为 ，JK 触发器的特征方程为 。
8、若要将T 触发器转换为/T 触发器，可将T 端接 电平。
9、要存储n 位二进制信息需要 个触发器？ 10、触发器的状态是指 端的状态. 二．选择题:1、输入时钟脉冲频率为100KH Z 时，则十进制计数器最高一级触发器输出脉冲的频率为（ ）。
A ．10KH ZB ．20KH ZC ．50KH ZD ．100KH Z2、具有置0、置1、保持、翻转四种功能的触发器为 ( ) 。
A ．RS 触发器B ．JK 触发器C ．D 触发器 D ．T 触发器3.设计一个七进制计数器，最少需要触发器的个数是( ) 。
A ．2个B ．3个C ．8个D ．15个 4、四位二进制加法计数器能计的最大十进制数位为 （ ）。
A ．4B ．10C ．15D ．16 5、四位二进制加法计数器的有效状态有( )个。
A ．4B ．10C ．15D ．167、下列电路中，是时序电路的是（ ）A ．编码器B ．寄存器C ．译码器D ．加法器 8、/T 触发器具有（ ）功能。
A ．置0B ．置1C ．保持D ．翻转9、与非门组成的基本RS 触发器的输入端D S 称为直接置1端，D R 称为直接置0端，若要使该触发器实现置1功能，应令（ ）。
A ．0S D = 0R D =B ．1S D = 0R D =C ．B ．0SD = 1R D = D ．B ．1S D = 1R D =10、图2-1所示是一个由74LS290型集成芯片构成的计数器，分析它是一个（ ）进制计数器？A ．五进制B ．六进制C ．七进制D ．十四进制三、判断题:（ ）1、一个十进制计数器可以作为十分频器使用。
数字电路(触发器)单元测试与答案
一、单选题1、输入高有效的基本RS锁存器在使用时要尽量避免R、S输入同时为高电平（逻辑1）的组合，否则输出（）。
A.状态不确定B.全1C.全0D.0态正确答案：C解析：A、只是在高电平同时撤销后的状态无法确定，因为门电路的延迟等因素。
B、基本RS锁存器由两个输入输出交叉耦合的或非门构成，输入高有效。
或非门的特性是有1出02、双稳态电路有（）个稳态，可用于存储一位二进制数码。
A.0B.1C.2D.3正确答案：C3、使用基本RS锁存器（或非门构成的）时必须遵循的约束条件是（），否则会输出非法状态。
A.R+S≠2B.R+S=0C.RS=0D.R+S=2正确答案：C4、初态为1态的R̅S基本锁存器（复位、置数信号低有效），若锁存器要输出0态，输入的R̅、S可以是（）。
A.R̅=0,S̅=0B. R̅=0,S̅=1C. R̅=1,S̅=0D. R̅=1,S̅=1正确答案：B解析：B、复位低有效5、基本RS锁存器加一个同步信号CP和两个（）门可以实现同步信号高有效的同步RS锁存器。
A.与非B.与C.或D.或非正确答案：B6、D触发器具有数据锁存功能，如果将输入D与Q̅端相连，也可以实现（）触发器的功能。
A.RSB.TC.T'D.JK正确答案：C二、多选题1、使用基本R̅S锁存器时（与非门构成的），必须遵循的约束条件是（），否则会输出非法状态。
A.输入不可以同时有效B.输入不能同时为1C.输入不能同时为0D. R̅+S̅=1正确答案：A、C、D2、初态为0态的基本RS锁存器（或非门构成的），若锁存器要继续保持0态输出，输入R、S可以是（）。
A.R=0,S=0B. R=0,S=1C. R=1,S=0D. R=1,S=1正确答案：A、C3、同步D锁存器（）。
A.没有复位与置数功能B.使用时没有约束条件C.对电平敏感D.有数据锁存功能正确答案：B、C、D4、4个（）加一个反相器可以构成同步信号（）电平有效的同步D锁存器。
数电-触发器练习题
D 翻转
单项选择题 ( )。
× √
分析提示
由JK触发器的特性方程 Qn1JQnKQn
J = 0，K = 0 时，Qn1 Qn ─ 保持功能
J = 0，K = 1 时，Qn1 0 ─ 置 0 功能
J = 1，K = 0 时，Qn1 1 ─ 置 1 功能
J
=
1，K
=
1
时，Qn1
n
Q
─ 翻转功能
第 11 页
第4页
精选2021版课件
数字电子技术
第 4 章 触发器
单项选择题
4、用与非门构成的基本RS触发器，当输入信号 S = 0、R = 1
时，其逻辑功能为
( )。
A 置1
√
B 置0
×
C 保持
×
D 不定
×
分析提示
_
Q
Q
&
&
_
_
S
R
与非门构成的 基本RS触发器
0 输入有效； R 为置 0 输入端 ，R0、 S1时，使 Qn1 0； S 为置 1 输入端 ，S0、 R1时，使 Qn1 1。
第 14 页
精选2021版课件
数字电子技术
第 4 章 触发器
2、双稳态触发器有两个基本性质，一是 。
填空题 ，二是
参考答案
有两个稳定状态 根据不同的输入信号置1或置0状态
分析提示
触发器用正反馈维持 2个稳定的输出状态0和1；在外部输入 信号作用下可置于1状态或 0状态。
第 15 页
精选2021版课件
第5页
精选2021版课件
数字电子技术
第 4 章 触发器
5、下列触发器中，输入信号直接控制输出状态的是
最新触发器练习题
触发器练习题一、填空题1、触发器具有 个稳定状态，在输入信号消失后，它能保持 。
2、在基本RS 触发器中，输入端D R 或D R 能使触发器处于 状态，输入端D S 或D S 能使触发器处于 状态。
3、同步RS 触发器状态的改变是与 信号同步的。
4、在CP 脉冲和输入信号作用下，JK 触发器能够具有 、 、 、和 的逻辑功能。
5、对于JK 触发器，当CP 脉冲有效期间，若J=K=0时，触发器状态 ；若K J =时，触发器 或 ；若J=K=1时，触发器状态 。
6、与主从触发器相比， 触发器的抗干扰能力较强。
7、对于JK 触发器，若J=K ，则可完成 触发器的逻辑功能。
8、对于JK 触发器，若K J =，则可完成 触发器的逻辑功能。
二、判断题1、触发器有两个稳定状态，一个是现态，一个是次态。
（ ）2、触发器有两个稳定状态，在外界输入信号的作用下，可以从一个稳定状态转变为另一个稳定状态。
（ ）4、同步D 触发器的Q 端和D 端的状态在任何时刻都是相同的。
（ ）5、同一逻辑功能的触发器，其电路结构一定相同。
（ ）6、仅具有反正功能的触发器是T 触发器。
（ ）三、选择题1、对于触发器和组合逻辑电路，以下（ ）的说法是正确的。
A 、两者都有记忆能力B 、两者都无记忆能力C 、只有组合逻辑电路有记忆能力D 、只有触发器有记忆能力2、对于JK 触发器，输入J=0、K=1，CP 脉冲作用后，触发器的1+n Q 应为（ ）。
A 、0B 、1C 、可能是0，也可能是1D 、与n Q 有关3、JK 触发器在CP 脉冲作用下，若使n n Q Q =+1，则输入信号应为（ ）。
A 、1==K JB 、Q K Q J ==,C 、Q K Q J ==,D 、0==K J4、具有“置0” “置1” “保持” “翻转”功能的触发器叫（ ）。
A 、JK 触发器B 、基本RS 触发器C 、同步D 触发器 D 、同步RS 触发器5、边沿控制触发的触发器的触发方式为（ ）。
触发器练习
触发器练习（一）1、画出图题5-1所示的RS 触发器输出端Q 、Q 端的波形，输入端S 与R 的波形如图所示。
（设Q 初始状态为0）S RSRSRQQ....图题5-12、画出图题5-2所示的RS 触发器输出端Q 、Q 端的波形，输入端S 与R 的波形如图所示。
（设Q 初始状态为0）S RS RQQ...SR....图题5-23、画出图题5-3所示的同步RS 触发器输出端Q 、Q 端的波形，输入端S 、R 与CLK 的波形如图所示。
（设Q 初始状态为0）C1S RS RQQ....CLKS RCLK...图题5-34、画出图题5-4所示的同步D 触发器输出Q 端的波形，输入端D 与CLK 的波形如图所示。
（设Q 初始状态为0）C1DDQQ....CLKDCLK..图题5-45、若在图5-5电路中的CP 、S 、R 输入端，加入如图4.27所示波形的信号，试画出其 Q 和Q端波形，设初态Q =0。
SRCP触发器练习（二）1、画出图题5-6所示的同步JK 触发器输出Q 端的波形，输入端J 、K 与CLK 的波形如图所示。
（设Q 初始状态为0）J KQQ..CLKJKCLK ......C11J 1K..图题5-62、画出图题5-6所示的边沿触发D 触发器输出端Q 端的波形，输入端D 与CLK的波形如图所示。
（设Q 初始状态为0）C11D D QQ....CLKDCLK...D QQ....CLKDCLK...C11D （1）（2）3、画出图题5-7所示的边沿D 触发器输出Q 端的波形，CLK 的波形如图所示。
（设Q 初始状态为0）C11D Q 1CLK....CLK.1C11D Q 2CLK .CLK .图题5-74、画出图题5-8所示的JK 触发器输出Q 端的波形，输入端J 、K 与CLK 的波形如图所示。
（设Q 初始状态为0）J KQQ....CLKJ KCLK ...C11J 1KJ KCLK ......图题5-85、试画出图题5-9所示T 触发器输出Q 端的波形，输入端CLK 的波形如图所示。
数电考试题及答案
数电考试题及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，逻辑“与”运算通常使用哪种逻辑门来实现？A. 非门B. 或门C. 与门D. 异或门答案：C2. 一个触发器可以存储多少位二进制信息？A. 1位B. 2位C. 3位D. 4位答案：A3. 下列哪种类型的门电路可以实现逻辑“或非”运算？A. 与门B. 或门C. 非门D. 异或门答案：B4. 在数字电路中，一个D触发器的输出Q在时钟脉冲的上升沿时如何变化？A. 保持不变B. 翻转状态C. 变为0D. 变为1答案：B5. 一个4位二进制计数器可以计数到的最大数值是多少？A. 15B. 16C. 255D. 256答案：B6. 在数字电路中，逻辑“异或”运算通常使用哪种逻辑门来实现？A. 与门B. 或门C. 异或门D. 与非门答案：C7. 一个JK触发器在J=0，K=1时的输出Q的状态是什么？A. 保持不变B. 翻转状态C. 变为0D. 变为1答案：B8. 一个3线到8线译码器可以产生多少个不同的输出？A. 3B. 8C. 27D. 64答案：B9. 在数字电路中，一个锁存器和一个触发器的主要区别是什么？A. 锁存器可以同步操作，触发器不能B. 触发器可以同步操作，锁存器不能C. 锁存器和触发器没有区别D. 锁存器和触发器都可以异步操作答案：B10. 一个8位寄存器可以存储的最大数值是多少？A. 255B. 256C. 511D. 512答案：A二、填空题（每空1分，共10分）1. 在数字电路中，逻辑“非”运算通常使用______门来实现。
答案：非2. 一个2位二进制计数器可以计数到的最大数值是______。
答案：33. 如果一个触发器的当前状态是1，并且接收到一个时钟脉冲，那么在没有其他输入的情况下，触发器的下一个状态将是______。
答案：14. 一个4线到16线译码器的输出线数量是______。
答案：165. 在数字电路中，一个D触发器的输出Q在时钟脉冲的下降沿时______。
数字电路触发器试卷练习题
2016学年德清职业中专《数字电路》第二次月考试卷第一学期（适用15计网3+2）: 姓名得分：班级：一、填空题：（30分）1.触发器有两个输出端_______和________，正常工作时两端的状态互补，以_________端的状态表示触发器的状态。
2.按结构形式的不同，RS触发器可分为两大类：一类是没有时钟控制的____________触发器,另一类是具有时钟控制端的__________触发器。
3. 按逻辑功能划分，触发器可以分为________触发器、___________触发器、__________触发器和________触发器四种类型。
4.钟控触发器也称同步触发器，其状态的变化不仅取决于___________信号的变化，还取决于___________信号的作用。
5.钟控触发器按结构和触发方式分，有电位触发器、_________触发器、_________触发器和主从触发器四种类型。
6.各种时钟控触发器中不需具备时钟条件的输入信号是________和_______。
二、选择题：（20分）1.能够存储 0、1 二进制信息的器件是（）门门 C.触发器 D.译码器2.触发器是一种（）Ｃ.双稳态电路Ｄ.ＢＡ．单稳态电路 .无稳态电路三稳态电路3.用与非门构成的基本RS触发器处于置 1 状态时，其输入信号应为（）S、R S?10RS?11RS?00R?S01R A. C.D. Ｂ.4.用与非门构成的基本RS触发器，当输入信号 = 0、= 1SR时，其逻辑功能为( )A.置1B.置0C.保持D.不定5.下列触发器中，输入信号直接控制输出状态的是（）A．基本RS触发器 B. 钟控RS触发器触发器D维持阻塞 D. 触发器JK主从C.具有直接复位端6.和置位端的触发器，当触发器处于受SR dd( )脉冲控制的情况下工作时，这两端所加的信号为CPA.D.RS?S?101101RS?00RS?R C. B. dddddddd RS触发器中，不允许的输入是（输入信号高电平有效的）7.=00 =01C.RS=10 =118.下列触发器中，具有置0、置1、保持、翻转功能的是( )A. RS触发器B. D触发器触发器 D. T触发器9.时钟触发器产生空翻现象的原因是因为采用了（）A.主从触发方式B.上升沿触发方式C.下降沿触发方式D.点位触发方式10.当输入J = K = 1时，JK触发器所具有的功能是( )A.置0B.置1C.保持D.翻转三、画图题：（40分）1.如图，设Q初始状态为0，画出Q的波形(5分)_Q1DCP QC1Q2.如图，设Q初始状态为0，画出Q的波形（5分）Q1J_C1CPQ1K Q3.如图，设Q初始状态为0，画出Q的波形(10分)A11D B C1CP CPABQ如SR、CP4.在虚线区域内画出RS主从触发器电路，设其输入信号、分）20的波形图。
最新数电考试题及答案
最新数电考试题及答案一、选择题（每题2分，共20分）1. 在数字电路中，以下哪个逻辑门可以实现非逻辑功能？A. 与门B. 或门C. 与非门D. 异或门答案：C2. 下列哪个不是触发器的类型？A. SR触发器B. JK触发器C. D触发器D. XOR触发器答案：D3. 一个4位二进制计数器，其计数范围是多少？A. 0到7B. 0到15C. 0到255D. 0到1023答案：C4. 在数字电路中，一个稳定的触发器应该具有什么特性？A. 亚稳态B. 双稳态C. 单稳态D. 无稳态答案：B5. 以下哪个不是数字电路中的存储元件？A. 触发器B. 寄存器C. 计数器D. 运算放大器答案：D6. 在数字电路设计中，以下哪个不是布尔代数的基本运算？A. 与运算B. 或运算C. 非运算D. 乘法运算答案：D7. 一个8位二进制数，其最大值是多少？A. 255B. 256C. 511D. 1023答案：A8. 在数字电路中，一个D触发器的输出Q在时钟信号上升沿时的状态如何变化？A. 保持不变B. 翻转C. 变为0D. 变为1答案：B9. 以下哪个不是数字电路中的逻辑门？A. 与门B. 或门C. 门D. 非门答案：C10. 在数字电路中，一个3线到8线解码器的输入线数量是多少？A. 3B. 4C. 5D. 6答案：A二、填空题（每题2分，共20分）1. 在数字电路中，一个稳定的触发器应该具有__双稳态__特性。
2. 一个4位二进制计数器的计数范围是从__0__到__15__。
3. 数字电路中的存储元件包括触发器、__寄存器__和计数器。
4. 布尔代数的基本运算包括与运算、或运算和__非运算__。
5. 一个8位二进制数的最大值是__255__。
6. 在数字电路中，一个D触发器的输出Q在时钟信号上升沿时会__翻转__。
7. 数字电路中的逻辑门不包括__乘法运算__。
8. 一个3线到8线解码器的输入线数量是__3__。
9. 在数字电路中，一个稳定的触发器不应该处于__亚稳态__。
《数字电路-触发器》试题
《脉冲数字电路—触发器》试题姓名_________学号_________一、填空题：（每空1分，共30分）1、触发器具有两个互补的输出端Q和Q，定义Q＝1、Q＝0为触发器的____状态；Q＝0、Q＝1为触发器的______状态。
2、同步RS触发器的的改变是与________________信号同步的。
3、按逻辑功能分，触发器主要有___________、___________、___________和_____________、__________五种类型。
4、触发器的S D端、R D端可以根据需要预先将触发器置______或置______，不受__________________的同步控制。
5、按CP触发方式分，触发器主要有________触发、________触发、_______触发和主从触发四种类型。
6、RS触发器具有_________、_________、________三项逻辑功能。
7、凡是具有_________、_________、________和_______四项逻辑功能的触发器称为JK触发器。
8、主从RS触发器是由两个____________触发器组成，前级称_______触发器，后级称______触发器。
9、在CP作用下，输入信号T=0时，触发器_______________；T=1时，触发器状态发生________________，这种触发器称为T触发器。
10、对于JK触发器，若初态Q n=1，当J=K=1时，Q n+1=_______。
11、对于T型触发器，若初态Q n=1，欲使Q n+1=0，则T=____。
12、D型触发器的初态Q n=0，欲使Q n+1=1，则D=________。
13、电路如图，若初态Qn=1，则次态Q n+1=_______。
二、单选题：（每小题2 分，共20 分）1、基本RS触发器电路中，当触发脉冲消失后，其输出状态( )A、恢复原状态B、保持现状态C、0状态D、1状态2、基本RS触发器处于1状态时，其对应的输出端Q和Q分别为( )A 、Q=0 Q=1B 、Q=1 Q=0C 、Q=1 Q=1D 、Q=0 Q=03、同步RS 触发器禁止( )A 、R 端、S 端同时为1B 、R 端、S 端同时为1C 、R 端、S 端同时为0D 、R 端、S 端同时为04、右图中，由JK 触发器构成了( ) A 、D 触发器 B 、基本RS 触发器 C 、T 触发器 D 、同步RS 触发器5、对于JK 触发器，输入J=0、K=1，CP 脉冲作用后，触发器的状态应为( ) A 、不定 B 、置0 C 、置1 D 、翻转6、右图中，由JK 触发器构成了( ) A 、D 触发器 B 、基本RS 触发器 C 、T 触发器 D 、同步RS 触发器7、T ′ 触发器的逻辑功能是( )A 、置0、置1B 、保持、翻转C 、翻转D 、置1、翻转8、JK 型触发器欲实现Q n+1=Q n 逻辑功能，J 、K 取值的正确组合是： A 、J=0 K=0 B 、J=0 K=1 C 、J=1 K=0 D 、J=1 K=19、下列触发器中不能克服空翻现象的是( )A 、主从RS 触发器B 、主从JK 触发器C 、边沿触发器D 、同步RS 触发器 10、RS 触发器波形如图，则该触发器为( )A BC三、分析、作图题：（共50分） 1、同步RS 触发器的初始状态Q=0。
数字电路考试题目及答案
数字电路考试题目及答案一、选择题（每题2分，共20分）1. 以下哪个选项是数字电路中的基本逻辑门？A. 与门B. 或门C. 非门D. 所有以上选项答案：D2. 在数字电路中，一个输入为0，另一个输入为1时，或门的输出是什么？A. 0B. 1C. 不确定D. 无输出答案：B3. 一个触发器的初始状态是0，当触发器的时钟信号上升沿到来时，触发器的状态会如何变化？A. 保持不变B. 变为1C. 变为0D. 随机变化答案：B4. 下列哪个不是数字电路中的计数器类型？A. 二进制计数器B. 十进制计数器C. 十六进制计数器D. 模拟计数器答案：D5. 在数字电路中，一个D触发器的Q输出和Q'输出之间的关系是什么？A. 相同B. 相反C. 无关系D. 有时相同有时相反答案：B6. 一个4位二进制计数器能表示的最大数值是多少？A. 15B. 16C. 255D. 256答案：B7. 以下哪个不是数字电路中的编码方式？A. 二进制编码B. 格雷码编码C. 十进制编码D. 模拟编码答案：D8. 在数字电路中，一个异或门的输出为1的条件是什么？A. 输入相同B. 输入不同C. 至少一个输入为0D. 至少一个输入为1答案：B9. 一个3线到8线解码器有多少个输入线？A. 3B. 4C. 5D. 8答案：A10. 在数字电路中，一个锁存器和触发器的主要区别是什么？A. 锁存器可以保持一个稳定的状态，而触发器不能B. 触发器可以保持一个稳定的状态，而锁存器不能C. 两者没有区别D. 两者都是存储设备答案：B二、填空题（每题2分，共20分）1. 在数字电路中，一个3位二进制计数器可以表示的最大数值是__7__。
2. 如果一个触发器的J和K输入都是1，则触发器的状态将会__翻转__。
3. 在数字电路中，一个4位二进制计数器有__16__个不同的状态。
4. 一个D触发器的输出Q在时钟信号的__上升沿__时更新。
5. 一个3线到8线解码器可以产生__8__个输出。
数字电子技术第5章触发器自测练习与习题
第5章触发器5.1 RS触发器自测练习1．或非门构成的基本RS触发器的输入S=1、R=0，当输入S变为0时，触发器的输出将会（）。
（a）置位（b）复位（c）不变2．与非门构成的基本RS触发器的输入S=1，R=1，当输入S变为0时，触发器输出将会（）。
（a）保持（b）复位（c）置位3．或非门构成的基本RS触发器的输入S=1，R=1时，其输出状态为（）。
（a）Q=0，Q=1 （b）Q=1，Q=0（c）Q=1，Q=1 （d）Q=0，Q=0 （e）状态不确定4．与非门构成的基本RS触发器的输入S=0，R=0时，其输出状态为（）。
（a）Q=0，Q=1 （b）Q=1，Q=0（c）Q=1，Q=1 （d）Q=0，Q=0 （e）状态不确定5．基本RS触发器74LS279的输入信号是（）有效。
（a）低电平（b）高电平6．触发器引入时钟脉冲的目的是（）。
（a）改变输出状态（b）改变输出状态的时刻受时钟脉冲的控制。
7．与非门构成的基本RS触发器的约束条件是（）。
（a）S+R=0 （b）S+R=1（c）SR=0 （d）SR=18．钟控RS触发器的约束条件是（）。
（a）S+R=0 （b）S+R=1（c）SR=0 （d）SR=19．RS触发器74LS279中有两个触发器具有两个S输入端，它们的逻辑关系是（）。
（a）或（b）与（c）与非（d）异或10．触发器的输出状态是指（）。
（a）Q （b）Q答案：1．c 2．c 3．d 4．c 5．A 6．b 7．b 8．c 9．b10．a5.2 D 触发器自测练习1．要使电平触发D 触发器置1，必须使D=（ ）、CP=（ ）。
2．要使边沿触发D 触发器直接置1，只要使S D ＝（ ）、R D ＝（ ）即可。
3．对于电平触发的D 触发器或D 锁存器，（ ）情况下Q 输出总是等于D 输入。
4．对于边沿触发的D 触发器，下面（ ）是正确的。
（a ）输出状态的改变发生在时钟脉冲的边沿 （b ）要进入的状态取决于D 输入 （c ）输出跟随每一个时钟脉冲的输入 （d ）（a ）（b ）和（c ） 5．“空翻”是指（ ）。
触发器试题——精选推荐
一、选择题（每题2分，共10题）1: 一位十六进制数可以用（ ）位二进制数来表示。
A. 1B. 2C. 4D. 16 2: 逻辑函数B A F ⊕= 和 G=A ⊙B 满足关系（ ）相等。
A. G F = B. G F =' C. G F = D. G F =3. 三态门输出高阻状态时， 是不正确的说法。
A.用电压表测量指针不动B.相当于悬空C.电压不高不低D.测量电阻指针不动4：要用n 位二进制数为N 个对象编码，必须满足（ ）。
A N = 2n B N ≥ 2n C N ≤ 2n D N = n5：串行加法器的进位信号采用（ ）传递，并行加法器的进位信号采用（ ）传递。
A 超前，逐位 B 逐位，超前 C 逐位，逐位 D 超前，超前6：存在一次变化问题的触发器是( )。
A RS 触发器B D 触发器C 主从JK 触发器D 边沿JK 触发器7．同步计数器和异步计数器比较，同步计数器的显著优点是( )。
工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟C P 控制8．下列逻辑电路中为时序逻辑电路的是( )。
A.变量译码器B.加法器C.数码寄存器D.数据选择器9. N 个触发器可以构成能寄存（ ）位二进制数码的寄存器。
A.N -1 B.N C.N +1 D.2N10：想选一个中等速度，价格低廉的A/D 转换器，下面符合条件的是（ ）。
A 逐次逼近型 B 双积分型C 并联比较型D 不能确定二、填空题（每题1分，共10题）1: 若用二进制代码对48个字符进行编码，则至少需要 （ ）位二进制数。
2：己知逻辑函数AC C B A Y +=，约束条件为C B =0，则卡诺图中有（ ）个最小项，有（ ）个无关项。
3．TTL 与非门的关门电平为0.8V ，开门电平为2V ，当其输入低电平为0.4V ，高电平为3.2V 时，其输入低电平噪声容限U NL = ( ) ；输入高电平噪声容限为U NH = ( ) 。
触发器和时序逻辑电路测试题
触发器和时序逻辑电路测试题（十二章，十三章）一、填空题1、存放N为二进制数码需要_______个触发器。
2、一个四位二进制减法计数器状态为_______时，在输入一个计数脉冲，计数状态为1111，然后向高位发_____信号。
3、时序逻辑电路在结构方面的特点是;由具有____逻辑门电路和具有______的触发器两部分组成。
4、十进制计数器最少要用______个触发器。
5、用N个触发器可以构成存放_______位二进制代码寄存器。
6、在数字电路系统中，按逻辑功能和电路特点，各种数字集成电路可分位________逻辑电路和_________逻辑电路两大类。
7、8421BCD码位1001，它代表的十进制是_________。
8、8421BCD码的二一进制计数器当前计数状态是1000，再输入三个计数脉冲，计数状态位________。
9、数码寄存器主要由______和______组成，起功能是用来暂存_______数码。
10、同步计数器各个触发器的状态转换，与________同步，具有______特点。
11、寄存器在断电后，锁存的数码_______。
12、4个触发器构成8421BCD码计数器，共有______个无效状态，即跳过二进制数码_________到______6个状态。
二、判断题、1、移位寄存器每输入一个脉冲时，电路中只有一个触发器翻转。
（）2、移位寄存器即可并行输出也可串行输出。
（）3、右移寄存器存放的数码将从低位到高位，依次串行输入。
（）4、八位二进制能表示十进数的最大值是256. （）5、表示一位十进制数至少需要二位二进制。
（）6、触发器实质上就是一种功能最简单的时序逻辑电路，是时序逻辑存储记忆的基础。
（）7、数码寄存器存放的数码可以并行输入也可以串行输入。
（）8、显示器属于时序逻辑电路类型。
（）9、计数器、寄存器和加法器都属于时序逻辑电路。
（）10、时序逻辑电路具有记忆功能。
（）11、用4个触发器可构成4位二进制计数器。
触发器原理练习题
触发器原理练习题触发器是数字电路中常用的一种元件，用于存储和控制信号的状态。
它的原理基于稳态电路和时序逻辑的特性。
了解和熟练掌握触发器的原理对于数字电路的设计和工作原理的理解非常重要。
下面，我们来通过一些练习题来巩固对触发器原理的理解。
1. SR 触发器是最简单的一种触发器，用 S 和 R 两个输入控制其状态。
当 S 和 R 输入同时为 0 时，保持状态不变；当 S 和 R 输入都为 1 时，触发器进入非稳态，输出无法确定。
请说明 SR 触发器的输出在这种情况下会如何变化。
2. D 触发器是一种带有时钟输入的触发器，它的输出 D(t) 取决于输入 D 和时钟信号 CLK 的状态。
在给定的时钟上升沿或下降沿时，输入信号 D 的值会被保存在触发器中。
请问在每个时钟周期内，D 触发器的输出是什么？3. JK 触发器是随后发展出的一种触发器，它在 SR 触发器的基础上进行了改进。
JK 触发器有 J、K 输入和时钟 CLK 输入，它的输出 Q(t)取决于 J、K 和时钟信号的状态。
当 J 和 K 输入同时为 0 时，触发器保持原来的状态；当 J 和 K 输入同时为 1 时，触发器状态取反。
请问 JK 触发器的输出在这两种情况下会如何变化？4. T 触发器是一种特殊的 JK 触发器，它只有一个输入 T 和时钟CLK 输入。
当 T 输入为 0 时，触发器保持原来的状态；当 T 输入为 1 时，触发器状态取反。
请问 T 触发器的输出在这两种情况下会如何变化？通过以上的练习题，我们可以进一步加深对触发器原理的理解。
触发器在数字电路中起着非常重要的作用，可用于存储数据、控制时序逻辑以及实现计数器等功能。
因此，对于设计者来说，熟练掌握触发器的原理和性质，对于设计和优化数字电路至关重要。
除了触发器的基本原理外，还可以进一步学习其它类型的触发器，如带有异步复位功能的 SR 触发器、带有预置功能的 JK 触发器等等。
同时，也可以深入学习触发器的时序特性以及它们在计算机体系结构和数字信号处理中的应用。
电工学 触发器试题及答案
电工学触发器试题及答案触发器是数字电路中常用的元件之一，用于存储和处理信号。
本篇文章将为大家提供一些关于触发器的试题及答案，希望能够帮助读者更好地理解和掌握触发器的知识。
一、选择题1. 下列选项中，属于触发器的是：A. 与门B. 或门C. 与非门D. RS触发器答案：D. RS触发器2. 考虑一个JK触发器，当J=0，K=1时，该触发器的状态为：A. 高电平保持B. 低电平保持C. 状态不确定D. 前一状态保持答案：A. 高电平保持3. D触发器的特点是：A. 可以通过触发器内部的逻辑门实现任意功能B. 具有无限大的状态数C. 仅由外部时钟信号控制触发D. 输出反转延时较大答案：C. 仅由外部时钟信号控制触发二、填空题1. 一个T触发器有_____个稳定状态。
答案：22. JK触发器的J和K输入不能同时为____。
答案：13. RS触发器的输入是由_____实现的。
答案：两个交叉连接的与非门三、简答题1. 请解释触发器的工作原理。
触发器是数字电路中的存储元件，可以存储一个比特位。
它受到控制信号的作用，根据特定的触发条件改变输出状态。
触发器可以用于存储信息、数据暂存、时序控制等应用。
触发器一般包括一个或多个输入端和一个或多个输出端，可以通过控制输入信号的变化来改变输出状态。
2. 分别描述RS触发器和D触发器的功能及应用场景。
RS触发器是最基本的触发器之一，具有两个控制端R和S，可以用来存储一个比特位。
它的输出状态取决于输入信号和触发条件。
RS触发器常用于频率分频、计数器等数字电路中。
D触发器是一种特殊的RS触发器，只具有一个输入端D，用于存储一个比特位。
D触发器的输出状态在时钟信号的上升沿或下降沿发生变化，常用于数据寄存器和移位寄存器等电路中。
3. 请描述JK触发器的特点及其工作方式。
JK触发器是一种比较灵活的触发器，具有两个控制端J和K。
当J和K均为1时，JK触发器的输出状态取决于前一状态，可以实现状态的保持、置位和复位等功能。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2016学年
第一学期德清职业中专《数字电路》第二次月考试卷
（适用15计网3+2）
班级： 姓名: 得分：
一、填空题：（30分）
1. 触发器有两个输出端_______和________，正常工作时两端的状态
互补，以_________端的状态表示触发器的状态。
2. 按结构形式的不同，RS 触发器可分为两大类：一类是没有时钟控
制的____________触发器,另一类是具有时钟控制端的__________触
发器。
3. 按逻辑功能划分，触发器可以分为________触发器、 ___________触发器、__________触发器和________触发器四种类型。
4. 钟控触发器也称同步触发器，其状态的变化不仅取决于
___________信号的变化，还取决于___________信号的作用。
5. 钟控触发器按结构和触发方式分，有电位触发器、_________触发
器、_________触发器和主从触发器四种类型。
6. 各种时钟控触发器中不需具备时钟条件的输入信号是________和
_______。
二、选择题：（20分）
1.能够存储 0、1 二进制信息的器件是 （ ）
A.TTL 门
B.CMOS 门
C.触发器
D.译码器
2.触发器是一种（ ）
Ａ．单稳态电路 Ｂ. 无稳态电路 Ｃ. 双稳态电路 Ｄ. 三稳态电路 3.用与非门构成的基本RS 触发器处于置 1 状态时，其输入信号
S 、R 应为（ ） A.00=S R Ｂ.01=S R C.10=S R D. 11=S R
4.用与非门构成的基本RS 触发器，当输入信号 S = 0、R = 1
时，其逻辑功能为( )
A.置1
B.置0
C.保持
D.不定
5.下列触发器中，输入信号直接控制输出状态的是 （ ）
A ．基本RS 触发器 B. 钟控RS 触发器
C. 主从JK 触发器
D. 维持阻塞D 触发器
6.具有直接复位端 d R 和置位端d S 的触发器，当触发器处于受
CP 脉冲控制的情况下工作时，这两端所加的信号为 ( )
A. 00d d =S R
B. 01d d =S R
C. 10d d =S R
D. 11d d =S R
7.输入信号高电平有效的 RS 触发器中，不允许的输入是（ ）
A.RS=00
B.RS=01
C.RS=10
D.RS=11
8.下列触发器中，具有置0、置1、保持、翻转功能的是( )
A. RS 触发器
B. D 触发器
C.JK 触发器
D. T 触发器
9.时钟触发器产生空翻现象的原因是因为采用了（ ）
A.主从触发方式
B.上升沿触发方式
C.下降沿触发方式
D.点位触发方式
10.当输入J = K = 1时，JK 触发器所具有的功能是( )
A.置0
B.置1
C.保持
D.翻转
三、画图题：（40分）
1. 如图，设Q 初始状态为0，画出Q 的波形(5分)
2.如图，设Q 初始状态为0，画出Q 的波形（5分）
CP
Q Q
3.如图，设Q 初始状态为0，画出Q 的波形(10分)
4.在虚线区域内画出RS 主从触发器电路，设其输入信号CP 、R 、S 如图，触发器初始状态Q 为0，试画出Q 的波形图。
（20分）
Q
CP
A
B
Q
四、设计题：（10分）
如图1J 、1K 、V DD 端接电源+V DD ，R D 、S D 、V SS 端接地，输入CP 如下。
1. 试画出1Q 的波形图。
2. 若要得到2Q 的输出波形，试设计合适逻辑电路，画在虚线区域内。
CP
S
R
Q。