触发器试卷练习题
触发器试题
触发器试题
1、下列有关触发器的描述，错误的是（B）
A、触发器是一种特殊的存储过程，用户不能直接调用
B、触发器inserted表和deleted表有共同记录
C、触发器可以用来定义比check约束更复杂的规则
D、删除触发器可以哟弄DROP TRIGGER命令，也可以用管理平台操作
2、关于触发器的正确说法是（D）
A、D ML触发器控制表记录
B、DDL触发器实现数据库管理
C、D ML触发器不能控制所有数据完整性
D、触发器中的T-SQL代码在事件产生时执行
3、关于触发器的错误说法是（C）
A、游标一般用于存储过程
B、游标也可以用于触发器
C、应用程序也可以调用触发器
D、触发器一般是针对表
4、当触发器执行时，系统会创建临时表保存用户操作更改的行的新值和旧值，UPDATE操
作所涉及的旧值会被临时保存在（C）
A、u pdate表
B、inserted表
C、d eleted表
D、i nserted表和update表
5、如果有两个事物同时对数据库中同一数据进行操作，不会引起冲突的是（D）
A、一个DELETE和一个SELECT
B、一个SELECT和一个DELETE
C、两个UPDATE
D、两个SELECT
判断题
6、触发器基于一个表创建，但是可以针对多个表进行操作（对）
7、触发器（trigger）是一种特殊的存储过程（对）
8、触发器被定义以后，只有当用户调用它时才触发，用户不调用时，触发器不起作用（错）
9、可以根据完整性的需要，对某一个表定义SELECT触发器（错）
10、触发器主要是通过表操作事件进行触发而被执行的（对）。
《触发器》练习题
《触发器》练习题一、填空题1、数字电路可分为________________电路和________________电路。
2、触发器具有_________个稳定状态，在输入信号消失后，它能保持______________不变，即这种电路具有______________功能。
3、在CP脉冲作用下，根据输入信号J、K的不同组合状态，凡具有_____________、_____________、_____________和_____________功能的电路称为JK触发器。
４、同步RS触发器状态的改变与________________信号同步。
５、主从触发器是一种能防止_______________现象的实用触发器。
６、时序逻辑电路与组合逻辑电路的最大区别在于____________________________。
二、选择题1、为了提高抗干扰能力，触发脉冲宽度_________。
A、越宽越好B、越窄越好C、随意2、触发器电路如图1所示，其次态方程为_________。
A、Q n+1=1B、Q n+1=0C、Q n+1= Q nD、Q n+1=nQTC1Q Q _CP=1ATC1QQ_CP(1)(2)3、触发器电路如图2所示，当A=1时，其次态方程为_________。
A、Q n+1=1B、Q n+1=0C、Q n+1= Q nD、Q n+1=nQ4、要求JK触发器状态由0→1，其激励输入端JK应为____________。
A、JK=0⨯B、JK=1⨯C、JK=⨯0D、JK=⨯15、为了使同步RS触发器的次态为1，RS的取值应为___________。
A、RS=00B、RS=01C、RS=10D、RS=116、仅具有置0、置1功能的触发器称为__________。
A、JK触发器B、基本RS触发器C、D触发器7、仅具有翻转功能的触发器称为__________。
A、JK触发器B、T触发器C、D触发器D、T‘触发器8、基本RS触发器电路中，触发脉冲消失后，其输出状态__________。
触发器练习题
触发器练习题一、填空题1、触发器具有 个稳定状态，在输入信号消失后，它能保持 。
2、在基本RS 触发器中，输入端D R 或D R 能使触发器处于 状态，输入端D S 或D S 能使触发器处于 状态。
3、同步RS 触发器状态的改变是与 信号同步的。
4、在CP 脉冲和输入信号作用下，JK 触发器能够具有 、 、 、和 的逻辑功能。
5、对于JK 触发器，当CP 脉冲有效期间，若J=K=0时，触发器状态 ；若K J =时，触发器 或 ；若J=K=1时，触发器状态 。
6、与主从触发器相比， 触发器的抗干扰能力较强。
7、对于JK 触发器，若J=K ，则可完成 触发器的逻辑功能。
8、对于JK 触发器，若K J =，则可完成 触发器的逻辑功能。
二、判断题1、触发器有两个稳定状态，一个是现态，一个是次态。
（ ）2、触发器有两个稳定状态，在外界输入信号的作用下，可以从一个稳定状态转变为另一个稳定状态。
（ ）4、同步D 触发器的Q 端和D 端的状态在任何时刻都是相同的。
（ ）5、同一逻辑功能的触发器，其电路结构一定相同。
（ ）6、仅具有反正功能的触发器是T 触发器。
（ ）三、选择题1、对于触发器和组合逻辑电路，以下（ ）的说法是正确的。
A 、两者都有记忆能力B 、两者都无记忆能力C 、只有组合逻辑电路有记忆能力D 、只有触发器有记忆能力2、对于JK 触发器，输入J=0、K=1，CP 脉冲作用后，触发器的1+n Q 应为（ ）。
A 、0B 、1C 、可能是0，也可能是1D 、与n Q 有关3、JK 触发器在CP 脉冲作用下，若使n n Q Q =+1，则输入信号应为（ ）。
A 、1==K JB 、Q K Q J ==,C 、Q K Q J ==,D 、0==K J4、具有“置0” “置1” “保持” “翻转”功能的触发器叫（ ）。
A 、JK 触发器B 、基本RS 触发器C 、同步D 触发器 D 、同步RS 触发器5、边沿控制触发的触发器的触发方式为（ ）。
触发器练习
触发器练习（一）1、画出图题5-1所示的RS 触发器输出端Q 、Q 端的波形，输入端S 与R 的波形如图所示。
（设Q 初始状态为0）S RSRSRQQ....图题5-12、画出图题5-2所示的RS 触发器输出端Q 、Q 端的波形，输入端S 与R 的波形如图所示。
（设Q 初始状态为0）S RS RQQ...SR....图题5-23、画出图题5-3所示的同步RS 触发器输出端Q 、Q 端的波形，输入端S 、R 与CLK 的波形如图所示。
（设Q 初始状态为0）C1S RS RQQ....CLKS RCLK...图题5-34、画出图题5-4所示的同步D 触发器输出Q 端的波形，输入端D 与CLK 的波形如图所示。
（设Q 初始状态为0）C1DDQQ....CLKDCLK..图题5-45、若在图5-5电路中的CP 、S 、R 输入端，加入如图4.27所示波形的信号，试画出其 Q 和Q端波形，设初态Q =0。
SRCP触发器练习（二）1、画出图题5-6所示的同步JK 触发器输出Q 端的波形，输入端J 、K 与CLK 的波形如图所示。
（设Q 初始状态为0）J KQQ..CLKJKCLK ......C11J 1K..图题5-62、画出图题5-6所示的边沿触发D 触发器输出端Q 端的波形，输入端D 与CLK的波形如图所示。
（设Q 初始状态为0）C11D D QQ....CLKDCLK...D QQ....CLKDCLK...C11D （1）（2）3、画出图题5-7所示的边沿D 触发器输出Q 端的波形，CLK 的波形如图所示。
（设Q 初始状态为0）C11D Q 1CLK....CLK.1C11D Q 2CLK .CLK .图题5-74、画出图题5-8所示的JK 触发器输出Q 端的波形，输入端J 、K 与CLK 的波形如图所示。
（设Q 初始状态为0）J KQQ....CLKJ KCLK ...C11J 1KJ KCLK ......图题5-85、试画出图题5-9所示T 触发器输出Q 端的波形，输入端CLK 的波形如图所示。
第一轮复习13--触发器测试题
A 1B DC 、 0D Q n第一轮复习13--触发器电路测试题 姓名一、单项选择题(每题2分；共32分1、下图所示由与非门构成的基本 RS 触发器，当S 为高电平输入，R 也为高电平输入，则Q Q 状态是 ----------------------------------------A Q= 0、Q = 1B 、Q 不变、Q 不变C Q=1、Q = 0D Q 不定、Q 不定2、 同步RS 触发器，当S= 0、R= 1时，CP 脉冲作用后，触发器处于 ------- (A 、原状态B 、0状态C 、1状态D 状态不确定3、 触发器与组合逻辑电路比较 -------------------------- (A 、两者都有记忆能力B 只有组合逻辑电路有记忆功能C 只有触发器具有记忆能力D 两者都没有记忆能力4、 同步触发器根据输入信号，发生翻转是在钟脉冲 CP 的 ------------- (A 、低电平期间B 、高电平期间C 、上升沿时刻D 下降沿时刻5、 主从RS 触发器产生翻转是在时钟脉冲的 --------------------------------- () A 、高电平期间 B 、低电平期间 C 、上升沿时刻 D 、下降沿时刻6、 抗干扰能力较差的触发方式是 ----------------------------------------- () A 、同步触发 B 、上升沿触发 C 、下降沿触发 D 主从触发7、 关于 JK 触发器的错误表述是 ----------------------------------------- () A 、对于输入信号没有制约条件 B 、不允许J 、K 同时为1C 允许J 、K 同时为1D 、允许J 、K 同时为08、 对于J-K 触发器，输入J=0，K=1, CP 脉冲作用后，触发器状态应为 ——()A 、0B 、1C 、0、1均可D 、状态不定9、 仅具有置0、置1功能的触发器是 ---------------------- ()A JK 触发器B 、RS 触发器C 、D 触发器 D 、T 触发器10、 仅具有“保持”、“翻转”功能的触发器是 ---------------- ()A JK 触发器B 、T 触发器C 、D 触发器 D 、基本RS 触发器11、 主从JK 触发器，在触发脉冲作用下，若 JK 同时接地，触发器实现的功能是()A 、保持B 置0C 置1D 翻转12、为将JK 触发器连接为D 触发器，图126所示电路的虚线框应为 --------- () A 、与门 B 或门 C 非门 D 、异或门13、D 触发器在CP 脉冲作用下,Qn+1= ---------------------------14、如下图所示由A DC RSkJK 触发器组成的逻辑电路具有与哪种触发器相同的逻辑功能三、分析与作图题(每题6分；共18分)1、分析下图所示电路的功能，列出真值表。
触发器练习题
触发器练习题一、判断题1.由逻辑门组成的各种触发器属于电平异步时序逻辑电路（）2、rs、jk、d和t四种触发器中，唯有rs触发器存在输入信号的约束条件（）3、与非门的输入端加有低电平时，其输出端恒为高电平。
（）4、数字电路可以分为组合逻辑电路和时序逻辑电路两大类。
（）5.时序逻辑电路中存在反馈，其输出不仅取决于当时的输入，还取决于电路的最后状态。
（6）组合逻辑电路的输出只与当时的输入有关，与电路的最后状态无关，没有记忆功能。
（7）触发器是时序逻辑电路的基本单元。
（）8、时序逻辑电路由组合逻辑电路和存储电路构成。
（）9.触发器的反转条件由触发器输入和时钟脉冲决定。
（）10、组合逻辑电路任何时刻的输出不仅与该时刻的输入状态有关，还与先前的输出状态有关。
（）11.译码器和比较器属于组合逻辑电路。
12、数字电路可分为组合逻辑电路和时序逻辑电路。
13.全加器是一种逻辑电路，它将两个1位二进制数相加，并考虑低进位。
14.实现相同逻辑功能的逻辑电路可以不同。
15.解码是编码的逆过程。
16、寻找组合逻辑电路输入输出关系表达式的过程和方法,是组合逻辑电路的设计过程.17、公式化简法有时不容易判断结果是否最简.18、实现同一逻辑功能的电路是唯一的.19、加法器可以有并行进位加法器.20.七段显示解码器有两个连接：公共阳极和公共阴极显示21、一个班级有80个学生，现采用二进制编码器对每位学生进行编码，则编码器输出至少5位二进制数才能满足要求22.高级有效显示解码器可驱动公共阴极连接数码管23，低级有效显示解码器可驱动公共阳极连接数码管24，高级有效显示解码器可驱动公共阳极连接数码管25，低电平有效显示解码器可以驱动公共阴极连接的数码管26。
由同一CP控制的每个触发器的计数器称为异步计数器（）27。
每个触发器具有不同信号源的计数器称为同步计数器（）28。
一个触发器可以存储两个二进制数（）29和D。
触发器只有时钟脉冲上升沿的有效变化。
触发器题优秀文档
4．一个基本RS触发器在正常工作时，
答案：BCE
13．欲使D触发器按 Qn1 Qn
工作，应使输入D= 。
A.0 B.1 C.Q D.Q
答案：D
14．下列触发器中，克服了 空翻现象的有 。
A.边沿D触发器 B.主从RS触发器 C.同步RS触发器 D.主从JK触发器
答案：ABD 15．下列触发器中，没有 约束条件的是 。
A.基本RS触发器 B.主从RS触发器 C.同步RS触发器 D.边沿D触发器
答案：Q＝1、Q ＝0，Q＝0、Q ＝1，Q
4．一个基本RS触发器在正常工作时， 不允许输入R=S=1的信号，因此它的 约束条件是 。
答案：RS=0
5．在一个CP脉冲作用下，引起触发 器两次或多次翻转的现象称为触发器 的 ，触发方式为 式或 式的 触发器不会出现这种现象。
答案：空翻 主从式 边沿式
答案：D
16．描述触发器的逻辑功能的 方法有 。 A.状态转换真值表 B.特性方程 C.状态转换图 D.状态转换卡诺图
答案：ABCD
17．为实现将JK触发器转换 为D触发器，应使 。
A.J=D,K= D B. K=D,J= D
C.J=K=D D.J=K= D
答案：A
18.边沿式D触发器是一种 稳态电路。 A.无 B.单 C.双 D.多
答案：C
二、判断题（正确打√，错误的打×）
触发器的特性方程
触发器试卷练习题
触发器单元测试试卷班级： 姓名: 得分：一、填空题：（20分）1. 触发器有两个输出端_______和________，正常工作时两端的状态互补，以_________端的状态表示触发器的状态。
2. 按结构形式的不同，RS 触发器可分为两大类：一类是没有时钟控制的____________触发器,另一类是具有时钟控制端的__________触发器。
3. 按逻辑功能划分，触发器可以分为________触发器、 ___________触发器、__________触发器和________触发器四种类型。
4. 钟控触发器也称同步触发器，其状态的变化不仅取决于___________信号的变化，还取决于___________信号的作用。
5. 钟控触发器按结构和触发方式分，有电位触发器、_________触发器、_________触发器和主从触发器四种类型。
6. 在CP 脉冲和输入信号作用下,JK 触发器能够具有______ 、_________ 、____________ 和_____________ 的逻辑功能.7. 在CP 脉冲和输入信号作用下,D 触发器能够具有______ 和_____________ 的逻辑功能.8. 边沿控制触发的触发器的触发方式为有( )、（ ）两种。
二、选择题：（20分）1.能够存储 0、1 二进制信息的器件是 （ ）A.TTL 门B.CMOS 门C.触发器D.译码器2.触发器是一种（ ）Ａ．单稳态电路 Ｂ. 无稳态电路 Ｃ. 双稳态电路 Ｄ. 三稳态电路 3.用与非门构成的基本RS 触发器处于置 1 状态时，其输入信号S 、R 应为（ ） A.00=S R Ｂ.01=S R C.10=S R D. 11=S R4.用与非门构成的基本RS 触发器，当输入信号 S = 0、R = 1时，其逻辑功能为( )A.置1B.置0C.保持D.不定5.下列触发器中，输入信号直接控制输出状态的是 （ ）A ．基本RS 触发器 B. 钟控RS 触发器C. 主从JK 触发器D. 维持阻塞D 触发器6.具有直接复位端 d R 和置位端d S 的触发器，当触发器处于受CP 脉冲控制的情况下工作时，这两端所加的信号为 ( )A. 00d d =S RB. 01d d =S RC. 10d d =S RD. 11d d =S R7.输入信号高电平有效的 RS 触发器中，不允许的输入是（ ）A.RS=00B.RS=01C.RS=10D.RS=118.下列触发器中，具有置0、置1、保持、翻转功能的是( )A. RS 触发器B. D 触发器C.JK 触发器D. T 触发器9.时钟触发器产生空翻现象的原因是因为采用了（ ）A.主从触发方式B.上升沿触发方式C.下降沿触发方式D.点位触发方式10.当输入J = K = 1时，JK 触发器所具有的功能是( )A.置0B.置1C.保持D.翻转三、判断题(20分)1、1个触发器可以存放2个二进制数( )2、D 触发器只有时钟脉冲上升沿有效的品种。
《数字电路-触发器》试题
《脉冲数字电路—触发器》试题姓名_________学号_________一、填空题：（每空1分，共30分）1、触发器具有两个互补的输出端Q和Q，定义Q＝1、Q＝0为触发器的____状态；Q＝0、Q＝1为触发器的______状态。
2、同步RS触发器的的改变是与________________信号同步的。
3、按逻辑功能分，触发器主要有___________、___________、___________和_____________、__________五种类型。
4、触发器的S D端、R D端可以根据需要预先将触发器置______或置______，不受__________________的同步控制。
5、按CP触发方式分，触发器主要有________触发、________触发、_______触发和主从触发四种类型。
6、RS触发器具有_________、_________、________三项逻辑功能。
7、凡是具有_________、_________、________和_______四项逻辑功能的触发器称为JK触发器。
8、主从RS触发器是由两个____________触发器组成，前级称_______触发器，后级称______触发器。
9、在CP作用下，输入信号T=0时，触发器_______________；T=1时，触发器状态发生________________，这种触发器称为T触发器。
10、对于JK触发器，若初态Q n=1，当J=K=1时，Q n+1=_______。
11、对于T型触发器，若初态Q n=1，欲使Q n+1=0，则T=____。
12、D型触发器的初态Q n=0，欲使Q n+1=1，则D=________。
13、电路如图，若初态Qn=1，则次态Q n+1=_______。
二、单选题：（每小题2 分，共20 分）1、基本RS触发器电路中，当触发脉冲消失后，其输出状态( )A、恢复原状态B、保持现状态C、0状态D、1状态2、基本RS触发器处于1状态时，其对应的输出端Q和Q分别为( )A 、Q=0 Q=1B 、Q=1 Q=0C 、Q=1 Q=1D 、Q=0 Q=03、同步RS 触发器禁止( )A 、R 端、S 端同时为1B 、R 端、S 端同时为1C 、R 端、S 端同时为0D 、R 端、S 端同时为04、右图中，由JK 触发器构成了( ) A 、D 触发器 B 、基本RS 触发器 C 、T 触发器 D 、同步RS 触发器5、对于JK 触发器，输入J=0、K=1，CP 脉冲作用后，触发器的状态应为( ) A 、不定 B 、置0 C 、置1 D 、翻转6、右图中，由JK 触发器构成了( ) A 、D 触发器 B 、基本RS 触发器 C 、T 触发器 D 、同步RS 触发器7、T ′ 触发器的逻辑功能是( )A 、置0、置1B 、保持、翻转C 、翻转D 、置1、翻转8、JK 型触发器欲实现Q n+1=Q n 逻辑功能，J 、K 取值的正确组合是： A 、J=0 K=0 B 、J=0 K=1 C 、J=1 K=0 D 、J=1 K=19、下列触发器中不能克服空翻现象的是( )A 、主从RS 触发器B 、主从JK 触发器C 、边沿触发器D 、同步RS 触发器 10、RS 触发器波形如图，则该触发器为( )A BC三、分析、作图题：（共50分） 1、同步RS 触发器的初始状态Q=0。
触发器练习题
一、判断题1、用逻辑门构成的各种触发器均属于电平异步时序逻辑电路（）2、RS、JK、D和T四种触发器中，唯有RS触发器存在输入信号的约束条件（）3、与非门的输入端加有低电平时，其输出端恒为高电平。
（）4、数字电路可以分为组合逻辑电路和时序逻辑电路两大类。
（）5、时序逻辑电路中存在反馈，其输出不仅取决于当时的输入，还与电路的上一个状态有关。
（）6、组合逻辑电路的输出只与当时的输入有关，与电路的上一个状态无关，没有记忆功能。
（）7、触发器是时序逻辑电路的基本单元。
（）8、时序逻辑电路由组合逻辑电路和存储电路构成。
（）9、触发器的反转条件是由触发输入与时钟脉冲共同决定的。
（）10、组合逻辑电路任何时刻的输出不仅与该时刻的输入状态有关，还与先前的输出状态有关。
（）11、译码器、比较器属于组合逻辑电路。
12、数字电路可分为组合逻辑电路和时序逻辑电路。
13、全加器是实现两个1位二进制数相加并考虑低位进位的逻辑电路。
14、实现同一逻辑功能的逻辑电路可以不同15、译码是编码的逆过程。
16、寻找组合逻辑电路输入输出关系表达式的过程和方法,是组合逻辑电路的设计过程.17、公式化简法有时不容易判断结果是否最简.18、实现同一逻辑功能的电路是唯一的.19、加法器可以有并行进位加法器.20、七段显示译码器有共阳极和共阴极显示器两种接法.21、一个班级有80个学生，现采用二进制编码器对每位学生进行编码，则编码器输出至少5位二进制数才能满足要求22、高电平有效的显示译码器可驱动共阴极接法的数码管23、低电平有效的显示译码器可驱动共阳极接法的数码管24、高电平有效的显示译码器可驱动共阳极接法的数码管25、低电平有效的显示译码器可驱动共阴极接法的数码管26、同一CP控制各触发器的计数器称为异步计数器（）27、各触发器的信号来源不同的计数器称为同步计数器（）28、1个触发器可以存放2个二进制数（）29、D触发器只有时钟脉冲上升沿有效的品种。
数字电子技术第5章触发器自测练习与习题
第5章触发器5.1 RS触发器自测练习1．或非门构成的基本RS触发器的输入S=1、R=0，当输入S变为0时，触发器的输出将会（）。
（a）置位（b）复位（c）不变2．与非门构成的基本RS触发器的输入S=1，R=1，当输入S变为0时，触发器输出将会（）。
（a）保持（b）复位（c）置位3．或非门构成的基本RS触发器的输入S=1，R=1时，其输出状态为（）。
（a）Q=0，Q=1 （b）Q=1，Q=0（c）Q=1，Q=1 （d）Q=0，Q=0 （e）状态不确定4．与非门构成的基本RS触发器的输入S=0，R=0时，其输出状态为（）。
（a）Q=0，Q=1 （b）Q=1，Q=0（c）Q=1，Q=1 （d）Q=0，Q=0 （e）状态不确定5．基本RS触发器74LS279的输入信号是（）有效。
（a）低电平（b）高电平6．触发器引入时钟脉冲的目的是（）。
（a）改变输出状态（b）改变输出状态的时刻受时钟脉冲的控制。
7．与非门构成的基本RS触发器的约束条件是（）。
（a）S+R=0 （b）S+R=1（c）SR=0 （d）SR=18．钟控RS触发器的约束条件是（）。
（a）S+R=0 （b）S+R=1（c）SR=0 （d）SR=19．RS触发器74LS279中有两个触发器具有两个S输入端，它们的逻辑关系是（）。
（a）或（b）与（c）与非（d）异或10．触发器的输出状态是指（）。
（a）Q （b）Q答案：1．c 2．c 3．d 4．c 5．A 6．b 7．b 8．c 9．b10．a5.2 D 触发器自测练习1．要使电平触发D 触发器置1，必须使D=（ ）、CP=（ ）。
2．要使边沿触发D 触发器直接置1，只要使S D ＝（ ）、R D ＝（ ）即可。
3．对于电平触发的D 触发器或D 锁存器，（ ）情况下Q 输出总是等于D 输入。
4．对于边沿触发的D 触发器，下面（ ）是正确的。
（a ）输出状态的改变发生在时钟脉冲的边沿 （b ）要进入的状态取决于D 输入 （c ）输出跟随每一个时钟脉冲的输入 （d ）（a ）（b ）和（c ） 5．“空翻”是指（ ）。
触发器试题——精选推荐
一、选择题（每题2分，共10题）1: 一位十六进制数可以用（ ）位二进制数来表示。
A. 1B. 2C. 4D. 16 2: 逻辑函数B A F ⊕= 和 G=A ⊙B 满足关系（ ）相等。
A. G F = B. G F =' C. G F = D. G F =3. 三态门输出高阻状态时， 是不正确的说法。
A.用电压表测量指针不动B.相当于悬空C.电压不高不低D.测量电阻指针不动4：要用n 位二进制数为N 个对象编码，必须满足（ ）。
A N = 2n B N ≥ 2n C N ≤ 2n D N = n5：串行加法器的进位信号采用（ ）传递，并行加法器的进位信号采用（ ）传递。
A 超前，逐位 B 逐位，超前 C 逐位，逐位 D 超前，超前6：存在一次变化问题的触发器是( )。
A RS 触发器B D 触发器C 主从JK 触发器D 边沿JK 触发器7．同步计数器和异步计数器比较，同步计数器的显著优点是( )。
工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟C P 控制8．下列逻辑电路中为时序逻辑电路的是( )。
A.变量译码器B.加法器C.数码寄存器D.数据选择器9. N 个触发器可以构成能寄存（ ）位二进制数码的寄存器。
A.N -1 B.N C.N +1 D.2N10：想选一个中等速度，价格低廉的A/D 转换器，下面符合条件的是（ ）。
A 逐次逼近型 B 双积分型C 并联比较型D 不能确定二、填空题（每题1分，共10题）1: 若用二进制代码对48个字符进行编码，则至少需要 （ ）位二进制数。
2：己知逻辑函数AC C B A Y +=，约束条件为C B =0，则卡诺图中有（ ）个最小项，有（ ）个无关项。
3．TTL 与非门的关门电平为0.8V ，开门电平为2V ，当其输入低电平为0.4V ，高电平为3.2V 时，其输入低电平噪声容限U NL = ( ) ；输入高电平噪声容限为U NH = ( ) 。
江苏中职触发器练习题
一、填空题1. 基本RS 触发器，当R 、S 都接高电平时，该触发器具有____ ___功能。
2．D 触发器的特性方程为___ ；J-K 触发器的特性方程为______。
3．T 触发器的特性方程为。
4．仅具有“置0”、“置1”功能的触发器叫。
5．时钟有效边沿到来时，输出状态和输入信号相同的触发器叫____ _____。
6. 6. 若若D 触发器的D 端连在Q 端上，经端上，经100 100 100 个脉冲作用后，其次态为个脉冲作用后，其次态为0，则现态应为。
7．JK 触发器J 与K 相接作为一个输入时相当于触发器。
8. 8. 触发器有触发器有个稳定状态，它可以记录位二进制码，存储8 8 位二进制信息需要位二进制信息需要个触发器。
9．时序电路的次态输出不仅与即时输入有关，而且还与有关。
10. 10. 时序逻辑电路一般由时序逻辑电路一般由和两部分组成的。
11. 11. 计数器按内部各触发器的动作步调，可分为计数器按内部各触发器的动作步调，可分为___ ____计数器和____ ___计数器。
12. 12. 按进位体制的不同，计数器可分为按进位体制的不同，计数器可分为计数器和计数器两类；按计数过程中数字增减趋势的不同，计数器可分为计数器、计数器和计数器。
1313．要构成五进制计数器，至少需要．要构成五进制计数器，至少需要级触发器。
1414．设集成十进制（默认为．设集成十进制（默认为8421码）加法计数器的初态为Q 4Q 3Q 2Q 1＝10011001，则经过，则经过5个CP 脉冲以后计数器的状态为。
1515．欲将某时钟频率为．欲将某时钟频率为32MHz 的CP 变为16MHz 的CP ，需要二进制计数器个。
16. 16. 在各种寄存器中，存放在各种寄存器中，存放N 位二进制数码需要个触发器。
17. 有一个移位寄存器，高位在左，低位在右，欲将存放在该移位寄存器中的二进制数乘上十进制数4，则需将该移位寄存器中的数移位，需要个移位脉冲。
第十二章 触发器习题及答案
第十二章 触发器习题及答案一、填空题1、 触发器有_____个稳态，存储8位二进制信息要______个触发器。
2、 一个基本RS 触发器在正常工作时，它的约束条件是R + S =1，则它不允许输入S =____且R =____的信号。
3、 触发发有两个互补的输出端Q 、Q ，定义触发器的1状态为Q=___________，0状态为_________可见，触发器的状态指的是______端的状态。
4、 一个基本RS 触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条件是___________。
5、 在一个CP 脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的__________ ，触发方式为__________式或_____________的触发器不会出现这种现象。
6、 触发器是一种由门电路构成并具有两个稳定状态的电路，两个稳定状态分别用来表示和寄存二进制数码______和______。
7、按逻辑功能不同可分为_______触发器______触发器______触发器_____触发器和_____触发器等。
8、按电路结构不同，可分为______触发器，________触发器，________触发器，________触发器等。
9、描述触发器功能的方法有：__________、____________、__________、______________和________________。
10、电路在没有外加信息触发时保持某一状态不变，而这种状态叫____________。
11、防止空翻的触发器结构有_________________________。
12、触发器的基本性质有_____________________________________________。
13、从结构上看，时钟同步R-S 触发器是在R-S 触发器的基础上增加了____________构成的。
14、比结构上看主从结构的触发器是由主触发器和___________组成。
触发器练习题
10、 RS触发器中，不允许的输入是 A RS = 00 RS = 10
× ×
B D
RS = 01 RS = 11
× √
C
分析提示
RS 触发器的约束条件为 RS = 0 即为必须满足的输入条件，即2个输入中至少有一个为0。
第
5
页
数字电子技术
第 4 章 触发器
单项选择题 )。
14、 RS触发器当输入 S = R 时，具备时钟条件后次态Q n+1为 (
A C
Q n+1 = S
Q n+1 = 0
√ ×
B D
Q n+1 = R Q n+1 = 1
× ×
SR
分析提示
由RS触发器的特性方程 当
Q n 1 S RQ n RS 0 (约束条件)
n 1 n S R 时， Q S SQ S
第
6
页
数字电子技术
第 4 章 触发器
数字电子技术自测练习
触发器
单项选择题 填空题
第
1
页
数字电子技术
第 4 章 触发器
单项选择题
3、用与非门构成的基本RS触发器处于置 1 状态时，其输入信号
R、S 应为 A
C
(
)。
R S 00
× √
B D
R S 01 R S 11
× ×
R S 10
分析提示
_
Q & & Q
0 输入有效； R 为置 0 输入端 ，R 0、 S 1 时，使
（约束条件）。该特征方程反映了在CP作用下，钟控RS触发器次态Q n+1
触发器 题
6.由两个TTL或非门构成的基本 RS触发器，当R=S=0时，触发 器的状态为不定。（ ）
答案： × 7.对边沿JK触发器，在CP为 高电平期间，当J=K=1时， 状态会翻转一次。（ ）
答案： ×
三、填空题
1．触发器有 个稳态，存储8位 二进制信息要 个触发器。
答案：2，8 2．一个基本RS触发器在正常工作
第四章（选择、判断、填空共30题）
一、选择题 1.N个触发器可以构成能寄存 位二进制数码的寄存器。
A.N-1 B.N
D. 2N
答案：B
C.N+1
2．在下列触发器中，有约束
条件的是 。
A.主从JK F/F B.主从D F/F C.同步RS F/F D.边沿D F/F
答案：C
3．一个触发器可记录一位 二进制代码，它有 个稳态。
A.0 B.1 C.2 D.3 E.4
答案：C
4．存储8位二进制信息 要 个触发器。
A.2 B.3
C.4 D.8 答案：D
5．对于T触发器，若原态 Q n 0 ， 欲使新态 Qn1 1，应使输入T= 。
A.0 B.1
C.Q D. Q
答案：BD
6．对于T触发器，若原态 Qn 1 ，
欲使新态 Qn1 1，应使输入T= 。
D.J=K=0 E.J= Q ,K=0
答案：BCE
13．欲使D触发器按 Qn1 Qn
工作，应使输入D= 。
A.0 B.1 C.Q D.Q
答案：D
14．下列触发器中，克服了 空翻现象的有 。
A.边沿D触发器 B.主从RS触发器 C.同步RS触发器 D.主从JK触发器
答案：ABD 15．下列触发器中，没有 约束条件的是 。
电工学 触发器试题及答案
电工学触发器试题及答案触发器是数字电路中常用的元件之一，用于存储和处理信号。
本篇文章将为大家提供一些关于触发器的试题及答案，希望能够帮助读者更好地理解和掌握触发器的知识。
一、选择题1. 下列选项中，属于触发器的是：A. 与门B. 或门C. 与非门D. RS触发器答案：D. RS触发器2. 考虑一个JK触发器，当J=0，K=1时，该触发器的状态为：A. 高电平保持B. 低电平保持C. 状态不确定D. 前一状态保持答案：A. 高电平保持3. D触发器的特点是：A. 可以通过触发器内部的逻辑门实现任意功能B. 具有无限大的状态数C. 仅由外部时钟信号控制触发D. 输出反转延时较大答案：C. 仅由外部时钟信号控制触发二、填空题1. 一个T触发器有_____个稳定状态。
答案：22. JK触发器的J和K输入不能同时为____。
答案：13. RS触发器的输入是由_____实现的。
答案：两个交叉连接的与非门三、简答题1. 请解释触发器的工作原理。
触发器是数字电路中的存储元件，可以存储一个比特位。
它受到控制信号的作用，根据特定的触发条件改变输出状态。
触发器可以用于存储信息、数据暂存、时序控制等应用。
触发器一般包括一个或多个输入端和一个或多个输出端，可以通过控制输入信号的变化来改变输出状态。
2. 分别描述RS触发器和D触发器的功能及应用场景。
RS触发器是最基本的触发器之一，具有两个控制端R和S，可以用来存储一个比特位。
它的输出状态取决于输入信号和触发条件。
RS触发器常用于频率分频、计数器等数字电路中。
D触发器是一种特殊的RS触发器，只具有一个输入端D，用于存储一个比特位。
D触发器的输出状态在时钟信号的上升沿或下降沿发生变化，常用于数据寄存器和移位寄存器等电路中。
3. 请描述JK触发器的特点及其工作方式。
JK触发器是一种比较灵活的触发器，具有两个控制端J和K。
当J和K均为1时，JK触发器的输出状态取决于前一状态，可以实现状态的保持、置位和复位等功能。
数字电路(触发器)单元测试与答案
一、单选题1、输入高有效的基本RS锁存器在使用时要尽量避免R、S输入同时为高电平（逻辑1）的组合，否则输出（）。
A.状态不确定B.全1C.全0D.0态正确答案：C解析：A、只是在高电平同时撤销后的状态无法确定，因为门电路的延迟等因素。
B、基本RS锁存器由两个输入输出交叉耦合的或非门构成，输入高有效。
或非门的特性是有1出02、双稳态电路有（）个稳态，可用于存储一位二进制数码。
A.0B.1C.2D.3正确答案：C3、使用基本RS锁存器（或非门构成的）时必须遵循的约束条件是（），否则会输出非法状态。
A.R+S≠2B.R+S=0C.RS=0D.R+S=2正确答案：C4、初态为1态的R̅S基本锁存器（复位、置数信号低有效），若锁存器要输出0态，输入的R̅、S可以是（）。
A.R̅=0,S̅=0B. R̅=0,S̅=1C. R̅=1,S̅=0D. R̅=1,S̅=1正确答案：B解析：B、复位低有效5、基本RS锁存器加一个同步信号CP和两个（）门可以实现同步信号高有效的同步RS锁存器。
A.与非B.与C.或D.或非正确答案：B6、D触发器具有数据锁存功能，如果将输入D与Q̅端相连，也可以实现（）触发器的功能。
A.RSB.TC.T'D.JK正确答案：C二、多选题1、使用基本R̅S锁存器时（与非门构成的），必须遵循的约束条件是（），否则会输出非法状态。
A.输入不可以同时有效B.输入不能同时为1C.输入不能同时为0D. R̅+S̅=1正确答案：A、C、D2、初态为0态的基本RS锁存器（或非门构成的），若锁存器要继续保持0态输出，输入R、S可以是（）。
A.R=0,S=0B. R=0,S=1C. R=1,S=0D. R=1,S=1正确答案：A、C3、同步D锁存器（）。
A.没有复位与置数功能B.使用时没有约束条件C.对电平敏感D.有数据锁存功能正确答案：B、C、D4、4个（）加一个反相器可以构成同步信号（）电平有效的同步D锁存器。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
触发器单元测试试卷
班级： 姓名: 得分：
一、填空题：（20分）
1. 触发器有两个输出端_______和________，正常工作时两端的状态
互补，以_________端的状态表示触发器的状态。
2. 按结构形式的不同，RS 触发器可分为两大类：一类是没有时钟控
制的____________触发器,另一类是具有时钟控制端的__________触
发器。
3. 按逻辑功能划分，触发器可以分为________触发器、 ___________触发器、__________触发器和________触发器四种类型。
4. 钟控触发器也称同步触发器，其状态的变化不仅取决于
___________信号的变化，还取决于___________信号的作用。
5. 钟控触发器按结构和触发方式分，有电位触发器、_________触发
器、_________触发器和主从触发器四种类型。
6. 在CP 脉冲和输入信号作用下,JK 触发器能够具有______ 、
_________ 、____________ 和_____________ 的逻辑功能.
7. 在CP 脉冲和输入信号作用下,D 触发器能够具有______ 和
_____________ 的逻辑功能.
8. 边沿控制触发的触发器的触发方式为有( )、（ ）两种。
二、选择题：（20分）
1.能够存储 0、1 二进制信息的器件是 （ ）
A.TTL 门
B.CMOS 门
C.触发器
D.译码器
2.触发器是一种（ ）
Ａ．单稳态电路 Ｂ. 无稳态电路 Ｃ. 双稳态电路 Ｄ. 三稳态电路 3.用与非门构成的基本RS 触发器处于置 1 状态时，其输入信号
S 、R 应为（ ） A.00=S R Ｂ.01=S R C.10=S R D. 11=S R
4.用与非门构成的基本RS 触发器，当输入信号 S = 0、R = 1
时，其逻辑功能为( )
A.置1
B.置0
C.保持
D.不定
5.下列触发器中，输入信号直接控制输出状态的是 （ ）
A ．基本RS 触发器 B. 钟控RS 触发器
C. 主从JK 触发器
D. 维持阻塞D 触发器
6.具有直接复位端 d R 和置位端d S 的触发器，当触发器处于受
CP 脉冲控制的情况下工作时，这两端所加的信号为 ( )
A. 00d d =S R
B. 01d d =S R
C. 10d d =S R
D. 11d d =S R
7.输入信号高电平有效的 RS 触发器中，不允许的输入是（ ）
A.RS=00
B.RS=01
C.RS=10
D.RS=11
8.下列触发器中，具有置0、置1、保持、翻转功能的是( )
A. RS 触发器
B. D 触发器
C.JK 触发器
D. T 触发器
9.时钟触发器产生空翻现象的原因是因为采用了（ ）
A.主从触发方式
B.上升沿触发方式
C.下降沿触发方式
D.点位触发方式
10.当输入J = K = 1时，JK 触发器所具有的功能是( )
A.置0
B.置1
C.保持
D.翻转
三、判断题(20分)
1、1个触发器可以存放2个二进制数( )
2、D 触发器只有时钟脉冲上升沿有效的品种。
（ ）
3、同步D 触发器的Q 端和D 端的状态在任何时刻都是相同的。
( )
4、同一逻辑功能的触发器,其电路结构一定相同。
( )
5、对边沿JK 触发器,在CP 为高电平期间,当J=K=1时,状态会翻转一次。
( )
6、JK 触发器只要J,K 端同时为1,则一定引起状态翻转。
( )
7、将D 触发器的Q 端与D 端连接就可构成T’触发器。
( )
8、JK 触发器在CP 作用下,若J=K=1,其状态保持不变。
( )
9、JK 触发器在CP 作用下,若J=K=1,其状态变反。
( )
10、JK 触发器在CP 作用下,若J=K=0,其状态保持不变。
( )
四、画图题：（40分）
1.如图，设Q初始状态为0，画出Q的波形(5分)
Q
2.如图，设Q初始状态为0，画出Q的波形（5分）
CP
Q
3.如图，设Q 初始状态为0，画出Q 的波形(10分)
Q
CP
A
B
Q。