第七章 时序逻辑电路题库

1.JK触发器可完成：保持、置0、置1、翻转四种功能。

（对）
2、JK触发器只有置0、置1两种功能。

（错）
3、JK触发器只有保持、翻转两种功能。

（错）
4、JK触发器可完成：保持、置0、置1、计数四种功能。

（错）
5、RS触发器没有不确定的输出状态。

（错）
6、RS触发器有不确定的输出状态。

（对）
7、仅具有保持和翻转功能的触发器是RS触发器。

（错）
8、仅具有保持和翻转功能的触发器是T触发器。

（对）
9、仅具有保持和翻转功能的触发器是T’触发器。

（错）
10、仅具有翻转功能的触发器是T’触发器。

（对）
11、同步时序逻辑电路中各触发器的时钟脉冲CP是同一个信号。

（对）
12、同步时序逻辑电路中各触发器的时钟脉冲CP不是同一个信号。

（错）
13、异步时序逻辑电路中各触发器的时钟脉冲CP不是同一个信号。

（对）
14、异步时序逻辑电路中各触发器的时钟脉冲CP是同一个信号。

（错）
15、触发器在某一时刻的输出状态，不仅取决于当时输入信号的状态，还与电路的原始
状态有关。

（对）
16、触发器进行复位后，其两个输出端均为0.（错）
17、触发器进行复位后，其两个输出端均为1.（错）
18、触发器与组合电路两者都没有记忆能力。

（错）
19、基本RS触发器要受时钟脉冲的控制。

（错）
20、Qn+1表示触发器原来所处的状态，即现态。

（错）
21、Qn表示触发器原来所处的状态，即现态。

（对）
22、当CP处于下降沿时，触发器的状态一定发生翻转。

（错）
23、当CP处于上升沿时，触发器的状态一定发生翻转。

（错）
24、所谓单稳态触发器，只有一个稳定状态，而不具有其他的状态。

（错）
25、JK触发器能够克服RS触发器存在的缺点。

（对）
26、寄存器具有记忆功能，可用于暂存数据。

（对）
27、74LS194可执行左移、右移、保持等几种功能。

（对）
28、在异步计数器中，当时钟脉冲到达时，各触发器的翻转是同时发生的。

（错）
29、可逆计数器既能作加法计数，又能作减法计数。

（对）
30、 计数器计数前不需要先清零。

（错） 31、 计数器只能用于计数的场合。

（错） 32、 74LS190只能进行十进制加法计数。

（错）
33、 触发器的两个输出端分别表示触发器的两种不同的状态。

（对）
34、
在门电路的基础上组成的触发器，输入信号对触发器状态的影响随输入信号的消失而消失。

（错）
35、 JK 触发器是在RS 触发器的基础上进行改进消除了不允许状态。

（对） 36、 D 触发器是通过改进T 触发器得到的。

（错）
37、 JK 触发器是功能最齐全的触发器，应用最为广泛。

（对） 38、 时序逻辑电路的主要特点是具有记忆功能。

（对）
39、 时序逻辑电路的主要特点是具有速度快和纠错的功能。

（错） 40、 寄存器可分为数码寄存器和移位寄存器。

（对
41、 为保证数据的准确性，移位寄存器在输入数码前一般先清零。

（对）
42、 计数器是一种只能计十进制数的电路。

（错）
43、 时序电路中可以没有组合电路，但不能没有触发器。

（对） 44、 主从RS 触发器在CP=1期间，R 、S 之间不存在约束。

（错） 45、 计数器除了能对输入脉冲进行计数，还能作为分频器用。

（对） 46、
仅具有 “置0” “置1” 功能的触发器叫（ C ）
A ．JK 触发器
B ．RS 触发器
C ．
D 触发器 D ．T 触发器 48、仅具有 “保持” “翻转” 功能的触发器叫（ D ） A ．
JK 触发器 B ．RS 触发器 C ．D 触发器 D ．T 触发器
49、仅具有 “翻转” 功能的触发器叫（ C ） A ．
JK 触发器 B ．RS 触发器 C ．T ’
触发器 D ．T 触发器
50、为避免一次翻转现象，应采用（ B ）的触发器。

A ．
主从触发 B ．边沿触发 C ．电平触发
51、由与非门组成的RS 触发器不允许输入的变量组合为（ A ）。

A ．
00 B ． 01 C ．10 D ．11
52、双稳态触发器的类型有（ D ）。

A ．
基本RS 触发器 B ．同步RS 触发器
R S
C.主从式触发器 D．前三种都有
53、存在空翻问题的触发器是（B）。

A．D触发器 B．同步RS触发器 C．主从JK触发器
54、某J-K触发器，每来一个时钟脉冲就翻转一次，则其J.K端的状态应为( D )。

A．J=1,K=0 B．J=0,K=1
C.J=0,K=0 D．J=1,K=1
55、某J-K触发器，每来一个时钟脉冲输出仍然不变，则其J.K端的状态应为( C )。

A．J=1,K=0 B．J=0,K=1
C.J=0,K=0 D．J=1,K=1
56、某J-K触发器，每来一个时钟脉冲输出一直是0，则其J.K端的状态应为( B )。

A．J=1,K=0 B．J=0,K=1
C.J=0,K=0 D．J=1,K=1
57、某J-K触发器，每来一个时钟脉冲输出一直是1，则其J.K端的状态应为( A )。

A．J=1,K=0 B．J=0,K=1
C.J=0,K=0 D．J=1,K=1
58、触发器有（ A ）个稳定状态。

A.2
B.3
C.6
D.8
59、JK触发器是在（ D ）触发器的基础上改进得到的。

A.RS
B.JK
C.T
D.同步RS
60、（D）触发器的功能最齐全，实用性最强。

A.RS
B.D
C.T
D.JK
61、D触发器有（A）功能。

A 置0和置1 B.保持和翻转
C.保持.置0和置1
D.保持.置0.置1和不允许
62、RS触发器有（D）功能。

A.置0和置1
B.保持和翻转
C.保持.置0和置1
D.保持.置0.置1和不允许
63、能实现串行数据变换成并行数据的电路是（D）。

A.编码器
B.译码器
C.加法器
D.寄存器
64、由4个D触发器组成的数码寄存器可以寄存（B）。

A.4位十进制数码
B.4位二进制数码
C.2位十进制数码
D.2位二进制数码
65、不属于时序逻辑电路的有（C）。

A.触发器
B.计数器
C.加法器
D.寄存器
66、由3个JK触发器最大可以组成（ B ）。

A.四进制计数器
B.八进制计数器
C.十进制计数器
D.十六进制计数器
67、3位串行数码全部输入由3个D触发器组成的单向位移寄存器，全部串行输出需要（A）个CP脉冲。

A.6
B.8
C.10
D.12
68、设图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（ C ）图。

69、请判断以下哪个电路不是时序逻辑电路（ C ）。

A.计数器
B.寄存器
C.译码器
D.触发器
70、要将方波脉冲的周期扩展10倍，可采用（ C ）。

A.10级施密特触发器
B.10位二进制计数器
C.十进制计数器
D.10位D/A转换器
71、T触发器中，当T=1时，触发器实现（ C ）功能。

A.置1
B.置0
C.计数
D.保持
72、下列描述不正确的是（ A ）
A．触发器具有两种状态，当Q=1时触发器处于1态
B．时序电路存在状态循环
C．异步时序电路的响应速度要比同步时序电路的响应速度慢
D．边沿触发器具有上升沿触发和下降沿触发两种方式，能有效克服同步触发器的空翻现象
73、电路如下图（图中为下降沿JK触发器），触发器当前状态Q3 Q2 Q1为“011”，请问时
钟作用下，触发器下一状态为（ B ）
A ．
“110” B ．“100” C ．“010” D ．“000”
74、下列描述不正确的是（ A ）
A ．时序逻辑电路某一时刻的电路状态仅取决于电路进入该时刻前所处的状态。

B ．寄存器只能存储小量数据，存储器可存储大量数据。

C ．主从JK 触发器主触发器具有一次翻转性
76、RS 触发器要求状态由0 → 1其输入信号为（ A ）。

A.RS=01
B.RS=×1
C.RS=×0
D.RS=10 77、时序逻辑电路设计的任务是（ A ）
A ．给定功能，通过一定的步骤设计出时序电路
B ．研究电路的可靠性
C ．研究电路如何提高速度
D ．
给定电路，通过一定的步骤说明电路的功能
78、计数器是（ A ）
A ．时序逻辑器件
B ．组合逻辑器件 B ．
定时器件 D ．整形器件
79、以下何种电路具有记忆能力( C )
A.门电路 B ．组合逻辑电路 C ．
时序逻辑电路 D ．放大电路
80、时序逻辑电路一般可以分两类，即( C )
A ．组合逻辑电路和时序逻辑电路
B ．门电路和触发器 B ．
同步型和异步型 D ．模拟电路和数字电路
81、时序逻辑电路通常由门电路和( A )组成。

A ．
存储电路 B ．寄存器 C ．译码器
82、要实现，JK 触发器的J.K 取值应是：( D )
A ：J=0，K=0
B ：J=0，
K=1
n 1n Q Q =+
C ：J=1，K=0
D ：J=1，K=1
83、表2所列真值表的逻辑功能所表示的逻辑器件是：( C )
表2
A ：译码器
B ：选择器
C ：优先编码器
D ：比较器
84、 图1所示为2个4位二进制数相加的串接全加器逻辑电路图，运算后的C4S4S3S2S1结果是：( A )
A ：11000
B ：11001
C ：10111
D ：10101
i. 图1
85、4个边沿JK 触发器,可以存储( A )位二进制数 A ．
4
B ．8
C ．16
86、 三极管作为开关时工作区域是( D ) A ．饱和区+放大区
B ．击穿区+截止区
B ．
放大区+击穿区
D ．饱和区+截止区
87、下列各种电路结构的触发器中哪种能构成移位寄存器( C ) A ．基本RS 触发器
B ．同步RS 触发器
C ．主从结构触发器
88、施密特触发器常用于对脉冲波形的( C ) A ．
定时
B ．计数
C ．整形
89、T 触发器中，当T=1时，触发器实现( C )功能。

A 置1
B ．置0
C ．计数
D ．保持
90、用触发器设计一个24进制的计数器，至少需要( D )个触发器。

A ．3
B ．4
C ．6
D ．5
91、下列电路中不属于时序电路的是( C )。

A ．同步计数器
B ．异步计数器
C ． 组合逻辑电路
D ．数据寄存器
92、CT74LS290计数器的计数工作方式有( C )种。

A ．
1 B ．
2 C ．
3 D ．4
93、一个五位的二进制加法计数器，初始状态为00000，问经过201个输入脉冲后，此计数
器的状态为( D )。

I 7I 6I 5I 4I 3I 2I 1I 0Y 2Y 1Y 01×××××××11101××××××110001×××××1010001××××10000001×××011000001××010*******×00100
00
10
输入输出
A．00111 B．00101 C．01000 D．01001
94、下列各种电路结构的触发器中哪种能构成移位寄存器( C )
A．基本RS触发器 B．同步RS触
D．主从结构触发器 D．SR锁存器
95、时序逻辑电路中一定是含( A )
A．触发器B．组合逻辑电路
B．移位寄存器 D．译码器
96、用N个触发器构成计数器，可得到最大计数长度是( D )
A．N B．2N C．2^n D．2^n-1
97、JK触发器要实现Q^（n＋1)=1时，J.K端的取值为( D )。

A．J=0,K=1 B．J=0,K=0
C．J=1,K=1 D．J=1,K=0
98、五个D触发器构成环形计数器，其计数长度为( A )。

A.5
B.10
C.25
D.32
99、同步时序电路和异步时序电路比较，其差异在于后者( B )。

A.没有触发器
B.没有统一的时钟脉冲控制
C.没有稳定状态
D.输出只与内部状态有关
100、十六路数据选择器的地址输入（选择控制）端有( C )个。

A．16 B．2 C．4 D．8
101、一位8421BCD码译码器的数据输入线与译码输出线的组合是( C )。

A．4∶6 B．1∶10
D．4∶10 D．2∶4
102、下列触发器中，没有约束条件的是( D )。

A.基本RS触发器
B.主从RS触发器
C.同步RS触发器
D.边沿D触发器
103、JK触发器具有置1、置0、保持和翻转的功能。

（√）
104. 时序逻辑电路主要包含计数器和寄存器两大类型，其原理电路由触发器和门电路构成。

（√）
105．D触发器具有置0 和置1 的功能。

（√）
106．移位寄存器可分为右移移位寄存器、左移移位寄存器和双向移位寄存器。

（√）107．时序逻辑电路的输出不仅取决于当时的输入，而且与电路的原来输出状态有关。

（√）108．触发器两个输出端的逻辑状态在正常情况下总是C。

A.与或
B.与非
C.互非109、图中电路为（ A ）进制计数器。

A.12
B.8
C.10
D.11
110、图中电路为（ C ）进制计数器。

A.6
B.8
C.7
D.10
110、图中电路为（ A ）进制计数器。

A.6
B.8
C.7
D.5
111、图中电路为（ A ）进制计数器。

A.60
B.59
C.70
D.65
112、图中电路为（ A ）进制计数器。

A.100
B.99
C.90
D.95
113、图中电路为（ A ）进制计数器。

A.48
B.59
C.55
D.95
114、图中电路为（ A ）进制计数器。

A.50
B.52
C.32
D.49
115、图中电路为（ A ）进制计数器。

A.6
B.8
C.7
D.5。