实验三8选1数据选择器实验报告

实验三、八选一数据选择器

一、实验目的：

1. 熟悉Quartus 116.0 软件的使用和FPGA设计流程

2. 用VHDL语言进行八选一数据选择器的设计

二、实验步骤：

一.建立文件夹：在D盘“xingming ”的文件夹下建立一个名为“ choice8 ” 的文

件夹。

二.建立新工程

1. 双击桌面上Quartus II6.0 的图标，启动该软件。

2. 通过File => New Project Wizard … 菜单命令启动新项目向导。在随后弹出的对

话框上点击Next按钮，在What is the working directory for

this project 栏目中设定新项目所使用的路径：D:\xi ngmi ng\choice8 ;在What is the name of this project 栏目中输入新项目的名字:choice8 ,

点击Next按钮。在下一个出现的对话框中继续点击Next,跳过这步。

3. 为本项目指定目标器件：选择器件系列为ACEX1K选择具体器件为

EP1K30TC144-3 1728 24576 ,再点击Next。在弹出的下一对话框中继续点击Next ,最后确认相关设置，点击Finish按钮，完成新项目创建。

设计输入

1. 建立一个

VHDL文件。通过File => New 菜单命令，在随后弹出的对话框中选择VHDL File 选项，点击0K按钮。通过File => Save As 命令，将其保存，并加入到项目中。

2.

在VHDL界面输入8选1数据选择器程序，然后通过File => Save As 命令保存。

也玄cbtoBceff. vhd Compilalion R eport - FI GV* Summa屮 | 吏

LIBRARY IEEE;

USE IEEE.STDLOGIC1164-ATL;

USE ZE EK . STD_. AJLL ;

USE Tf：EE . STD^LOGre^UNSTGNEn.AT.L;

E：MT?ITY cHoice T S

PORT [ : 7 5J BIX ;

5 : TN 2IT_vec V or (2downto ;

V : OUT BIT-);

END ENT TTY clioiceS ;

ARCHIT E CTURE one OF choice8 IS

BEGIN

y

_L巳a=忡00丄忡ELSE

iS C-=rr OlO Fr ELSE

d.W ME?J 5=ELSE

吕WHE7J 3=r Oh ELSE

f3=ELSE

Q WHEN 3—Fr lZO，rr ELSE

h■

END匸:二已■■

四．综合适配

1. 选择Processing =>Start Compilation 命令, 检查发现无程序语法错误。

2. 执行Tools =>Netlist Viewer =>RTL Viewe, 生成RTL图。

五．模拟仿真

1. 在File 菜单下，点击New 命令。在随后弹出的对话框中，切换到Other Files 页。

选中Vector Waveform File 选项，点击OK 按钮。

2. 选择命令Edit=>End Time ，时间设置为30000ns , 进入到波形编辑界

面。在Edit 菜单下，点击Insert Node or Bus … 命令，或在结点名字区连续双击鼠标左键两次，在新出现的框图中点击Node Finder 出现结点查找器窗口搜索结点名, 在上一个框图中点击Node Finder … 按钮后，打开Node Finder 对话框。

点击List 按钮，列出电路所有的端子。点击>> 按钮，全部加入。点击OK 按钮，确认。

3. 回到Insert Node or Bus 对话框，点击OK 按钮，确认。

4. 编辑输入激励信号波形. 选中a 信号，在Edit 菜单下，选择Value => Clock …

命令。在随后弹出的对话框的Period 栏目中设定参数为10ns，点击OK 按钮，重复前面的操作，设置输入信号b 的参数为20ns ，c 信号的参数为30ns，d 信号的参数为40ns， e 信号的参数为50ns， f 信号的参数为60ns, g信号的参数为70ns, h信号的参数为80ns,输入激励信号波形编辑完毕。同样的，s[0] 、s[1] 、s[2] 的参数分别设置为10ns、20ns、30ns。

5. 功能仿真：(1)Processing=>Generate Functional Simulation Netlist

四．综合适配

1. 选择Processing =>Start Compilation 命令, 检查发现无程序语法错误。

2. 执行Tools =>Netlist Viewer =>RTL Viewe, 生成RTL图。

五．模拟仿真

1. 在File 菜单下，点击New 命令。在随后弹出的对话框中，切换到Other Files 页。

选中Vector Waveform File 选项，点击OK 按钮。

2. 选择命令Edit=>End Time ，时间设置为30000ns , 进入到波形编辑界

面。在Edit 菜单下，点击Insert Node or Bus … 命令，或在结点名字区连续双击鼠标左键两次，在新出现的框图中点击Node Finder 出现结点查找器窗口搜索结点名, 在上一个框图中点击Node Finder … 按钮后，打开Node Finder 对话框。

点击List 按钮，列出电路所有的端子。点击>> 按钮，全部加入。点击OK 按钮，确认。

3. 回到Insert Node or Bus 对话框，点击OK 按钮，确认。

4. 编辑输入激励信号波形. 选中a 信号，在Edit 菜单下，选择Value => Clock …

命令。在随后弹出的对话框的Period 栏目中设定参数为10ns，点击OK 按钮，重复前面的操作，设置输入信号b 的参数为20ns ，c 信号的参数为30ns，d 信号的参数为40ns， e 信号的参数为50ns， f 信号的参数为60ns, g信号的参数为70ns, h信号的参数为80ns,输入激励信号波形编辑完毕。同样的，s[0] 、s[1] 、s[2] 的参数分别设置为10ns、20ns、30ns。

四．综合适配

5. 功能仿真：(1)Processing=>Generate Functional Simulation Netlist