实验三8选1数据选择器实验报告
数字电路实验报告
数字电路实验报告姓名：张珂班级：10级8班学号：2010302540224实验一：组合逻辑电路分析一．实验用集成电路引脚图1．74LS00集成电路2．74LS20集成电路二、实验内容1、组合逻辑电路分析逻辑原理图如下：U1A 74LS00NU2B74LS00NU3C74LS00N X12.5 VJ1Key = Space J2Key = Space J3Key = Space J4Key = SpaceVCC5VGND图1.1组合逻辑电路分析电路图说明：ABCD 按逻辑开关“1”表示高电平，“0”表示低电平； 逻辑指示灯：灯亮表示“1”，灯不亮表示“0”。
真值表如下： A B C D Y 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1表1.1 组合逻辑电路分析真值表实验分析：由实验逻辑电路图可知：输出X1=AB CD =AB+CD ，同样，由真值表也能推出此方程，说明此逻辑电路具有与或功能。
2、密码锁问题：密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开；否则，报警信号为“1”，则接通警铃。
试分析下图中密码锁的密码ABCD 是什么？ 密码锁逻辑原理图如下：U1A74LS00NU2B74LS00NU3C 74LS00NU4D 74LS00NU5D 74LS00NU6A74LS00N U7A74LS00NU8A74LS20D GNDVCC5VJ1Key = SpaceJ2Key = SpaceJ3Key = SpaceJ4Key = SpaceVCC5VX12.5 VX22.5 V图 2 密码锁电路分析实验真值表记录如下：实验真值表 A B CD X1 X2 0 0 0 0 0 1 0 0 0 1 0 1 0 0 1 0 0 1 0 0 1 1 0 1 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 0 1 1 0 0 0 0 1 1 0 0 1 1 0 1 0 1 0 0 1 1 0 1 1 0 1 1 1 0 0 0 1 1 1 0 1 0 1 1 1 1 0 0 1 1 11 10 1表1.2 密码锁电路分析真值表实验分析：由真值表（表1.2）可知：当ABCD 为1001时，灯X1亮，灯X2灭；其他情况下，灯X1灭，灯X2亮。
实验三8选1数据选择器实验报告
实验三、八选一数据选择器一、实验目的：1. 熟悉Quartus 116.0 软件的使用和FPGA设计流程2. 用VHDL语言进行八选一数据选择器的设计二、实验步骤：一.建立文件夹：在D盘“xingming ”的文件夹下建立一个名为“ choice8 ” 的文件夹。
二.建立新工程1. 双击桌面上Quartus II6.0 的图标，启动该软件。
2. 通过File => New Project Wizard … 菜单命令启动新项目向导。
在随后弹出的对话框上点击Next按钮，在What is the working directory forthis project 栏目中设定新项目所使用的路径：D:\xi ngmi ng\choice8 ;在What is the name of this project 栏目中输入新项目的名字:choice8 ,点击Next按钮。
在下一个出现的对话框中继续点击Next,跳过这步。
3. 为本项目指定目标器件：选择器件系列为ACEX1K选择具体器件为EP1K30TC144-3 1728 24576 ,再点击Next。
在弹出的下一对话框中继续点击Next ,最后确认相关设置，点击Finish按钮，完成新项目创建。
设计输入1. 建立一个VHDL文件。
通过File => New 菜单命令，在随后弹出的对话框中选择VHDL File 选项，点击0K按钮。
通过File => Save As 命令，将其保存，并加入到项目中。
2.在VHDL界面输入8选1数据选择器程序，然后通过File => Save As 命令保存。
也玄cbtoBceff. vhd Compilalion R eport - FI GV* Summa屮 | 吏LIBRARY IEEE;USE IEEE.STDLOGIC1164-ATL;USE ZE EK . STD_. AJLL ;USE Tf：EE . STD^LOGre^UNSTGNEn.AT.L;E：MT?ITY cHoice T SPORT [ : 7 5J BIX ;5 : TN 2IT_vec V or (2downto ;V : OUT BIT-);END ENT TTY clioiceS ;ARCHIT E CTURE one OF choice8 ISBEGINy <J-A V JHEM s—FF OOO W EL3E_L巳a=忡00丄忡ELSEiS C-=rr OlO Fr ELSEd.W ME?J 5=ELSE吕WHE7J 3=r Oh ELSEf3=ELSEQ WHEN 3—Fr lZO，rr ELSEh■END匸:二已■■四．综合适配1. 选择Processing =>Start Compilation 命令, 检查发现无程序语法错误。
数据选择器及应用
数据选择器及应用一、实验目的1、掌握中规模集成数据选择器的逻辑功能及使用方法2、学习用数据选择器构成组合逻辑电路的法二、原理说明数据选择器又叫“多路开关”，在地址码（或叫选择控制）电位的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端，其功能类似一个多掷开关，如图8-2-3-1所示。
图中有四路数据D0～D3，通过选择控制信号A1、A0（地址码）从四路数据中选中某一路数据送至输出端Q。
数据选择器是目前逻辑设计中应用较为广泛的组合逻辑部件，常见电路有2选1、4选1、8选1、16选1等。
1、八选一数据选择器74LS15174LS151为互补输出的8选1数据选择器，引脚排列如图8-2-3－2，功能如表8-2-3－1。
选择控制端（地址端）为A2～A0，按二进制译码，从8个输入数据D0～D7中，选择一个需要的数据送到输出端Q，为使能端，低电平有效。
图8-2-3－1 4选1数据选择器示意图图8-2-3－2 74LS151引脚排列表8-2-31 74LS151功能表输入输出A2 A1 A0 Q1 × × × 0 10 0 0 0 D00 0 0 1 D10 0 1 0 D20 0 1 1 D30 1 0 0 D40 1 0 1 D50 1 1 0 D60 1 1 1 D71.使能端＝1时，不论A2～A0状态如何，均无输出（Q＝0，＝1）多路开关被禁止。
1.使能端＝0时，多路开关正常工作，根据地址码A2、A1、A0的状态选择D0～D7中某一个通道的数据输送到输出端Q。
如：A2A1A0＝000，则选择D0数据到输出端，即Q＝D0。
如：A2A1A0＝001，则选择D1数据到输出端,即Q＝D1，其余类推。
2、双四选一数据选择器74LS153所谓双4选1数据选择器就是在一块集成芯片上有两个4选1数据选择器。
引脚排列如图8-2-3－3，功能如表8-2-3－2。
、为两个独立的使能端；A1、A0为公用的地址输入端；1D0～1D3和2D0～2D3分别为两个4选1数据选择器的数据输入端；Q1、Q2为两个输出端。
数据选择器实验报告.docx
实验三数据选择器实验人员：班号：学号：一、实验目的(1) 熟悉并掌握数据选择器的功能。
(2) 用双4选1数据选择器74LS153设计出一个16选1的数据选择器。
(3) 用双4选1数据选择器74LS153 设计出一个全加法器。
二、实验设备数字电路实验箱，74LS00，74LS153。
三、实验内容(1) 测试双4选1数据选择器74LS153的逻辑功能。
74LS153含有两个4选1数据选择器，其中A0和A1为芯片的公共地址输入端，Vcc 和GND分别为芯片的公共电源端和接地端。
Figure1为其管脚图：Figure 11Q=A1A01D0+A1A0?1D1+A1A0?1D2+A1A0?1D32Q=A1A02D0+A1A0?2D1+A1A0?2D2+A1A0?2D3按下图连接电路：Figure 2(2) 设某一导弹发射控制机构有两名司令员A、B和两名操作员C、D，只有当两名司令员均同意发射导弹攻击目标且有操作员操作，则发射导弹F。
利用所给的实验仪器设计出一个符合上述要求的16选1数据选择器，并用数字电路实验箱上的小灯和开关组合表达实验结果。
思路：由于本实验需要有四个地址输入端来选中16个数据输入端的地址之中的一个，进而实现选择该数据输入端中的数据的功能，即16选1。
而公共的A0、A1两个地址输入端和S使能端（用于片选，已达到分片工作的目的，进而扩展了一位输入）一共可以提供三个地址输入端，故需要采用降维的方法，将一个地址输入隐藏到一个数据输入端Dx 中。
本实验可以降一维，也可以降两位。
由于两位比较复杂，本实验选择使用降一维的方式。
做法：画出如应用题中实现所需功能的卡诺图：将D 降到数据输入端中。
对应的卡诺图如下：其中，“1”表示高电平，“0”表低电平，均由开关上下拨动来控制；A 、B 、C 、D 分别为题中的两个司令员的同意情况和两个操作员的操作情况；F 为导弹发射情况，将F 接到小灯上即可。
电路如Figure 3所示（图中Cx 即Dx，后面的图均为如此）：Figure 3(3) 用74LS00与74LS153设计一位全加器，并用数字电路实验箱上的小灯和开关组合表达实验结果。
数字逻辑实验报告
实验一 TTL门电路的逻辑功能测试一、实验目的1、掌握TTL器件的使用规则。
2、掌握TTL集成与非门的逻辑功能。
3、掌握TTL集成与非门的测试方法。
二、实验原理TTL集成电路的输入端和输出端均为三极管结构，所以称作三极管、三极管逻辑电路（Transistor -Transistor Logic ）简称TTL电路。
54 系列的TTL电路和74 系列的TTL电路具有完全相同的电路结构和电气性能参数。
所不同的是54 系列比74 系列的工作温度范围更宽，电源允许的范围也更大。
74 系列的工作环境温度规定为0—700C，电源电压工作范围为5V±5%V，而54 系列工作环境温度规定为-55—±1250C，电源电压工作范围为5V±10%V。
54H 与74H,54S 与74S 以及54LS 与74LS 系列的区别也仅在于工作环境温度与电源电压工作范围不同，就像54 系列和74 系列的区别那样。
在不同系列的TTL 器件中，只要器件型号的后几位数码一样，则它们的逻辑功能、外形尺寸、引脚排列就完全相同。
TTL 集成电路由于工作速度高、输出幅度较大、种类多、不易损坏而使用较广，特别对我们进行实验论证，选用TTL 电路比较合适。
因此，本实训教材大多采用74LS(或74)系列TTL 集成电路，它的电源电压工作范围为5V±5%V，逻辑高电平为“1”时≥2.4V，低电平为“0”时≤0.4V。
它们的逻辑表达式分别为：图1.2.1 分别是本次实验所用基本逻辑门电路的逻辑符号图。
图 TTL 基本逻辑门电路与门的逻辑功能为“有0 则0，全1 则1”；或门的逻辑功能为“有1则1，全0 则0”；非门的逻辑功能为输出与输入相反；与非门的逻辑功能为“有0 则1，全1 则0”；或非门的逻辑功能为“有1 则0，全0 则1”；异或门的逻辑功能为“不同则1，相同则0”。
三、实验设备与器件1、仪器数字逻辑实验箱2、器件74LS00 二输入端四与非门四、实验内容及实验步骤(包括数据记录）1、测试74LS00（四2输入端与非门）逻辑功能将74LS00正确接入DIP插座，注意识别1脚位置（集成块正面放置且缺口向左，则左下角为1脚），输入端接逻辑电平输出插口，输出端接逻辑电平显示，拨动逻辑电平开关，根据LED发光二极管亮与灭，检测非门的逻辑功能，结果填入下表中。
数电实验实验三、四
12.3 数据选择器 2.3.1 实验目的1．测试集成数据选择器74151的逻辑功能。
2．用74151构成大、小月份检查电路。
3．用74151构成比较2个4位二进制数是否相等的电路。
2.3.2 实验设备与器件1．74151型8选1数据选择器1块 2．7404型六反相器1块 2.3.3 实验原理数据选择器从多路输入数据中选择其中的一路数据送到电路的输出端。
数据选择器分为4选1数据选择器和8选1数据选择器。
74151是8选1数据选择器，数据输入端0D ～7D 是8位二进制数，2A 1A 0A 是地址输入端，Y 和Y 是一位互补的数据输出端，S 是控制端。
其管脚如图2-3-1所示，逻辑功能如表2-3-1所示。
74151的逻辑表达式是：)A A A (D )A A A (D )A A A (D )A A A (D Y 0123012201210120+++=)A A A (D )A A A (D )A A A (D )A A A (D 0127012601250124++++图2-3-1 74151管脚图逻辑开关LED图2-3-2 74151逻辑功能测试图D0D1D2D3D4D5D6D7A2A1A0YVCC GNDYS74151432115141312161011798562表2-3-1 74151功能表2.3.4预习要求1. 理解数据选择器的工作原理，掌握四选一数据选择器和八选一数据选择器的逻辑表达式。
2. 查找八选一数据选择器74151的管脚图。
3. 写出大、小月检查电路的设计方法，要求是：用4位二进制数0123A A A A 表示一年中的十二个月，从0000～1100为1月到12月，其余为无关状态；用Y 表示大小月份，Y=0为月小（二月也是小），Y=1为月大（7月和8月都是月大）。
4．用两片74151设计一个判断两个2位二进制数是否相等的电路。
5．根据实验内容的要求，完成有关实验电路的设计，拟好实验步骤。
数字电路实验报告
数字电路实验报告实验一组合逻辑电路分析一．实验目的1.熟悉基本逻辑电路的特点。
2.熟悉各类门的实物元件以及元件的使用和线路连接。
3.学会分析电路功能。
二．实验原理1.利用单刀双掷开关的双接点，分别连接高电平和低电平，开关的掷点不同，门电路输入的电平也不同。
2.门电路的输出端连接逻辑指示灯，灯亮则输出为高电平，灯灭则输出低电平。
3.依次通过门电路的输入电平与输出电平，分析门电路的逻辑关系和实现的逻辑功能。
三．实验元件1.74LS00D2.74LS20D四、实验内容⑴组合逻辑电路分析XLC1组合逻辑电路分析真值表由实验逻辑电路图可知：输出CD AB CD AB X +=∙=1 ，同样，由真值表也能推出此方程，说明此逻辑电路具有与或功能。
⑵密码锁问题密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开。
否则，报警信号为“1”，则接通警铃。
试分析密码锁的密码ABCD 是什么？VCC实验结果分析：由真值表可知：当ABCD 为1001时，灯X1亮，灯X2灭；其他情况下，灯X1灭，灯X2亮。
由此可见，该密码锁的密码ABCD 为1001。
因而，可以得到：D C B A X =1,12X X =。
实验二 组合逻辑实验（一）半加器和全加器一、实验目的1.熟悉用门电路设计组合电路的原理和方法步骤。
二、预习内容1.复习用门电路设计组合逻辑电路的原理和方法步骤。
2.复习二进制数的运算。
（1）用“与非”门设计半加器的逻辑图。
（2）完成用“异或”门、“与或非”门、“与非”门设计全加器的逻辑图。
（3）完成用“异或”门设计的3变量判奇电路的原理图。
三、参考元件1.74LS283（集成超前4位进位加法器）2.74LS00 （四2输入与非门）3.74LS51 （双与或非门）4.74LS136（四2输入异或门）四、实验内容⑴用与非门组成半加器 由理论课知识可知：i i i i i i i i i i i i i B B A A B A B A B A B A S ∙∙∙=+=⊕= i i i i i B A B A C ==根据上式，设计如下电路图：得到实验数据表格所得如下：⑵用异或门、与或非门、与非门组成全加器 由理论课知识可知：i S =1i i i A B C -⊕⊕i C =1()i i i i i A B A B C -+⊕ 根据上式，设计如下电路：XLC1实验数据表格所得如下：0 1 0 1 0 1 00 1 1 0 0 1- 0 0 0 0 1 1 0 1 1 0 1 0 011⑶用异或门设计3变量判奇电路，要求变量中1的个数为奇数时，输出为1，否则为0。
实验三选数据选择器实验报告
实验三选数据选择器实验报告实验三、八选一数据选择器一、实验目的：1.熟悉Quartus116.0软件的使用和FPGA设计流程2.用VHDL语言进行八选一数据选择器的设计二、实验步骤：一建立文件夹：在D盘“_ngmng”的文件夹下建立一个名为“choce8”的文件夹。
二建立新工程1.双击桌面上Quartus6.0的图标，启动该软件。
2.通过Fle=NewProjectWzard菜单命令启动新项目向导。
在随后弹出的对话框上点击Ne_t按钮，在Whatstheworkngdrectoryforthsproject栏目中设定新项目所使用的路径：D:_ngmngchoce8；在Whatsthenameofthsproject栏目中输入新项目的名字:choce8，点击Ne_t按钮。
在下一个出现的对话框中继续点击Ne_t,跳过这步。
3.为本项目指定目标器件：选择器件系列为ACE_1K,选择具体器件为EP1K30TC144FlowSunrTary1或LBRARYEEEjU5EEEE.STDLOGC1164stated。
点击确定按钮，确认设置。
回到Setng对话框，点击OK按钮。
3.在这些均设置好后，选择Processng 菜单下，点击StartComplaton命令，开始再一次编译我们的项目。
编译结束后，点击“确定”按钮。
七与配置1.可编程器件通过专用电缆和计算机相连，使用命Tools=Programmer打开编程模块窗口，目标器件名和编程文件名必须正确地显示在该窗口中。
2.回到编程器窗口，选中program/confgure,再点击Start启动编程。
3成功后，在试验箱中进行试验，可观察到实验结果。
三、实验感想在这次的试验中，因为是第三次使用Quartus6.0做实验，所以，对于实验的步骤和流程比较熟悉了，这次试验是根据二选一和四选一数据选择器来改编八选一数据选择器，但是，在改编VHDL语言程序的过程中，遇到的一个问题就是由于输入法没有调整到英文状态，导致程序无法正常进行编译，后面检查后就修正过来了。
译码器和数据选择器
实验四 译码器及其应用一、实验目的1.掌握中规模集成译码器的逻辑功能和使用方法2.熟悉数码管的使用二、实验原理译码器是一个多输入、多输出的组合逻辑电路。
它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。
译码器可分为通用译码器和显示译码器两类。
前者又分为变量译码器和代码变换译码器。
1.变量译码器（又称二进制译码器），用以表示输入变量的状态，如2线－4线、3线－8线和4线－16线译码器。
若有n 个输入变量，则有2n 个不同的组合状态，就有2n 个输出端供其使用。
而每一个输出所代表的函数对应于n 个输入变量的最小项。
以3线－8线译码器74LS138为例进行分析，图4－1(a)、(b)分别为其逻辑图及引脚罗列。
其中 A 2 、A 1 、A 0为地址输入端，0Y ～7Y 为译码输出端，S 1、2S 、3S 为使能端。
(a) (b)图4－1 3－8线译码器74LS138逻辑图及引脚罗列表4－1为74LS138功能表当S 1＝1，2S ＋3S ＝0时，器件使能，地址码所指定的输出端有信号（为0）输出，其它所有输出端均无信号（全为1）输出。
当S 1＝0，2S ＋3S ＝X 时，或者 S 1＝X，2S ＋3S＝1时，译码器被禁止，所有输出同时为1。
表4－1输 入输 出S 1 2S +3S A 2A 1 A 0 0Y1Y2Y3Y 4Y5Y6Y 7Y1 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 0 1 1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 0 0 × × × × 1 1 1 1 1 1 1 1 × 1×××11111111二进制译码器实际上也是负脉冲输出的脉冲分配器。
实验三：数据选择器及其应用
数字电路实验报告姓名：班级：学号：同组人员：实验二数据选择器及其应用一、实验目的1．了解74LS00、74LS153芯片的内部结构和功能；2．掌握数据选择器的逻辑功能及其基本应用。
二、实验设备1、数字电路试验箱2、74LS00、74LS153三、实验原理数据选择器可以实现从多路数据中选择任何一路数据输出，选择的控制由专门的端口编码决定，称为地址码，数据选择器可以完成很多逻辑功能。
具体原理见课本四、实验内容1、用数据选择器完成导弹发射导弹发射的时候，A、B是指挥官，只有当A、B都同意才能发射，C、D是操作员，听到A、B都同意的指令C、D才发射导弹，C、D任何一个发射都算完成任务。
同意指令为“1”，不同意为“0”，发射为“1”，不发射为“0”。
真值表如下：发射导弹的情况如下：实验中只有74LS00、74LS153，利用这两个器件设计电路如下：开关从左到右依次为A 、B 、C 、D ，AB 接C 1、C 2、C 3 ,C 0=0,C 、D 接地址端，即可完成导弹发射功能。
2、 用数据选择器设计全加器电路实验电路如下：如图所示：开关从左至右依次为Ai、Bi、Ci-1,A、B位地址输入端，1C1、1C2接Ci-1’，1C0、1C3接Ci-1；2C0=0，2C3=1，2C1、2C2接Ci-1，即可完成全加器功能。
五、实验结果12、全加器实验结果A i=1,B i=0,C i-1=1时的实验结果以上两个实验结果均符合设计要求。
六、实验心得通过这三次实验，对数字电路的有了进一步的了解。
学会用数据选择器设计简单的功能电路。
对数据选择器的掌握程度有了进一步的加深。
实验三MSI组合功能器件的应用(一)
附录 2 预习报告与实验报告评价标准（总 100 分） 1.格式要求（25 分），指是否按照格式要求写作，是否有缺少某一项目，包括： （1）实验基本信息（10 分） 实验名称、实验目的、实验仪器设备、所需元器件 （2）具体内容（15 分） 实验原理、实验内容、仿真/硬件实验数据、仿真/硬件实验结论、实验注意事项 2.内容要求（65 分），指各部分内容是否按照要求填写，包括： （1）各项内容是否描述准确（15 分）
7
mi Di i 0
其引脚排列图如图 3-4 所示。
表 3-2 74HC151 功能表
输入
输出
E
S2S1S0
Y
1 ×××
0
0
000
D0
0
001
D1
0
010
D2
0
011
D3
0
100
D4
0
101
D5
0
110
D6
0
111
D7
16 15 14 13 12 11 10 9 VCC D4 D5 D6 D7 S0 S1 S2
A0，它们共有 8 种组合状态，即可译出 8 个输出信号Y 0 ~ Y 7 ，输出为低电平有效。其功能表如表 3-3 所示。
16 15 14 13 12 11 10 9
VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6
74HC138
A0 A1 A2 E1 E2 E3 Y7 GND
(a)
1 2 3 4 (b)5 6 7 8
表3374hc138功能表附录1实验报告要求1结构实验名称目的与要求实验原理包括实验电路的设计方法系统框图原理图测试方案等要求在实验前完成不要大量抄实验讲义上已有的内容
数电实验
实验一门电路一、实验目的1. 掌握常见TTL集成门电路逻辑功能。
2. 掌握各种门电路的逻辑符号。
3. 了解集成电路的外引线排列及其使用方法。
二、实验原理集成逻辑门电路是最简单、最基本的数字集成元件。
任何复杂的组合电路和时序电路都可用逻辑门通过适当的组合连接而成。
目前已有门类齐全的集成门电路，例如“与门”，“或门”，“非门”，“与非门”等。
虽然，中、大规模集成电路相继问世，但组成某一系统时，仍少不了各种门电路。
因此，掌握逻辑门的工作原理，熟练、灵活地使用逻辑门是数字技术工作者所必备的基本功之一。
TTL门电路TTL集成电路由于工作速度高、输出幅度较大、种类多、不易损坏而使用较广，特别对学生实验论证，选用TTL电路比较合适。
因此，本书大多采用74LS（或74）系列TTL 集成电路。
它的工作电源电压为5V正负0.5V。
逻辑高电平1时>2.4V,低电平0时<0.4V。
图3-2-1为2输入“与门”，2输入“或门”，2输入4输入“与非门”和反相器的逻辑符号图。
它们的型号分别是74LS08 2输入端四“与门”，74LS32 2输入端四“或门”，74LS00 2输入端四“与非门”，74LS20 4输入二“与非门”和74LS04 六反相器（反相器即“非门”）。
各自的逻辑表达式分别是：与门Q＝A·B，或门其Q＝A＋B，与非门Q=AB ,Q=ABCD,反相器Q＝ A。
图3-2-1TTL集成门电路外引脚分别对应逻辑符号图中的输入、输出端。
电源和地一般为集成块的两端，如14脚集成电路，则7脚为电源地（GND），14脚为电源正（Vcc），其余引脚为输入和输出，如图3-2-2所示。
外引脚的识别方法是：将集成块正面对准使用者，以凹口左边或小标志点“·”为起始脚1，逆时针方向向前数1，2，3……n脚，使用时，查IC手册即可知各管脚功能图3-2-2 集成电路管脚排列图3-2-3 TTL门电路实验接线图三、实验设备与器件1、数字电子技术实验台2、集成电路：74LS00，74LS02，74LS04，74LS08，74LS20，74LS32四、实验内容1、TTL门电路逻辑功能验证（1）按图3-2-1在实验系统（箱）上找到相应的门电路。
数字电子技术实验报告(学生版)
数字电子技术实验报告开课实验室 指导教师 班级 学号 姓名 日期实验项目 实验一 TTL 逻辑门电路 和组合逻辑电路一、实验目的1．掌握TTL “与非”门的逻辑功能.2．学会用“与非”门构成其他常用门电路的方法。
3．掌握组合逻辑电路的分析方法与测试方法。
4．学习组合逻辑电路的设计方法并用实验来验证.二、预习内容1．用74LS00验证“与非”门的逻辑功能Y 1=AB 2．用“与非"门(74LS00）构成其他常用门电路Y 2=A Y 3=A+B=B A Y 4=AB B AB A实验前画出Y 1——Y 4的逻辑电路图,并根据集成片的引脚排列分配好各引脚。
3.画出用“异或”门和“与非”门组成的全加器电路。
(参照实验指导书P 。
75 图3—2-2）并根据集成片的引脚排列分配好各引脚。
4．设计一个电动机报警信号电路.要求用“与非”门来构成逻辑电路。
设有三台电动机，A 、B 、C 。
今要求：⑴A 开机，则B 必须开机；⑵B 开机，则C 必须开机；⑶如果不同时满足上述条件，则必须发出报警信号。
实验前设计好电动机报警信号电路。
设开机为“1”,停机为“0”；报警为“1”，不报警为“0”。
(写出化简后的逻辑式，画出逻辑图及引脚分配)三、实验步骤1． 逻辑门的各输入端接逻辑开关输出插口,门的输出端接由发光二极管组成的显示插口。
逐个测试逻辑门Y 1-Y 4的逻辑功能，填入表1-1表1-12． 用74LS00和74LS86集成片按全加器线路接线，并测试逻辑功能。
将测试结果填入表 1—2.判断测试是否正确。
图中A i 、B i 为加数，C i —1为来自低位的进位；S i 为本位和,C i 为向高位的进位信号.表1—23.根据设计好的电动机报警信号电路用74LS00集成片按图接线，并经实验验证.将测试结果填入表1—3。
表1-3四、简答题1．Y4具有何种逻辑功能？2．在实际应用中若用74LS20来实现Y=AB时，多余的输入端应接高电平还是低电平? 3．在全加器电路中,当A i=0,S i＊=1，C i=1时C i—1=？数字电子技术实验报告开课实验室 指导教师 班级 学号 姓名 日期 实验项目 实验二 组合逻辑电路的设计一、实验目的1．掌握用3线- 8线译码器74LS138设计组合逻辑电路。
八选一数据选择器
学生实验报告实验课名称：VHDL硬件描述语言实验项目名称：八选一数据选择器专业名称：电子科学与技术班级：电科一班学号：3205080117学生姓名：刘海涛教师姓名：程鸿亮____2010____年___11_月___6_日组别 5 同组同学王帅周全实验日期2010年11月6 日实验室名称________成绩_____一、实验名称：八选一数据选择器二、实验目的与要求：设计一个8选1的数据选择器，初步掌握QuartusII软件的使用方法以及硬件编程下载的基本技能。
三、实验内容:1.通过VHDL编程，实现一个数据选择器，要求有8位数据输入端，1位数据输出端，通过3位地址输入信号寻址，并具有输出使能功能。
首先在QuartusII上进行功能和时序仿真，之后通过器件及其端口配置下载程序到SOPC开发平台。
如图所示：d0～d7为数据输入端；本实验用实验平台的拨动开关实现8位输入信号(d0～d7)：g为使能端，高电平有效； a[2..0]为地址输入端；用实验平台的按键8,7,6实现地址信号和键3实现使能信号：y为输出端。
本实验输出采用LED发光阵列的LED12。
注：要求非使能或是无效地址状态时，y输出0。
首先在QuartusII上进行功能和时序仿真，之后通过器件及其端口配置下载程序到SOPC开发平台中。
2.操作步骤：1.在quartus建立工程，选择好相关器件（本实验用到的开发器件为cyclonell EP2C35F484C8），新建VHDL文件，输入相关实验的代码。
2.编译成功后，建立矢量波形文件，然后依次进行相应的功能仿真和时序仿真。
3.仿真结束后，参照开发系统所给的I/O端口映射表，通过开发平台上每个I/O器件附近的I/O编号，在映射表中找到相应的引脚名，进行引脚的锁定。
4.编译下载通过对话框中的Hardware Setup按钮，选择下载设备：USB-Blaster 进行下载仿真。
四、实验条件：1. WindowsXP操作系统2. QuartusII EDA开发系统3. 杭州康芯SOPC硬件开发平台五、实验原理：1.算法流程：八选一数据选择器执行对8个数据源的选择，d0,d1,d2,d3,d4,d5,d 6,d7 定义为七个数据输入端口作为数据输入端。
实验三 数据选择器
实验三数据选择器一、实验内容1.熟悉数据选择器的基本功能及测试方法；2.掌握用数据选择器作逻辑函数产生器的方法。
二、实验目的1.测试74LS151和74LS153的基本功能；2.用74LS151和74LS153来实现组合逻辑函数；3.研究数据选择器的基本功能特点及应用。
实验三数据选择器1、测试数据选择器74LS151的逻辑功能：数据选择器74LS151引脚排列如图3-1所示：图3-1数据选择器74LS151引脚排列D0－D7为数据输入端A、B、C地址输入端Y：数据输出端G’＝0时，74LS151工作；G’＝1时，74LS151不工作构建数据选择器74LS151测试电路图，将测试结果填入如表3-1所示真值表。
表3-1数据选择器74LS151真值表2、测试数据选择器74LS153的逻辑功能：CX0－C3为数据输入端 A 、B 地址输入端 Y ：数据输出端G ’＝0时，74LS153工作；G ’＝1时，74LS153不工作构建数据选择器74LS153测试电路图，将测试结果填入如表3-2所示真值表。
表3-2数据选择器74LS153真值表3、用数据选择器74LS151实现逻辑函数：Y ＝0D ()C B A ＋1D ()C B A ＋2D ()C B A ＋3D ()BC A ＋4D ()C B A ＋5D ()C B A ＋6D ()C AB ＋7D ()ABC要有 ：Y=B A ＋C A ＋C B 则要：0D ＝1D ＝7D =02D ＝3D ＝4D ＝5D ＝6D ＝1 逻辑连接图如3-2所示：图3-2数据选择器74LS151实现逻辑函数4、用数据选择器74LS153实现逻辑函数：Y ＝0D ()B A ＋1D ()B A ＋2D ()B A ＋3D ()AB 要使：既有：0D ＝3D ＝0 1D ＝2D ＝1逻辑连接图如3-3所示：图3-3数据选择器74LS153实现逻辑函数实验后记：。
数电实验报告
数字电子技术实验报告学号：姓名：班级：实验一组合逻辑电路分析一、实验用集成电路引脚图74LS00集成电路：74LS20集成电路：二、实验内容1．ABCD接逻辑开关，“1”表示高电平，“0”表示低电平。
电路图如下:A=B=C=D=1时（注：逻辑指示灯：灯亮表示“1”，灯不亮表示“0”。
）表格记录：结果分析：由表中结果可得该电路所实现功能的逻辑表达式为：F=AB+CD。
在multisim软件里运用逻辑分析仪分析，可得出同样结果：2．密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为”1”,将锁打开。
否则，报警信号为”1”，则接通警铃。
试分析密码锁的密码ABCD是什么？电路图如下:A=B=C=D=1时A=B= D=1，C=0时2.5 VA= D=1，B=C=0时记录表格：结果分析：由表可知，只有当A=D=1，B=C=0时，开锁灯亮；其它情况下，都是报警灯亮。
因此，可知开锁密码是1001。
三、实验体会与非门电路可以实现多种逻辑函数的功能模拟，在使用芯片LS7400和LS7420时，始终应该注意其14脚接高电平，8脚接地，否则与非门无法正常工作。
利用单刀双掷开关，可以实现输入端输入高/低电平的转换；利用LED灯可以指示输出端的高低电平。
实验二组合逻辑实验（一）半加器和全加器一、实验目的熟悉用门电路设计组合电路的原理和方法步骤。
二、预习内容1.预习用门电路设计组合逻辑电路的原理和方法步骤。
2.复习二进制数的运算。
①用与非门设计半加器的逻辑图。
②完成用异或门、与非门、与或非门设计全加器的逻辑图。
③完成用异或门设计的三变量判奇电路的原理图。
三、参考元件74LS283： 74LS00：74LS51： 74LS136：四、实验内容1．用与非门组成半加器，用异或门、与或非门、与非门组成全加器。
实验结果填入表中。
（1）与非门组成的半加器。
电路图如下（J1、J2分别代表Ai、Bi，图示为Ai、Bi分别取不同的电平时的仿真结果）：2.5 V2.5 V2.5 V记录表格：（2）异或门、与或非门、与非门组成的全加器。
数据选择器设计实验报告
实验报告数据选择器设计12传感网金涛1228403019一、实验目的1.熟悉硬件描述语言软件的使用。
2.数序数据选择器的工作原理和逻辑功能。
3.掌握数据选择器的设计方法。
二、实验原理数据选择器的逻辑功能是从多路数据输入信号中选出一路数据送到输出端，输出的数据取决于控制输入端的状态。
三、实验内容1.设计一个四选一数据选择器。
程序代码：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY MUX4_1 ISPORT(D3,D2,D1,D0,A1,A0:INSTD_LOGIC;Y:OUT STD_LOGIC);END ENTITY MUX4_1;ARCHITECTURE ONE OF MUX4_1 ISBEGINPROCESS(D3,D2,D1,D0,A1,A0)BEGINIF(A0='0' AND A1='0') THENY<=D0 ;ELSIF (A0='0' AND A1='1') THENY<=D1 ;ELSIF (A0='1' AND A1='0') THENY<=D2 ;ELSIF (A0='1' AND A1='1') THENY<=D3 ;END IF;END PROCESS;END ARCHITECTURE ONE;仿真波形：仿真波形分析：D0-D3是数据输入端，A1,A0是控制输入端，Y是数据输出端。
当A0=0,A1=0时Y=D0；当A0=0,A1=1时Y=D1；当A0=1,A1=0时Y=D2；当A0=1,A1=1时Y=D3；实体框图：2.设计一个八选一数据选择器。
程序代码：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY mux8_1 ISPORT(A:IN STD_LOGIC_VECTOR(2DOWNTO 0);D0,D1,D2,D3,D4,D5,D6,D7:INSTD_LOGIC;S:IN STD_LOGIC;Y:OUT STD_LOGIC);END mux8_1;ARCHITECTURE dataflow OF mux8_1ISBEGINPROCESS(A,D0,D1,D2,D3,D4,D5,D6,D7,S)BEGINIF(S='1')THEN Y<='0';ELSIF(S='0'AND A="000")THEN Y<=D0;ELSIF(S='0'AND A="001")THEN Y<=D1;ELSIF(S='0'AND A="010")THEN Y<=D2;ELSIF(S='0'AND A="011")THEN Y<=D3;ELSIF(S='0'AND A="100")THEN Y<=D4;ELSIF(S='0'AND A="101")THEN Y<=D5;ELSIF(S='0'AND A="110")THEN Y<=D6;ELSE Y<=D7;END IF;END PROCESS;END dataflow;仿真波形：仿真波形分析：S为使能端，低电平有效。
8选1数据选择器实验指导书
实验一8选1数据选择器一、实验目的：设计一个8选1的数据选择器，初步掌握QuartusII软件的使用方法以及硬件编程下载的基本技能。
二、实验条件：1. 安装WindowsXP系统的PC机；据输入端，1位数据能。
首先在QuartusII 如图所示：d0～d7为数据输入端；g为使能端，高电平有效；a[2..0]为地址输入端；y为输出端。
注：要求非使能或是无效地址状态时，y输出0。
首先在QuartusII上进行功能和时序仿真，之后通过器件及其端口配置下载程序到SOPC开发平台中。
在硬件实现中，要求：1.用实验平台的拨动开关实现8位输入信号(d0～d7)：注：要求使用最右面8个开关。
2. 用实验平台的按键实现地址信号和使能信号：使能a(2) a(1) a(0)d0d1d2d3d4d5d6d7注：采用模式0的输入方式，并使用最左边的键6～键8三个按键实现地址输入，以及键3实现使能信号。
(模式0的I/O设置见附录)3. 输出采用LED发光阵列的LED12。
⒈ ⒉ ⒊⒋⒌⒍⒎⒏⒐ ⒑ ⒒⒓⒔⒕⒖⒗输出四、实验步骤：2) 输入工程的路径、工程名以及顶层实体名。
3) 单击Next>按钮，出现以下窗口由于我们建立的是一个空的项目，所以没有包含已有文件，单击Next>继续。
4) 设置我们的器件信息：这里我们不指定第三方EDA工具，单击Next>后结束工程建立。
2. 建立VHDL文件：1) 单击File\New菜单项，选择弹出窗口中的VHDL File项，单击OK按钮以建立打开空的VHDL文件，注意此文件并没有在硬盘中保存。
文件名必须和建立工3. 建立矢量波形文件1) 单击File\New命令，在弹出的对话框中选择Other Files页面中的Vector Waveform File项，打开矢量波形文件编辑窗口：2) 双击窗口左边空白区域，打开Insert Node or Bus对话框：3) 单击Node Finder…按钮，打开以下对话框，选择Filter下拉列表中的Pins：all，并点击List按酒以列出所有的端口，通过>>按钮把这些端口加入到右面的窗口中，单击OK完成端口的添加。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验三、八选一数据选择器一、实验目的：1. 熟悉Quartus 116.0 软件的使用和FPGA设计流程2. 用VHDL语言进行八选一数据选择器的设计二、实验步骤：一.建立文件夹：在D盘“xingming ”的文件夹下建立一个名为“ choice8 ” 的文件夹。
二.建立新工程1. 双击桌面上Quartus II6.0 的图标，启动该软件。
2. 通过File => New Project Wizard … 菜单命令启动新项目向导。
在随后弹出的对话框上点击Next按钮，在What is the working directory forthis project 栏目中设定新项目所使用的路径：D:\xi ngmi ng\choice8 ;在What is the name of this project 栏目中输入新项目的名字:choice8 ,点击Next按钮。
在下一个出现的对话框中继续点击Next,跳过这步。
3. 为本项目指定目标器件：选择器件系列为ACEX1K选择具体器件为EP1K30TC144-3 1728 24576 ,再点击Next。
在弹出的下一对话框中继续点击Next ,最后确认相关设置，点击Finish按钮，完成新项目创建。
设计输入1. 建立一个VHDL文件。
通过File => New 菜单命令，在随后弹出的对话框中选择VHDL File 选项，点击0K按钮。
通过File => Save As 命令，将其保存，并加入到项目中。
2.在VHDL界面输入8选1数据选择器程序，然后通过File => Save As 命令保存。
也玄cbtoBceff. vhd Compilalion R eport - FI GV* Summa屮 | 吏LIBRARY IEEE;USE IEEE.STDLOGIC1164-ATL;USE ZE EK . STD_. AJLL ;USE Tf：EE . STD^LOGre^UNSTGNEn.AT.L;E：MT?ITY cHoice T SPORT [ : 7 5J BIX ;5 : TN 2IT_vec V or (2downto ;V : OUT BIT-);END ENT TTY clioiceS ;ARCHIT E CTURE one OF choice8 ISBEGINy <J-A V JHEM s—FF OOO W EL3E_L巳a=忡00丄忡ELSEiS C-=rr OlO Fr ELSEd.W ME?J 5=ELSE吕WHE7J 3=r Oh ELSEf3=ELSEQ WHEN 3—Fr lZO，rr ELSEh■END匸:二已■■四．综合适配1. 选择Processing =>Start Compilation 命令, 检查发现无程序语法错误。
2. 执行Tools =>Netlist Viewer =>RTL Viewe, 生成RTL图。
五．模拟仿真1. 在File 菜单下，点击New 命令。
在随后弹出的对话框中，切换到Other Files 页。
选中Vector Waveform File 选项，点击OK 按钮。
2. 选择命令Edit=>End Time ，时间设置为30000ns , 进入到波形编辑界面。
在Edit 菜单下，点击Insert Node or Bus … 命令，或在结点名字区连续双击鼠标左键两次，在新出现的框图中点击Node Finder 出现结点查找器窗口搜索结点名, 在上一个框图中点击Node Finder … 按钮后，打开Node Finder 对话框。
点击List 按钮，列出电路所有的端子。
点击>> 按钮，全部加入。
点击OK 按钮，确认。
3. 回到Insert Node or Bus 对话框，点击OK 按钮，确认。
4. 编辑输入激励信号波形. 选中a 信号，在Edit 菜单下，选择Value => Clock …命令。
在随后弹出的对话框的Period 栏目中设定参数为10ns，点击OK 按钮，重复前面的操作，设置输入信号b 的参数为20ns ，c 信号的参数为30ns，d 信号的参数为40ns， e 信号的参数为50ns， f 信号的参数为60ns, g信号的参数为70ns, h信号的参数为80ns,输入激励信号波形编辑完毕。
同样的，s[0] 、s[1] 、s[2] 的参数分别设置为10ns、20ns、30ns。
5. 功能仿真：(1)Processing=>Generate Functional Simulation Netlist四．综合适配1. 选择Processing =>Start Compilation 命令, 检查发现无程序语法错误。
2. 执行Tools =>Netlist Viewer =>RTL Viewe, 生成RTL图。
五．模拟仿真1. 在File 菜单下，点击New 命令。
在随后弹出的对话框中，切换到Other Files 页。
选中Vector Waveform File 选项，点击OK 按钮。
2. 选择命令Edit=>End Time ，时间设置为30000ns , 进入到波形编辑界面。
在Edit 菜单下，点击Insert Node or Bus … 命令，或在结点名字区连续双击鼠标左键两次，在新出现的框图中点击Node Finder 出现结点查找器窗口搜索结点名, 在上一个框图中点击Node Finder … 按钮后，打开Node Finder 对话框。
点击List 按钮，列出电路所有的端子。
点击>> 按钮，全部加入。
点击OK 按钮，确认。
3. 回到Insert Node or Bus 对话框，点击OK 按钮，确认。
4. 编辑输入激励信号波形. 选中a 信号，在Edit 菜单下，选择Value => Clock …命令。
在随后弹出的对话框的Period 栏目中设定参数为10ns，点击OK 按钮，重复前面的操作，设置输入信号b 的参数为20ns ，c 信号的参数为30ns，d 信号的参数为40ns， e 信号的参数为50ns， f 信号的参数为60ns, g信号的参数为70ns, h信号的参数为80ns,输入激励信号波形编辑完毕。
同样的，s[0] 、s[1] 、s[2] 的参数分别设置为10ns、20ns、30ns。
四．综合适配5. 功能仿真：(1)Processing=>Generate Functional Simulation Netlist1. 选择Processing =>Start Compilation 命令, 检查发现无程序语法错误。
2. 执行Tools =>Netlist Viewer =>RTL Viewe, 生成RTL图。
五．模拟仿真1. 在File 菜单下,点击New 命令。
在随后弹出的对话框中,切换到Other Files 页。
选中Vector Waveform File 选项,点击OK 按钮。
2. 选择命令Edit=>End Time ,时间设置为30000ns , 进入到波形编辑界面。
在Edit菜单下,点击Insert Node or Bus … 命令,或在结点名字区连续双击鼠标左键两次,在新出现的框图中点击Node Finder 出现结点查找器窗口搜索结点名, 在上一个框图中点击Node Finder … 按钮后,打开Node Finder 对话框。
点击List 按钮,列出电路所有的端子。
点击>> 按钮,全部加入。
点击OK 按钮,确认。
3. 回到Insert Node or Bus 对话框,点击OK 按钮,确认。
4. 编辑输入激励信号波形. 选中a 信号,在Edit 菜单下,选择Value => Clock… 命令。
在随后弹出的对话框的Period 栏目中设定参数为10ns, 点击OK按钮，重复前面的操作，设置输入信号b的参数为20ns , c信号的参数为30ns，d 信号的参数为40ns，e 信号的参数为50ns，f 信号的参数为60ns, g信号的参数为70ns, h信号的参数为80ns,输入激励信号波形编辑完毕。
同样的, s[0] 、s[1] 、s[2] 的参数分别设置为10ns、20ns、30ns。
四．综合适配1. 选择Processing =>Start Compilation 命令, 检查发现无程序语法错误。
5. 功能仿真：(1)Processing=>Generate Functional Simulation Netlist2. 执行Tools =>Netlist Viewer =>RTL Viewe, 生成RTL图。
五．模拟仿真1. 在File 菜单下,点击New 命令。
在随后弹出的对话框中,切换到Other Files 页。
选中Vector Waveform File 选项,点击OK 按钮。
2. 选择命令Edit=>End Time ,时间设置为30000ns , 进入到波形编辑界面。
在Edit菜单下,点击Insert Node or Bus … 命令,或在结点名字区连续双击鼠标左键两次,在新出现的框图中点击Node Finder 出现结点查找器窗口搜索结点名, 在上一个框图中点击Node Finder … 按钮后,打开Node Finder 对话框。
点击List 按钮,列出电路所有的端子。
点击>> 按钮,全部加入。
点击OK 按钮,确认。
3. 回到Insert Node or Bus 对话框,点击OK 按钮,确认。
4. 编辑输入激励信号波形. 选中a 信号,在Edit 菜单下,选择Value => Clock… 命令。
在随后弹出的对话框的Period 栏目中设定参数为10ns, 点击OK按钮，重复前面的操作，设置输入信号b的参数为20ns , c信号的参数为30ns，d 信号的参数为40ns，e 信号的参数为50ns，f 信号的参数为60ns, g信号的参数为70ns, h信号的参数为80ns,输入激励信号波形编辑完毕。
同样的, s[0] 、s[1] 、s[2] 的参数分别设置为10ns、20ns、30ns。
5. 功能仿真：(1)Processing=>Generate Functional Simulation Netlist。