实验4与非门及组合逻辑电路
实验报告组合逻辑电(3篇)
第1篇一、实验目的1. 理解组合逻辑电路的基本概念和组成原理；2. 掌握组合逻辑电路的设计方法；3. 学会使用逻辑门电路实现组合逻辑电路；4. 培养动手能力和分析问题、解决问题的能力。
二、实验原理组合逻辑电路是一种在任意时刻，其输出仅与该时刻的输入有关的逻辑电路。
其基本组成单元是逻辑门，包括与门、或门、非门、异或门等。
通过这些逻辑门可以实现各种组合逻辑功能。
三、实验器材1. 74LS00芯片（四路2输入与非门）；2. 74LS20芯片（四路2输入或门）；3. 74LS86芯片（四路2输入异或门）；4. 74LS32芯片（四路2输入或非门）；5. 逻辑电平转换器；6. 电源；7. 连接线；8. 实验板。
四、实验步骤1. 设计组合逻辑电路根据实验要求，设计一个组合逻辑电路，例如：设计一个3位奇偶校验电路。
2. 画出逻辑电路图根据设计要求，画出组合逻辑电路的逻辑图，并标注各个逻辑门的输入输出端口。
3. 搭建实验电路根据逻辑电路图，搭建实验电路。
将各个逻辑门按照电路图连接，并确保连接正确。
4. 测试电路功能使用逻辑电平转换器产生不同的输入信号，观察输出信号是否符合预期。
五、实验数据及分析1. 设计的3位奇偶校验电路逻辑图如下：```+--------+ +--------+ +--------+| | | | | || A1 |---| A2 |---| A3 || | | | | |+--------+ +--------+ +--------+| | || | || | |+-------+-------+||v+--------+| || F || |+--------+```2. 实验电路搭建及测试根据逻辑电路图，搭建实验电路，并使用逻辑电平转换器产生不同的输入信号（A1、A2、A3），观察输出信号F是否符合预期。
（1）当A1=0，A2=0，A3=0时，F=0，符合预期；（2）当A1=0，A2=0，A3=1时，F=1，符合预期；（3）当A1=0，A2=1，A3=0时，F=1，符合预期；（4）当A1=0，A2=1，A3=1时，F=0，符合预期；（5）当A1=1，A2=0，A3=0时，F=1，符合预期；（6）当A1=1，A2=0，A3=1时，F=0，符合预期；（7）当A1=1，A2=1，A3=0时，F=0，符合预期；（8）当A1=1，A2=1，A3=1时，F=1，符合预期。
实验四与非门电路的逻辑功能与应用
实验五 CMOS 电路的逻辑功能与测试一、【实验目的】1、 掌握常用CMOS 集成电路的逻辑功能，熟悉其外形和引脚排列。
2、 了解CMOS 电路实验中的注意事项。
3、 进一步了解组合逻辑电路的测试方法。
CD40XX4、 进一步了解数字电路实验台的使用办法。
5、 理解CMOS 集成电路及TTL 集成电路的异同。
二、【实验器材】 数字电路实验台、CD4001集成电路1块、CD4011集成电路1块 三、【实验内容】（一） CMOS 与非门逻辑电路的功能测试实验步骤：１、 了解CMOS 与非门电路CD4011的内部结构和引脚功能。
如下图所示。
２、 将CD4011集成电路固定到数字电路实验台实验板相应的插槽里，选4个门当中的一个进行测试，接好连线，特别是不用的其他三个门的所有输入引脚都必须接到V DD 。
３、 检查无误后，按下图真值表中的数值进行相应引脚的连接，接通电源，根据相应引脚的电平读出测试结果，并填好真值表。
内部结构 真值表（二） CMOS 或非门逻辑电路的功能测试 实验步骤：１、 了解CMOS 或非门电路CD4001的内部结构和引脚功能。
如下图所示。
２、 将CD4001集成电路固定到数字电路实验台实验板相应的插槽里，选4个门当中的一个进行测试，接好连线，特别是不用的其他三个门的所有输入引脚都必须接到V SS 。
３、 检查无误后，按下图真值表中的数值进行相应引脚的连接，接通电源，根据相应引脚的电平读出测试结果，并填好真值表。
内部结构 真值表（三） 或非门电路作控制门的测试 实验步骤：１、 在二或非门中，一个输入引脚作输入端、另一输入引脚作控制端。
如图所示，引脚B 作控制端、引脚A 作输入端，按要求连接好线路，特别是不用的其他三个门的所有输入引脚都必须接到V SS 。
２、 将数字信号发生器输出信号连接到A 引脚，B 引脚分别接上高电平和低电平。
接通电源，用示波器观察Y 引脚的输出波形，并绘出相应波形。
组合逻辑电路分析
实验名称组合逻辑电路分析、设计与测试一、实验目的1.掌握组合逻辑电路的分析与测试方法；2.掌握用门电路设计组合逻辑电路的方法。
二、实验原理1.组合逻辑电路的分析与测试组合逻辑电路是最常见的逻辑电路，即通过基本的门电路（比如与门，与非门，或门，或非门等）来组合成具有一定功能的逻辑电路。
组合逻辑电路的分析，就是根据给定的逻辑电路，写出其输入与输出之间的逻辑函数表达式，或者列出真值表，从而确定该电路的逻辑功能。
组合逻辑电路的测试，就运用实验设备和仪器，搭建出实验电路，测试输入信号和输出信号是否符合理论分析出来的逻辑关系，从而验证该电路的逻辑功能。
组合逻辑电路的分析与测试的步骤通常是：（1）根据给定的组合逻辑电路图，列出输入量和中间量、输出量的逻辑表达式；（2）根据所得的逻辑式列出相应的真值表或者卡诺图；（3）根据真值表分析出组合逻辑电路的逻辑功能；（4）运用实验设备和器件搭建出该电路，测试其逻辑功能。
2.组合逻辑电路的设计与测试组合逻辑电路的设计与测试，就是根据设计的功能要求，列出输入量与输出量之间的真值表，通过化简获得输入量与输出量之间的逻辑表达式，然后根据逻辑表达式用相应的门电路设计该组合逻辑电路，然后运用实验设备与器件搭建实验电路，测试该电路是否符合设计要求。
组合逻辑电路的设计与测试的步骤通常是：（1）根据设计的功能要求，列出真值表或者卡诺图；（2）化简逻辑函数，得到最简的逻辑表达式；（3）根据最简的逻辑表达式，画出逻辑电路；（4）搭建实验电路，测试所设计的电路是否满足要求。
三、预习要求1.阅读理论教材上有关组合逻辑电路的分析与综合以及半加器等章节内容，以达到明确实验内容的目的。
2.查阅附录有关芯片管脚定义和相关的预备材料。
四、实验设备与仪器1.数字电路实验箱；2.芯片74LS00；74LS20。
五、实验内容1.半加器逻辑电路的分析与测试SC图5.5.1 半加器的逻辑电路（1） 根据图5.5.1写出中间量（1Z 、2Z 和3Z ）和输出量（S 和C ）关于输入量（A 和B ）的逻辑表达式。
组合逻辑电路实验报告
实验名称：组合逻辑电路一、实验目的1、掌握组合逻辑电路的分析、设计方法与测试方法；2、了解组合逻辑电路的冒险现象及消除方法。
二、实验器材需要与非门CC4011×3，异或门CC4030×1，或门CC4071×1。
CC4011引脚图CC4030引脚图CC4071引脚图三、实验内容及实验电路1、分析、测试用与非门CC4011组成的半加器的逻辑功能。
列出真值表并画出卡诺图判断是否可以简化。
图1由与非门组成的半加器电路A B S C2、分析、测试用异或门CC4030与与非门CC4011组成的半加器逻辑电路。
图2由异或门和与非门组成的半加器电路A B S C3、分析、测试全加器的逻辑电路。
写出实验电路的逻辑表达式，根据实验结果列出真值表与全加器的逻辑功能对比，并画出i S和i C的卡诺图。
图3由与非门组成的全加器电路A B1 i C i S i C4、设计、测试用异或门、与非门和或门组成的全加器逻辑电路。
全加和：()1-⊕⊕=i i i i C B A S 进位：()ii i i i i B A C B A C ⋅+⋅⊕=-1将全加器的逻辑表达式，变换成由两个异或门，四个与非门，一个或门组成；画出全加器电路图，按所画的原理图选择器件并在实验板上连线；进行功能测试并自拟表格填写测试结果。
电路图：A B 1-i C i S i C 5、观察冒险现象。
按图4接线，当1==C B 时，A 输入矩形波（MHz f 1=以上），用示波器观察输出波形，并用添加冗余项的方法消除冒险现象。
图4观察冒险现象实验电路四、实验预习要求1、复习组合逻辑电路的分析方法。
2、复习组合逻辑电路的设计方法。
3、复习用与非门和异或门等构成半加器和全加器的工作原理。
4、复习组合电路冒险现象的种类、产生原因和如何防止。
5、根据试验任务要求，设计好实验时必要的实验线路。
五、实验报告1、整理实验数据、图表，并对实验结果进行分析讨论。
集成逻辑门电路实验报告
一、实验目的1. 理解和掌握集成逻辑门电路的基本原理和组成。
2. 熟悉不同类型集成逻辑门电路（如与门、或门、非门、异或门等）的逻辑功能和特性。
3. 学习使用集成逻辑门电路进行基本逻辑运算和组合逻辑电路的设计。
4. 提高动手能力和电路分析能力。
二、实验原理集成逻辑门电路是数字电路中最基本的单元，由若干个逻辑门组成，可以完成基本的逻辑运算。
常见的逻辑门有与门、或门、非门、异或门等。
这些逻辑门通过输入信号和输出信号之间的逻辑关系来实现特定的功能。
三、实验器材1. 数字电路实验箱2. 万用表3. 74LS00四2输入与非门1片4. 74LS86四2输入异或门1片5. 74LS11三3输入与门1片6. 74LS32四2输入或门1片7. 74LS04反相器1片四、实验内容1. 验证常用集成门电路的逻辑功能（1）连接74LS00四2输入与非门，测试其逻辑功能。
根据输入信号的不同组合，观察输出信号的变化，验证与非门的逻辑功能。
（2）连接74LS86四2输入异或门，测试其逻辑功能。
根据输入信号的不同组合，观察输出信号的变化，验证异或门的逻辑功能。
（3）连接74LS11三3输入与门，测试其逻辑功能。
根据输入信号的不同组合，观察输出信号的变化，验证与门的逻辑功能。
（4）连接74LS32四2输入或门，测试其逻辑功能。
根据输入信号的不同组合，观察输出信号的变化，验证或门的逻辑功能。
（5）连接74LS04反相器，测试其逻辑功能。
观察输入信号和输出信号之间的关系，验证反相器的逻辑功能。
2. 学习使用集成逻辑门电路进行基本逻辑运算（1）使用与非门实现与运算：将两个输入信号分别连接到与非门的两个输入端，观察输出信号的变化，验证与非门实现与运算的功能。
（2）使用或门实现或运算：将两个输入信号分别连接到或门的两个输入端，观察输出信号的变化，验证或门实现或运算的功能。
（3）使用非门实现非运算：将输入信号连接到非门的输入端，观察输出信号的变化，验证非门实现非运算的功能。
IC课程设计 四位与非门电路设计
兰州交通大学电子与信息工程学院I C 课程设计报告课题一：四位与非门电路设计课题二：三输入加法器电路专业电子科学与技术班级电子1001学号 201010024学生姓名牛昕炜设计时间 2012—2013学年第二学期目录目录------------------------------------------------------------- 2课程一四位与非门的电路设计------------------------------------ 4一概要--------------------------------------------------- 4二设计的原理---------------------------------------------- 41 两输入与非门--------------------------------------- 42 四输入与非门符号图及原理--------------------------- 43 电路图--------------------------------------------- 6三、课程设计的过程----------------------------------------- 61 网表文件-------------------------------------------- 62 打开网表文件仿真----------------------------------- 73 延时分析：------------------------------------------ 8课程二组合逻辑加法器------------------------------------------- 8一设计目的------------------------------------------------ 8二设计原理------------------------------------------------ 81 加法器真值表：-------------------------------------- 92 逻辑图---------------------------------------------- 93 电路图--------------------------------------------- 10三课程设计的过程---------------------------------------- 101 网表文件------------------------------------------ 102 打开网表文件仿真----------------------------------- 113 仿真分析（延时分析）------------------------------- 12四课程设计总结------------------------------------------- 13课程一四位与非门的电路设计一概要随着微电子技术的快速发展，人们生活水平不断提高，使得科学技术已融入到社会生活中每一个方面。
组合逻辑电路实验报告
组合逻辑电路实验报告图6-1：O型静态险象如图6-1所示电路其输出函数Z=A+A，在电路达到稳定时，即静态时，输出F 总是1。
然而在输入A变化时（动态时）从图6-1（b）可见，在输出Z的某些瞬间会出现O，即当A经历1→0的变化时，Z出现窄脉冲，即电路存在静态O型险象。
进一步研究得知，对于任何复杂的按“与或”或“或与”函数式构成的组合电路中，只要能成为A+A或AA的形式，必然存在险象。
为了消除此险象，可以增加校正项，前者的校正项为被赋值各变量的“乘积项”，后者的校正项为被赋值各变量的“和项”。
还可以用卡诺图的方法来判断组合电路是否存在静态险象，以及找出校正项来消除静态险象。
实验设备与器件1．+5V直流电源2．双踪示波器3．连续脉冲源4．逻辑电平开关5．0-1指示器（3）根据真值表画出逻辑函数Si、Ci的卡诺图（4）按图6-5要求，选择与非门并接线，进行测试，将测试结果填入下表，并与上面真值表进行比较逻辑功能是否一致。
4．分析、测试用异或门、或非门和非门组成的全加器逻辑电路。
根据全加器的逻辑表达式全加和Di =（Ai⊕Bi）⊕Di-1进位Gi =（Ai⊕Bi）·Di-1+Ai·Bi可知一位全加器可以用两个异或门和两个与门一个或门组成。
（1）画出用上述门电路实现的全加器逻辑电路。
（2）按所画的原理图，选择器件，并在实验箱上接线。
（3）进行逻辑功能测试，将结果填入自拟表格中，判断测试是否正确。
5．观察冒险现象按图6-6接线，当B=1，C=1时，A输入矩形波（f=1MHZ 以上），用示波器观察Z输出波形。
并用添加校正项方法消除险象。
4组合逻辑电路的设计
GDOU-B-11-112广东海洋大学学生实验报告书（学生用表)实验名称组合和逻辑电路的设计课程名称电工学课程号学院(系)专业班级学生姓名学号实验地点实验日期一、实验目的掌握组合逻辑电路的设计与测试方法二、实验原理使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。
设计组合电路的一般步骤如图12－1所示。
图12－1 组合逻辑电路设计流程图根据设计任务要求建立输入、输出变量，并列出真值表。
然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。
并按实际选用逻辑门类型修改逻辑表达式。
根据简化后的逻辑表达式，画出逻辑图，用器件构成逻辑电路。
最后，用实验来验证设计的正确性。
三、实验设备与器件序号名称型号与规格数量1 直流电源+5V 12 逻辑电平开关3 逻辑电平显示器 14 CC4011（74LS00）、74LS54（CC4085)各25 CC401274LS20） 3四、实验内容（一）、设计要求用“与非”门设计一个三人表决电路。
当三个输入端中有两个或三个为“1”时，输出端才为“1”，即指示灯亮。
（二）、实验要求1、根据控制要求写出真值表和逻辑表达式；2、画出用与非门（学生自选）实现其逻辑功能的逻辑电路图，并交实验指导教师审阅；3、经实验指导教师审阅后，按逻辑电路图接线并带上负载（指示灯），调试电路，应满足设计要求。
五、实验预习要求1、根据实验要求设计组合电路，并根据所给的标准器件画出逻辑图。
2、如何用最简单的方法验证“与或非”门的逻辑功能是否完好？答：与非门，有零出一，双一出零只要将其一端接高电平，另一端来1时出0，来0时出1即可。
或非门反之，将一端接低电平另一端来1出0，来0时出1，即非。
3、“与或非”门中，当某一组与端不用时，应作如何处理？答：对于本实验，可以悬空，也可以置“1”，但是如果是CMOS要接地。
六、实验报告1、根据设计要求，写出实验的设计过程，画出设计的电路图。
2、通过对所设计的电路进行实验测试，记录测试结果。
实验4 组合逻辑电路设计
实验四组合逻辑电路研究（设计性实验）一、实验目的1．掌握用SSI器件实现组合逻辑电路的方法。
2．熟悉各种MSI组合逻辑器件的工作原理和引脚功能。
3．掌握用MSI组合逻辑器件实现组合逻辑电路的方法。
4．进一步熟悉测试环境的构建和组合逻辑电路的测试方法。
二、实验所用仪器设备1．Multisim10中的虚拟仪器2．Quartus II中的功能仿真工具3．GW48-EDA实验开发系统三、实验说明1. 组合逻辑电路的设计一般可按以下步骤进行（1）逻辑抽象：将文字描述的逻辑命题转换成真值表。
（2）选择器件类型：根据命题的要求和器件的功能决定采用哪种器件。
（3）根据真值表和所选用的逻辑器件写出相应的逻辑表达式：当采用SSI集成门电路设计时，为了使电路最简，应将逻辑表达式化简，并变换成与门电路相对应的最简式；当采用MSI组合逻辑器件设计时，则不用化简，只需将由最小项构成的函数式变换成MSI器件所需要的函数形式。
（4）根据化简或变换后的逻辑表达式及选用的逻辑器件画出逻辑电路图。
2. 常见的SSI和MSI的型号（1）常见的SSI：四2输入异或门74LS86，四2输入与非门74LS00，六非门74LS04，二4输入与非门74LS20，四2输入或非门74LS02，四2输入与门74LS08等。
（2）常见的MSI：二2-4译码器74LS139，3-8译码74LS138，4-16译码器74LS154，8-3线优先编码器74LS148，七段字符译码器74LS248，四位全加器74LS283，四2选1数据选择器74LS157，双4选1数据选择器74LS153，8选1数据选择器74LS151，16选1数据选择器74LS150等。
四、实验内容（一）基本命题1．设计一个多输出的逻辑网络，它的输入是8421BCD码，它的输出定义为：（1）F1：检测到输入数字能被3整除。
（2）F2：检测到输入数字大于或等于4。
（3）F3：检测到输入数字小于7。
组合逻辑电路的设计实验报告
组合逻辑电路的设计实验报告一、实验目的组合逻辑电路是数字电路中较为基础且重要的部分。
本次实验的主要目的是通过设计和实现简单的组合逻辑电路，深入理解组合逻辑电路的工作原理和设计方法，掌握逻辑门的运用，提高逻辑分析和问题解决的能力。
二、实验原理组合逻辑电路是指在任何时刻，输出状态只取决于同一时刻输入信号的组合，而与电路以前的状态无关。
其基本组成单元是逻辑门，如与门、或门、非门等。
通过将这些逻辑门按照一定的逻辑关系连接起来，可以实现各种不同的逻辑功能。
例如，一个简单的 2 输入与门，只有当两个输入都为 1 时，输出才为 1；而 2 输入或门，只要有一个输入为 1，输出就为 1。
组合逻辑电路的设计方法通常包括以下几个步骤：1、分析问题，确定输入和输出变量，并定义其逻辑状态。
2、根据问题的逻辑关系，列出真值表。
3、根据真值表，写出逻辑表达式。
4、对逻辑表达式进行化简和变换，以得到最简的表达式。
5、根据最简表达式，选择合适的逻辑门，画出逻辑电路图。
三、实验设备与器材1、数字电路实验箱2、集成电路芯片：74LS00（四 2 输入与非门）、74LS04（六反相器）、74LS08（四 2 输入与门）、74LS32（四 2 输入或门）等。
3、导线若干四、实验内容与步骤（一）设计一个一位全加器1、分析问题一位全加器有三个输入变量 A、B 和 Cin（低位进位），两个输出变量 S（和）和 Cout（进位输出）。
2、列出真值表｜ A ｜ B ｜ Cin ｜ S ｜ Cout ｜｜｜｜｜｜｜｜ 0 ｜ 0 ｜ 0 ｜ 0 ｜ 0 ｜｜ 0 ｜ 0 ｜ 1 ｜ 1 ｜ 0 ｜｜ 0 ｜ 1 ｜ 0 ｜ 1 ｜ 0 ｜｜ 0 ｜ 1 ｜ 1 ｜ 0 ｜ 1 ｜｜ 1 ｜ 0 ｜ 0 ｜ 1 ｜ 0 ｜｜ 1 ｜ 0 ｜ 1 ｜ 0 ｜ 1 ｜｜ 1 ｜ 1 ｜ 0 ｜ 0 ｜ 1 ｜｜ 1 ｜ 1 ｜ 1 ｜ 1 ｜ 1 ｜3、写出逻辑表达式S ＝ A⊕B⊕CinCout ＝ AB ＋（A⊕B)Cin4、化简逻辑表达式S ＝ A⊕B⊕Cin 已最简Cout ＝ AB ＋（A⊕B)Cin ＝ AB ＋ ACin ＋ BCin5、画出逻辑电路图使用 74LS00、74LS08 和 74LS32 芯片实现，连接电路如图所示。
实验四 组合电路中竞争与冒险(完成)
实验四组合电路中的竞争与冒险姓名：班级：学号：实验时间：一、实验目的1、观察组合电路中的竞争与冒险现象。
2、了解消除竞争与冒险现象的方法。
二、实验仪器及器件1、数字电路实验箱、数字万用表、示波器。
2、74LS00、74LS20三、实验原理1、竞争冒险现象及其成因在组合逻辑电路中信号的传输可能通过不同的路径而汇合到某一门的输入端上。
由于门电路的传输延迟，各路信号对于汇合点会有一定的时差。
这种现象称为竞争。
这个时候如果电路的输出产生了错误输出，则称为逻辑冒险现象。
一般说来，在组合逻辑电路中，如果有两个或两个以上的信号参差地加到同一门的输入端，在门的输出端得到稳定的输出之前，可能出现短暂的，不是原设计要求的错误输出，其形状是一个宽度仅为时差的窄脉冲，通常称为尖峰脉冲或毛刺。
2、检查竞争冒险现象的方法在输入变量每次只有一个改变状态的简单情况下，如果输出门电路的两个输入信号A和是输入变量A经过两个不同的传输途径而来的，那么当输入变量的状态发生突变时输出端便有可能产生两个尖峰脉冲。
因此，只要输出端的逻辑函数在一定条件下化简成或则可判断存在竞争冒险。
3、消除竞争冒险现象的方法（1）接入滤波电路在输入端并接一个很小的滤波电容Cf，足可把尖峰脉冲的幅度削弱至门电中的阈值电压以下。
（2）引入选通脉冲对输出引进选通脉冲，避开险象。
（3）修改逻辑设计在逻辑函数化简选择乘积项时，按照判断组合电路是否存在竞争冒险的方法，选择使逻辑函数不会使逻辑函数产生竞争冒险的乘积项。
也可采用增加冗余项方法。
选择消除险象的方法应根据具体情况而定。
组合逻辑电路的险象是一个重要的实际问题。
当设计出一个组合电路，安装后应首先进行静态测试，也就是用逻辑开关按真值表依次改变输入量，验证其逻辑功能。
然后再进行动态测试，观察是否存在冒险。
如果电路存在险象，但不影响下一级电路的正常工作，就不必采取消除险象的措施；如果影响下一级电路的正常工作，就要分析险象的原因，然后根据不同的情况采取措施加以消除。
四与非门电路的逻辑功能与应用
实验五 CMOS 电路的逻辑功能与测试一、【实验目的】1、 掌握常用CMOS 集成电路的逻辑功能，熟悉其外形和引脚排列。
2、 了解CMOS 电路实验中的注意事项。
3、 进一步了解组合逻辑电路的测试方法。
CD40XX4、 进一步了解数字电路实验台的使用办法。
5、 理解CMOS 集成电路及TTL 集成电路的异同。
二、【实验器材】 数字电路实验台、CD4001集成电路1块、CD4011集成电路1块 三、【实验内容】（一） CMOS 与非门逻辑电路的功能测试实验步骤：１、 了解CMOS 与非门电路CD4011的内部结构和引脚功能。
如下图所示。
２、 将CD4011集成电路固定到数字电路实验台实验板相应的插槽里，选4个门当中的一个进行测试，接好连线，特别是不用的其他三个门的所有输入引脚都必须接到V DD 。
３、 检查无误后，按下图真值表中的数值进行相应引脚的连接，接通电源，根据相应引脚的电平读出测试结果，并填好真值表。
内部结构 真值表（二） CMOS 或非门逻辑电路的功能测试 实验步骤：１、 了解CMOS 或非门电路CD4001的内部结构和引脚功能。
如下图所示。
２、 将CD4001集成电路固定到数字电路实验台实验板相应的插槽里，选4个门当中的一个进行测试，接好连线，特别是不用的其他三个门的所有输入引脚都必须接到V SS 。
３、 检查无误后，按下图真值表中的数值进行相应引脚的连接，接通电源，根据相应引脚的电平读出测试结果，并填好真值表。
内部结构 真值表（三） 或非门电路作控制门的测试 实验步骤：１、 在二或非门中，一个输入引脚作输入端、另一输入引脚作控制端。
如图所示，引脚B 作控制端、引脚A 作输入端，按要求连接好线路，特别是不用的其他三个门的所有输入引脚都必须接到V SS 。
２、 将数字信号发生器输出信号连接到A 引脚，B 引脚分别接上高电平和低电平。
接通电源，用示波器观察Y 引脚的输出波形，并绘出相应波形。
数电实验实验报告
数字电路实验报告实验一 组合逻辑电路分析一．试验用集成电路引脚图74LS00集成电路 74LS20集成电路 四2输入与非门 双4输入与非门 二．实验内容 1.实验一X12.5 VA BCD示灯：灯亮表示“1”，灯灭表示“0”ABCD 按逻辑开关，“1”表示高电平，“0”表示低电平自拟表格并记录:2.实验二密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开。
否则，报警信号为“1”，则接通警铃。
试分析密码锁的密码ABCD 是什么？AＢＣDABCD 接逻辑电平开关。
最简表达式为：X1=AB ’C ’D 密码为： 1001 表格为：三.实验体会：1.分析组合逻辑电路时，可以通过逻辑表达式，电路图和真值表之间的相互转换来到达实验所要求的目的。
2.这次试验比较简单，熟悉了一些简单的组合逻辑电路和芯片，和使用仿真软件来设计和构造逻辑电路来求解。
实验二组合逻辑实验（一）半加器和全加器一．实验目的1.熟悉用门电路设计组合电路的原理和方法步骤二．预习内容1.复习用门电路设计组合逻辑电路的原理和方法步骤。
2.复习二进制数的运算。
3. 用“与非门”设计半加器的逻辑图。
4. 完成用“异或门”、“与或非”门、“与非”门设计全加器的逻辑图。
5. 完成用“异或”门设计的3变量判奇电路的原理图。
三．元件参考依次为74LS283、74LS00、74LS51、74LS136其中74LS51：Y=（AB+CD ）’，74LS136：Y=A ⊕B （OC 门） 四．实验内容1. 用与非门组成半加器，用或非门、与或非门、与非门组成全加器（电路自拟）NOR2SC半加器全加器2.用异或门设计3变量判奇电路，要求变量中1的个数为奇数是，输出为1，否则为0.3变量判奇电路3.“74LS283”全加器逻辑功能测试测试结果填入下表中：五．实验体会：1.通过这次实验，掌握了熟悉半加器与全加器的逻辑功能2.这次实验的逻辑电路图比较复杂，涉及了异或门、与或非门、与非门三种逻辑门，在接线时应注意不要接错。
数字逻辑实验 门电路组合逻辑设计
VCC
&
：
&
GND
1 23 45 6 7
图1-1 74LS20逻辑框图、逻辑符号及引脚排列
1、与非门的逻辑功能 与非门的逻辑功能为：当输入端中有一个或一个以上是低电平时，输出 端为高电平；只有当输入端全部为高电平时，输出端才是低电平。
逻辑表达式为： Y=ABCD
2.与非门的逻辑功能测试 1）逻辑电路及74LS20芯片逻辑功能测试的连接方法如图1-3所示。
一、实验目的
1、掌握中规模集成芯片数据选择器和译码器的逻辑功能和使 用方法
2、熟悉组合功能器件的应用
二、实验原理
1、数据选择器 数据选择器又叫多路选择器或多路开关，它是多输入，单输
出的组合逻辑电路。由地址码控制器多个数据通道。实现单 个通道数据输出，还可以实现数据传输与并串转换等多种功 能。 它基本是由三部分组成：数据选择控制（或称地址输入）、 数据输入电路和数据输出电路，它的种类多样有原码形式输 出、反码形式输出，现以74LS153为例进行应用设计。
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 01111111 10111111 11011111 11101111 11110111 11111011 11111101 11111110 11111111 11111111
SY70
VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6
YS1357026432
E
1
0
A B F1 F2
F2 = ABE = ABE
南北 东西 3、电路图：
╳╳ 0 0 A 0010
B
&
&&
& F1
0 0 1 0 1 E
与非门参数测试与组合逻辑电路测试共26页
vI
•在特性曲线上标出所
V OFF V ON
有参数 。
18
四、实验的具体要求
4. OC门应用实验（选做1分）
测试电路---图5.16.11 确定发光二极管的限流电阻RD和上拉电阻R 输入端加正方波（1KHz,4V),用示波器观察并记
录各点波形。
19
20
四、实验的具体要求
5. 设计并组装一个能判断一位二进制数A与B 大小的“大小比较器”，测试其功能
TTL与非门、与门：并联、接+5V 、悬空 TTL或非门、或门：并联、接地、悬空 CMOS电路的任何输入端均不能悬空！！！
22
芯片管脚图
VCC 4B 4A 4Y 3B 3A 3Y 14 13 12 11 10 9 8
13
示波器光标测量法
14
示波器光标测量法
15
示波器光标测量法
16
四、实验的具体要求
3. 测量TTL与非门电压传输特性（图5.16.7 ）
正三角 波 500Hz 4V
&
Y
CH2
5.1K
示 波 器
CH1
• 在示波器上用X-Y显示方式观察曲线，并用坐
标纸描绘出特性曲线，在曲线上标出VOH、VOL、 VON、VOFF，计算VNH、VNL 。
7
CMOS器件的使用规则
电源电压+VDD:电源电压不能接反பைடு நூலகம்规定+VDD接电
源正极，VSS接电源负极(通常接地)。
•输出端的连接：输出端不允许直接接+VDD或地，除 三态门外，不允许两个器件的输出端连接使用。
•输入端的连接：输入信号Vi应为VSS≤Vi≤VDD，超出该 范围会损坏器件内部的保护二极管或绝缘栅极，可在 输入端串接一只限流电阻(10～100 ) k ；
数字电路实验的实验报告(3篇)
第1篇一、实验目的1. 理解和掌握数字电路的基本原理和组成。
2. 熟悉数字电路实验设备和仪器的基本操作。
3. 培养实际动手能力和解决问题的能力。
4. 提高对数字电路设计和调试的实践能力。
二、实验器材1. 数字电路实验箱一台2. 74LS00若干3. 74LS74若干4. 74LS138若干5. 74LS20若干6. 74LS32若干7. 电阻、电容、二极管等元器件若干8. 万用表、示波器等实验仪器三、实验内容1. 基本门电路实验（1）验证与非门、或非门、异或门等基本逻辑门的功能。
（2）设计简单的组合逻辑电路，如全加器、译码器等。
2. 触发器实验（1）验证D触发器、JK触发器、T触发器等基本触发器的功能。
（2）设计简单的时序逻辑电路，如计数器、分频器等。
3. 组合逻辑电路实验（1）设计一个简单的组合逻辑电路，如4位二进制加法器。
（2）分析电路的输入输出关系，验证电路的正确性。
4. 时序逻辑电路实验（1）设计一个简单的时序逻辑电路，如3位二进制计数器。
（2）分析电路的输入输出关系，验证电路的正确性。
5. 数字电路仿真实验（1）利用Multisim等仿真软件，设计并仿真上述实验电路。
（2）对比实际实验结果和仿真结果，分析误差原因。
四、实验步骤1. 实验前准备（1）熟悉实验内容和要求。
（2）了解实验器材的性能和操作方法。
（3）准备好实验报告所需的表格和图纸。
2. 基本门电路实验（1）搭建与非门、或非门、异或门等基本逻辑电路。
（2）使用万用表测试电路的输入输出关系，验证电路的功能。
（3）记录实验数据，分析实验结果。
3. 触发器实验（1）搭建D触发器、JK触发器、T触发器等基本触发电路。
（2）使用示波器观察触发器的输出波形，验证电路的功能。
（3）记录实验数据，分析实验结果。
4. 组合逻辑电路实验（1）设计4位二进制加法器电路。
（2）搭建电路，使用万用表测试电路的输入输出关系，验证电路的正确性。
（3）记录实验数据，分析实验结果。
组合电路实验报告总结(3篇)
第1篇一、实验背景组合逻辑电路是数字电路的基础，它由各种基本的逻辑门电路组成，如与门、或门、非门等。
本实验旨在通过组装和测试组合逻辑电路，加深对组合逻辑电路原理的理解，并掌握基本的实验技能。
二、实验目的1. 理解组合逻辑电路的基本原理和组成。
2. 掌握基本的逻辑门电路的连接方法。
3. 学会使用万用表等实验工具进行电路测试。
4. 提高动手能力和实验设计能力。
三、实验内容1. 组合逻辑电路的组装实验中，我们组装了以下几种组合逻辑电路：（1）半加器：由一个与门和一个或门组成，实现两个一位二进制数的加法运算。
（2）全加器：由两个与门、一个或门和一个异或门组成，实现两个一位二进制数及来自低位进位信号的加法运算。
（3）编码器：将一组输入信号转换为二进制代码输出。
（4）译码器：将二进制代码转换为相应的输出信号。
2. 组合逻辑电路的测试使用万用表对组装好的电路进行测试，验证电路的逻辑功能是否正确。
3. 电路故障排除通过观察电路的输入输出波形，找出电路故障的原因，并进行相应的修复。
四、实验过程1. 组装电路按照实验指导书的要求，将各种逻辑门电路按照电路图连接起来。
注意连接时要注意信号的流向和电平的高低。
2. 测试电路使用万用表测试电路的输入输出波形，验证电路的逻辑功能是否正确。
3. 故障排除通过观察电路的输入输出波形，找出电路故障的原因。
例如，如果输入信号为高电平，但输出信号为低电平，可能是与非门输入端短路或者输出端开路。
五、实验结果与分析1. 半加器通过测试，发现半加器的输出波形符合预期，即当输入为高电平时，输出为低电平；当输入为低电平时，输出为高电平。
2. 全加器通过测试，发现全加器的输出波形符合预期，即当输入为高电平时，输出为低电平；当输入为低电平时，输出为高电平。
3. 编码器通过测试，发现编码器的输出波形符合预期，即当输入信号为高电平时，对应的输出端为低电平；当输入信号为低电平时，对应的输出端为高电平。
4. 译码器通过测试，发现译码器的输出波形符合预期，即当输入信号为高电平时，对应的输出端为低电平；当输入信号为低电平时，对应的输出端为高电平。